「制御チップ」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

半導体装置の内部で発生する低電源電位依存性、低温度依存性を有する基準電位を、外部からの制御により、あるいは、電源投入後に自動的に、使用素子のバラツキの影響が少ない基準電位となるように調整でき、調整用の外付素子の不要化、テストコストの削減、低消費電力化、チップ面積の削減を図る。例文帳に追加

To eliminate the need for external element for adjustment, reduce test costs, and reduce consumption power and chip area by adjusting a reference potential with low power supply potential dependency and low-temperature dependency which are generated in a semiconductor device by external control or automatically after power is turned on, so that the potential becomes a value for reducing the influence of the scattering of a used element. - 特許庁

ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製造コストを低減させることができ、また、表示パネルと周辺回路との接続工程における工数の抑制や必要な接続精度を緩和することができる表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置を提供する。例文帳に追加

To provide a display driving unit in which a chip size and power consumption of a driver are reduced and a mounted area and a production cost are reduced and also, a manpower cost for connecting a display panel to a peripheral circuit is suppressed and a necessary connection accuracy is relaxed, and provide a driving control method for the same, and a display apparatus equipped with the same. - 特許庁

銅めっきワイヤ表面の形態を制御することによって、溶接時の給電チップとワイヤ表面との間に形成される摺動接点を安定的に溶融させ、連続溶接時に、摺動接点で突発的に凝固するようなことがなく、ワイヤ送給性とアーク安定性とが優れており、スパッタ及びヒュームが少ない良好な溶接作業性を有する銅めっき付きソリッドワイヤを提供する。例文帳に追加

To provide a copper-plated solid wire in which, by controlling the form of its surface, a sliding contact point to be formed between a feed tip and the wire surface upon welding is stably melted, and sudden solidification at the sliding contact point does not occur upon continuous welding, and which has excellent wire feeding property and arc stability, and has satisfactory welding operability with reduced spatters and fumes. - 特許庁

パルスレーザーダイオード１とパルス発生回路５を有し、さらに、パルスレーザーダイオードに発光閾値よりも小さい値のバイアス電流を流し、そのバイアス電流の値を変化させパルスレーザーダイオードのチップの温度を制御することで、パルスレーザーダイオードの発光波長を可変できる直流電流源２を有する。例文帳に追加

The circuit device has the pulse laser diode 1 and a pulse generating circuit 5 and further includes a DC current source 2 capable of varying the light emission wavelength of the pulse laser diode by supplying a bias current having a smaller value than a light emission threshold to the pulse laser diode and varying the value of the bias current to control the temperature of a chip of the pulse laser diode. - 特許庁

一体型光学組立体は、レンズ（１６２、１６４；１６６、１６８）及び光源を受容する光源アライメント構造（１４２、１４４）を含み、光源アライメント構造は、光源をレンズに対してセンタリングし、光センサ・チップへと光を反射するナビゲーション面（１２９）からの光源の離間距離を制御するものとされる。例文帳に追加

The integrated optical assembly includes lenses (162, 164, 166, 168) and a light source alignment structure (142, 144) accepting a light source, and the light source alignment structure centers the light source for the lens to control the light source clearance from a navigation surface (129) for reflecting the light to the optical sensor chip. - 特許庁

この各図柄を変動開始するタイミングに同期して、ＣＰＵ６０は、制御出力ポート６９をチップセレクトし単一方向出力バッファ７０を介して外部出力コネクタ７１に左図柄変動中信号、中図柄変動中信号及び右図柄変動中信号を出力する処理を行う。例文帳に追加

In synchronism with the timing of starting the fluctuation of the respective patterns, a CPU 60 performs the processing of chip-selecting a control output port 69 and outputting a left pattern-under-fluctuation signal, a center pattern- under-fluctuation signal and a right pattern-under-fluctuation signal through a unidirectional output buffer 70 to an external output connector 71. - 特許庁

バッテリ電源４とモータコントローラ７との間の電力供給ライン１０に、機械式リレーおよび充電抵抗からなる従来のプリチャージ回路に代えて、半導体スイッチング素子としてＭＯＳ型ＦＥＴＱＡを含んでなる電力供給制御装置を主体とする１チップ化されたＩＰＳ１をメインリレー６と並列に接続している。例文帳に追加

Instead of a conventional precharging circuit comprising a mechanical relay and a charging resistor, a one-chip IPS 1 based on a power supply control device containing a MOSFET, as a semiconductor switching element is parallel-connected with a main relay 6, in the power supply line 10 between a battery power supply 4 and a motor controller 7. - 特許庁

磁気ディスク装置１００は、ヘッド１２０をランプ１２５に退避させる場合に、アンロード電流制御部２００ｃが、フィードフォワード電流データ１９０ｂを取得すると共に、温度情報と電流補正データ１９０ｃとを基にしてフィードフォワード電流データを補正し、補正したフィードフォワード電流データをサーボコンボチップ１５０に出力する。例文帳に追加

In a magnetic disk device 100, when a head 120 is retracted to a ramp 125, an unload current control part 200c obtains feed forward current data 190b, while feed forward current data is corrected based on temperature information and current correction data 190c, and the corrected feed forward current data is output to a servo combo chip 150. - 特許庁

ＰＣシステム電源回路２３がＡＣ電源からの電力を得ており、かつ、ＰｏＥ電源回路３０が、外部からの電力を得ている場合には、制御回路２２がＰｏＥ電源回路３０との接続を行なうことで、ＬＡＮチップ回路２１に供給する駆動電力を、ＰＣシステム電源回路２３からの駆動電力から、ＰｏＥ電源回路３０からの駆動電力に切り換える。例文帳に追加

When the PC system power circuit 23 obtains power from an AC power supply and a PoE power circuit 30 obtains power from the outside, a control circuit 23 makes connection to the PoE power circuit 30, thus switching drive power supplied to a LAN chip circuit 21 from that from the PC system power circuit 23 to that from the PoE power circuit 30. - 特許庁

ブロック消去フラグは、それに対応するメモリブロックが消去状態であるか書き込み状態であるかを保持するフラグであり、シングルチップマイコン１のブート領域を含まないメモリブロックがすべて消去状態であるときにのみブート領域を含むブロックの消去を許可するブートブロック消去制御回路１２を備える。例文帳に追加

Each block ease flag is a flag holding whether the memory block corresponding thereto is in an erasable or writable state and a boot block erase control circuit 12 allows the block including the boot area of the single-chip microcomputer 1 to be erased only when the memory blocks which does not include the boot area are all in the erase state. - 特許庁

発振回路と、その発振周波数に対する補正データを記憶する不揮発性メモリ２２と、この不揮発性メモリから供給された補正データに基づいて調整しつつ発振周波数をカウントし、カレンダー機能を有するＲＴＣ部１１と、入出力及び内部を制御するコントロール部２１とを単一チップＲＴＣ１０を形成する。例文帳に追加

A single chip RTC 10 comprises an oscillating circuit, nonvolatile memory 22 for storing correcting data for its oscillation frequency, a RTC part 11 having a calendar function for counting the oscillation frequency while adjusting it in accordance with the correcting data supplied from the nonvolatile memory, and a control part 21 for controlling an input/output and an interior. - 特許庁

複数枚の電子ペーパシート１０５を綴じて製本化し、電子ペーパシートの表示情報を記録している不揮発記録メディア２０５の記録情報３０１に対し、情報書き換え用プログラムをもつ書き換え制御チップ２０４により最新受信情報３０２から書き換え対象情報３０３ａ〜３０３ｃを自動的に抽出して書き換える。例文帳に追加

This information display device binds a plurality of electronic paper sheets 105 to bind a book, automatically extracts information 303a-303c to be rewritten from latest reception information 302 by a rewrite control chip 204 having an information-rewrite program to information 301 recorded in a nonvolatile recording medium 205 recording the display information of the electronic paper sheets and rewrites it. - 特許庁

非接触機能チップは、携帯電話機への装着時に、携帯電話機から機器情報３１を取得し、携帯電話機から取得した機器情報３１に基づいて優先的に実行すべき非接触通信の通信プロトコルを判断し、非接触通信用の通信制御回路３５を最優先の通信プロトコルの設定データにより設定するようにしたものである。例文帳に追加

The non-contact function chip acquires device information 31 from a cellular phone when being mounted on the cellular phone, then sets a communication control circuit 35 for the non-contact communication by setting data of the most prior communication protocol after determining the communication protocol of the non-contact communication to be preferentially performed based on the device information 31 acquired from the cellular phone. - 特許庁

本発明のチップ適応等化方法は、等化された信号の誤差変動曲線の極大値と極小値の差分を監視するステップと、差分と差分の所定の閾値とを比較するステップと、比較結果の連続性を監視するステップと、比較結果により等化フィルタ係数計算処理を制御するステップとを有する。例文帳に追加

The chip adaptive equalization method has a step for monitoring the difference between the maximum value and the minimum value of an error variation curve of an equalized signal, a step for comparing the difference with a predetermined threshold of the difference, a step for monitoring continuity of comparison results and a step for controlling equalization filter coefficient calculation processing by the comparison results. - 特許庁

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。例文帳に追加

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4. - 特許庁

本発明に係る移動体端末１１は、移動体端末１１の種々の機能を実行する移動機ＯＳ３１と、フェリカアプリケーションマネージャ（ＦＡＭ）３２と、ＦＡＭ３２の制御にしたがってフェリカＯＳ３５を駆動させるフェリカデバイスドライバ３３と、フェリカコンテンツを格納するフェリカチップ３４とを主に有する。例文帳に追加

A mobile terminal 11 mainly has a mobile machine OS 31 executing a variety of functions of the mobile terminal 11, a felica application manager (FAM) 32, a felica device driver 33 driving a felica OS 35 in accordance with control of the FAM 32, and a felica chip 34 storing felica contents. - 特許庁

倍精度の機能ユニット及び単精度の機能ユニットは、共通の命令発行回路によって制御することができ、コアに含まれている倍精度の機能ユニットの複製の数を、単精度の機能ユニットの複製の数よりも少なくすることができ、これによって、倍精度のサポートを加えることによる、チップ面積に対する影響が低減する。例文帳に追加

The double-precision functional unit and single-precision functional unit can be controlled by a common instruction issuing circuit, and the number of replicas of double-precision functional units included in a core can be made less than the number of replica of single-precision functional units, thereby reducing an influence of addition of double-precision support on chip area. - 特許庁

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。例文帳に追加

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM. - 特許庁

インクジェットヘッド温度を検出するためにダイオードセンサをヘッドチップ上に設けている記録装置において、印字後の昇温が予め分かっている印字パターンを印字してダイオードセンサの校正を行うことで、正確に温度検出が出来るようになり、本情報に基づいて行っていた制御をより無駄なく行うことが出来る。例文帳に追加

To obtain a recorder provided with a diode sensor for detecting the temperature of an ink jet head on a head chip in which calibration of the diode sensor is performed by printing such a print pattern as a temperature rise after printing is known beforehand so that the temperature can be detected accurately and control based on that information can be carried more efficiently. - 特許庁

バルブ装置と流体制御チップは、流体の入口と出口とを有するバルブチャンバ８と、バルブチャンバ８に収納される弁体３と、バルブチャンバ８に振動を加える圧電素子と、圧電素子４を駆動する駆動装置を備え、圧電素子が、バルブチャンバ８に加える振動の周波数及びまたは振幅を変更し、変更された振動によって弁体３の振幅を変えて開度を変更することを特徴とする。例文帳に追加

The piezoelectric element varies a frequency and/or an amplitude of the vibration applied onto the valve chamber 8, and an amplitude of the valve element 3 is varied by the varied vibration to vary an opening. - 特許庁

担体とカバー部材との間に空隙部を有する分析チップの該空隙部に液体を導入するためのデバイスであって、そのデバイスの液体通過部に液体の導入速度を調整するための速度調整手段が配置されてなる液体導入用デバイスで、この液体導入用デバイスには、液体の導入速度を調整するための速度調整手段が配置されており、液体の導入速度を１００μL／分以下となるように制御する機能を有する。例文帳に追加

In the device for introducing liquid, the speed control means for controlling the introduction speed of liquid is arranged and has a function for controlling the introduction speed of liquid to ≤100 μL/minute. - 特許庁

本発明の流動性チップは、化学的気相成長法で製造されかつ０．０３ｐｐｍａを超えないレベルのバルク不純物と１５ｐｐｂａを超えないレベルの表面不純物とを有する多結晶シリコン片で構成される多結晶シリコン片群であって、しかも制御された粒度分布を有しかつ概して非球状モルフォロジィを有する多結晶シリコン片群から成る。例文帳に追加

Flowable chips are a polycrystalline silicon piece group which comprises polycrystalline silicon pieces prepared by a chemical vapor deposition process and having bulk impurities at a level not exceeding 0.03 ppma and surface impurities at a level not exceeding 15 ppba, and which moreover has a controlled particle size distribution and generally has nonspherical morphology. - 特許庁

非接触ICチップ305を搭載した携帯電話102が非接触IC電気錠に翳されたとき、電気錠制御装置104は、携帯電話102へ任意の一時データを通知するとともに、当該一時データと予め記憶した鍵生成用データから、所定のアルゴリズムに基づく暗号化処理によって鍵データを生成する（702）。例文帳に追加

The mobile phone 102 with a noncontact IC chip 305 is held over with a noncontact IC electric lock, an electric lock controller 104 notifies an optional temporary data to the mobile phone 102 while generating(702) a key data by encryption processing based on a predetermined algorithm from the temporary data and the key-generating data stored in advance. - 特許庁

本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。例文帳に追加

In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array. - 特許庁

暗号鍵情報DBにおいて所定の非接触ICチップの設定項目「関連エリア」および「関連サービス」と紐付けられている暗号鍵２および３が削除された場合、入力制御部は、削除された暗号鍵２および暗号鍵３に対応する生成パッケージである発行パッケージAを、パッケージ情報DBから削除する。例文帳に追加

When a setting item "associated area" of a prescribed contactless IC chip and encryption keys 2, 3 tied to the "associated area" are deleted from an encryption information DB, an input control section deletes an issue package A that is a generating package corresponding to the deleted encryption keys 2, 3 from a package information DB. - 特許庁

記憶装置は、工程項目およびパラメータ開始アドレスＰＡと、アドレスが前記パラメータ開始アドレスに対応し前記工程項目を規定するパラメータとを格納する不揮発性メモリ１１と、前記パラメータに規定され前記工程項目に従ったテスト工程を前記不揮発性メモリに行うように構成された制御回路１２とを同一チップ内に具備する。例文帳に追加

The memory device is provided with a nonvolatile memory 11 storing process items, a parameter start address PA, and parameters in which an address corresponds to the parameter start address and the process items are prescribed, and a control circuit 12 constituted so that the test process conformed to the process items prescribed in the parameters is performed for the nonvolatile memory, in the same chip. - 特許庁

減速から加速への移行にあわせて指示されるロックアップクラッチ指令油圧を学習する際に、チップイン制御終了時点から実スリップ率が所定の目標値又はそれに近い所定値に到達するまでの到達時間を計測し、該到達時間の長短に基づいて前記指令油圧の学習値を更新する。例文帳に追加

When lock-up clutch command oil pressure which is instruced in accordance with transition from deceleration to acceleration is learned, a reaching time from a chip-in control completion point of time until a real slip rate reaches a prescribed target value or a prescribed value close thereto is measured and the learned value of the command oil pressure is updated on the basis of the length of the reaching time. - 特許庁

この封印シール７０は、箔状アンテナ７２を介して外部機器と無線通信を行うＩＣチップ７３を有し、一方の面がケース蓋体５０の凸部５３ａの表面に第１接着層７６を介して接着され、他方の面がメイン制御基板６０に第２接着層７７を介して接着されている。例文帳に追加

The sealing sticker 70 is provided with an IC chip 73 for performing radio communication with external equipment through a foil-like antenna 72, one surface is adhered to the surface of the projection part 53a of the case lid body 50 through a first adhesive layer 76, and the other surface is adhered to the main control board 60 through a second adhesive layer 77. - 特許庁

電圧制御発振器１００は、バイポーラトランジスタからなる能動素子１０４、チップ形態での実装が可能なマルチモード結合共振器１２０、遅波結合共振器１２４、進行波結合共振器１２８、ノイズフィルタリング回路網１０８、ノイズ除去回路網１１２、ノイズフィードバック・ＤＣバイアス回路１１６及び位相補償回路網１３２等により構成されている。例文帳に追加

A voltage controlled oscillator 100 includes an active element 104 comprised of a bipolar transistor, a multi-mode coupled resonator 120 which can be mounted in chip form, a slow-wave coupled resonator 124, a progressive-wave coupled resonator 128, noise filtering circuit network 108, noise elimination circuit network 112, noise feedback DC bias circuit 116, phase compensation circuit network 132 and the like. - 特許庁

ディスペンサーチップ１８０に対する塗料供給圧力は、圧力センサヘッド１９１で検出した圧力室１０３ａ内の圧力値が所定範囲内となるよう、サーボモータ１１４で駆動されるピストン１０２を圧力室１０３ａ内に出し入れすることにより調節し、塗料が垂れ落ちないよう制御する。例文帳に追加

In order to prevent the coating material from dripping, the pressure of the coating material fed into the dispenser tip 180 is controlled by regulating the pressure value in a pressure chamber 103a detected by means of a pressure sensor head 191 by moving a piston 102 driven by a servo motor 114 back and forth from and to a pressure chamber 103a so that the coating material may not drop. - 特許庁

共通電極１９Ｓを制御するために必要なドライバＩＣの出力端子は、共通電極１９Ｓの数よりも少ない共通電極本線１９Ｍの数相当あればよいから、その分、チップサイズの縮小を図ることができ、すなわち表示装置全体の小型化を図ることができる。例文帳に追加

A number equivalent to the number of the common electrode main line 19M which is less than the number of the common electrodes 19S suffices for the number of output terminals of the driver IC required for controlling the common electrodes 19S, therefore, the chip size can be reduced as much as the reduced number and, as the result, the whole display device can be miniaturized. - 特許庁

パチンコ機１の主制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ１１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。例文帳に追加

In a main control board of a Pachinko machine 1, when a CPU 111 outputs in/out commands for accessing an IO, an area section determination part 120 changes an access destination to one of the IO and a RAM 116 according to an address value, and an IO identification signal or a chip selector signal MCS0 is turned active according to the result. - 特許庁

メモリ制御部２５と第２のＲＯＭ３３とを接続するバスライン２２を使用して、第２のＲＯＭ３３だけでなく第１のＲＯＭ３１へもアクセスが可能なように、メインボード２０１側から第１のＲＯＭ３１、第２のＲＯＭ３３の端子に対し夫々チップセレクト信号を印加するための信号線（アドレスバス）２４、２６が備えられている。例文帳に追加

Signal lines (address buses) 24, 26 for applying a chip selection signal to the terminals of the first and second ROMs 31, 33 from the main board 201 are provided so as to be made accessible to not only the second ROM 33 but also the first ROM 31 using a bus line 22 for connecting a memory control part 25 and the second ROM 33. - 特許庁

パチンコ機１の払出制御基板において、ＣＰＵ２１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ２１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。例文帳に追加

When an in/out command for the access to the IO from a CPU 211 is output in the put-out control board in the Pachinko machine 1, an area section determining part 120 changes the destination of access either to the IO or to a RAM 216 according to the address value, and activates either IO identification signals or chip selector signals MCS0 according to the result of determination. - 特許庁

補助容量線ＶＣｓ（ｎ）を駆動するために必要なドライバ回路ＩＣの出力端子は補助容量線ＶＣｓ（ｎ）の数よりも少ない容量制御線ＶＣｃ（ｋ）の数相当あればよいから、その分、チップサイズの縮小を図ることができ、すなわち表示装置全体の小型化を図ることができる。例文帳に追加

The number of output terminals of a driver circuit IC necessary for driving the auxiliary capacitor lines VCs(n) has to be equal to the number of capacitor control lines VCc(k) which is smaller than the number of the auxiliary capacitor lines VCs(n), and accordingly, the chip size can be reduced and the whole device can be made small in size. - 特許庁

液状体付着判定手段２２ａは、発熱ヒータ１２の温度変化に応じてヒータ温度制御部２０より出力される第１の信号と、測温抵抗体１３の温度変化に応じて流量検出部２１より出力される第２の信号とを比較して、センサチップに液状体が付着しているか否かを判定する。例文帳に追加

Liquid adhesion determining means 22a compares a first signal outputted from a heater temperature control part 20 in accordance with temperature change of a heating heater 12 with a second signal outputted from a flow rate detecting part 21 in accordance with temperature change of a resistance temperature sensor 13 to determine whether a liquid body is adhered to a sensor chip. - 特許庁

判定回路２に、ＩＣパッケージに備えられたリード部材と半導体チップに構成された出力回路１とを接続するワイヤの抵抗１１を利用して出力回路１に流れる過電流を検出する参照電圧生成回路４と、参照電圧生成回路４の制御動作により過電流検出を示す判定信号を生成するスイッチングトランジスタＱ１，Ｑ２とを備えた。例文帳に追加

A judging circuit 2 includes a reference voltage generating circuit 4 for detecting the overcurrent flowing through an output circuit 1 by using a resistor 11 of a wire for connecting a lead member provided in an IC package to the output circuit 1, and switching transistors Q1, Q2 for generating a judging signal for showing the detection of the overcurrent by a control operation of the circuit 4. - 特許庁

本発明の自動焦点システムは、ラスター走査線毎に焦点位置を変化させる手段と、該走査線毎の画像情報を比較して合焦位置を割り出す制御手段とを備えたものであって、前記走査線は半導体ウエハ上のチップ配列に対し水平成分と垂直成分とを合わせ持った斜め走査線となるようにする。例文帳に追加

This automatic focusing system comprises a means for changing the focusing position by every raster scanning line, and a control means for determining the focusing position by comparing the image information of every scanning line, the scanning line is an oblique scanning line having both of a horizontal component and a vertical component to the chip array on a semiconductor wafer. - 特許庁

本発明は半導体メモリ装置に関し、より詳しくは拡張モードレジスタセッティング時に内部回路を高速動作させる特定モードに進入させる場合、前記内部回路の内部電源電圧の電位を調節する制御信号を発生してチップの動作速度及びtWRを容易に調節することができる技術を開示する。例文帳に追加

To disclose technology capable of easily adjusting an operating speed and a tWR (time to write recovery) of a chip by generating a control signal for regulating a potential of an internal power source voltage of an internal circuit when the internal circuit enters into a specific mode for high-speed operation, more detailedly in setting an extended mode register about a semiconductor memory device. - 特許庁

アンテナコイル３と情報記憶部を含むＩＣチップ２とを有するＲＦＩＤタグであって、前記アンテナコイル３内に磁化状態が切り換え可能な磁性体４を配置し、外部から磁界を加えることで磁性体４の磁化状態を消磁状態又は着磁状態に切り換え制御可能とする。例文帳に追加

In the RFID tag having an antenna coil 3 and an IC chip 3 including an information storing part, a magnetic substance 4 in which a magnetization state is exchangeable is arranged inside the antenna coil 3, and the application of a magnetic field from the outside can switch and control the magnetization state of the magnetic substance 4 to a demagnetized state or a magnetized state. - 特許庁

暴走状態のＣＰＵ２からの誤った書き込み命令により、本来書き込みを行わないＲＯＭ３に対してチップセレクト信号（ＣＳ）とライト信号（ＷＲ）が出力されたことを誤りライト検知回路４で検知し、割り込み制御回路５およびリセット回路６へ誤りライト検知信号を出力する。例文帳に追加

An error write detection circuit 4 detects that a chip select signal (CS) and a write signal (WR) are outputted to a ROM 3 which does not perform writing ordinarily in response to an erroneous write command from a CPU 2 in a runaway state, and an error write detection signal is outputted to an interruption control circuit 5 and a reset circuit 6. - 特許庁

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。例文帳に追加

The one chip microcomputer 10 has a starting register 18 starting a test operation and a built-in self test starting pattern generator 19 setting initial values in test control circuits (a pseudo random number generator 14, a logic circuit inspection compressor 15, a pattern generator 16 and a memory inspection compressor 17) for a built-in self test function. - 特許庁

２つのＣＰＵ４１Ａ，４１Ｂが搭載されるシングルチップマイクロコンピュータ４１において、ＣＰＵ４２Ａは電源投入時にパワーオンリセット回路３３によってリセットが解除され、もう１つのＣＰＵ４２Ｂは、ＣＰＵ４２の制御プログラムに基づく処理により、ＣＰＵ（Ｂ）リセットレジスタ４４を介してリセットが解除されるようにした。例文帳に追加

In this single chip microcomputer 41 on which two CPUs 41A and 41B are mounted, the reset of a CPU 42A is released by a power-on reset circuit 33 when power is supplied, and the reset of the other CPU 42B is released through a CPU (B) reset register 44 by means of processing based on the control program of a CPU 42. - 特許庁

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。例文帳に追加

This one-chip microcomputer 10 is provided with a starting register 18 for starting test operation for an incorporation self-checking function, and an incorporation self-check starting pattern generator 19 for setting an initial value to a test control circuit (a pseudo random number generator 14, a logic circuit checking compressor 15, a pattern generator 16 and a memory checking compressor 17). - 特許庁

半導体記憶装置に備える制御回路２０１上において、パッド３０１〜３０６を備えたチップ接続部３００は、半導体記憶装置内に備えられるメモリセルアレイの最大容量に対応した形で構成されていて、その最大容量未満の容量のメモリセルアレイを持つ場合であっても、これらパッド３０１〜３０６の配置場所や個数は固定的に決定されている。例文帳に追加

In a control circuit 201 provided in the semiconductor memory device, a chip connection part 300 provided with pads 301-306 is constituted so as to correspond to the maximum capacity of a memory cell array provided in the semiconductor memory device, and even when having a memory cell array having capacity being less than the maximum capacity, arrayed places and the number of these pads 301-306 are decided fixedly. - 特許庁