「Cache」に関連した英語例文の一覧と使い方(106ページ目) - Weblio英語例文検索

To provide a node device, node processing program and content deletion method capable of performing rapidly a reproduction output of a content constituting a compound content even if the content for constituting the compound content is deleted from a cache area for storing the content.例文帳に追加

コンテンツを記憶するキャッシュ領域から複合コンテンツを構成するコンテンツが削除されても、複合コンテンツを構成するコンテンツの再生出力を迅速に行うことが可能なノード装置、ノード処理プログラム、及びコンテンツ削除方法を提供する。 - 特許庁

When data required by a pixel whose information is held in the retention unit 4 are stored in the cache unit 2, and this pixel is a pixel preceding to the current drawing position, the data processing unit 5 takes this pixel as the next drawing object.例文帳に追加

データ処理部５は、保持部４に情報が保持されているピクセルにより必要とされるデータがキャッシュ部２に格納されるときに当該ピクセルが現在の描画位置よりも前のピクセルである場合に、当該ピクセルを次の描画対象とする。 - 特許庁

When accessing the data inside the memory, the contents of the counter register and the counter value of the structure are verified, and the data inside the data cache area inside the structure or inside the data area specified by the pointer are accessed according to the verification results.例文帳に追加

記憶部内のデータをアクセスする時に、データアクセス時にカウンタレジスタの内容と構造体のカウンタ値を照合し、その照合結果に応じて、構造体内のデータキャッシュ領域又はポインタによって指定されるデータ領域内のデータにアクセスする。 - 特許庁

Then the system stores the content in a cache by the calculation device so as to provide the content at a subsequent request without connecting the calculation device to the identified portable device, and provides the content for the request source device.例文帳に追加

そして、システムは、計算装置においてコンテンツをキャッシュに格納し、計算装置が識別された携帯機器に対して接続することなく後の要求に応答してコンテンツを提供するのを可能とし、要求元装置に対してコンテンツを提供する。 - 特許庁

A management table 16 manages a burst address space obtained by dividing an address space of the mounted cache memory by a burst length of a DRAM, and a completion flag showing completion or non-completion of the initialization processing of DRAM data in a burst address space unit.例文帳に追加

管理テーブル１６は、実装されたキャッシュメモリのアドレス空間をＤＲＡＭのバースト長で分割したバーストアドレス空間と、そのバーストアドレス空間単位でＤＲＡＭデータの初期化処理の完了又は未完了を示す完了フラグとを管理する。 - 特許庁

The image processing device is composed of a page buffer, an engine, a font cache memory for temporarily caching font images corresponding to character codes, a receiving buffer, a font ROM 11 and HDD 12 storing fonts, a character generation unit, a character management unit, and a control unit.例文帳に追加

ページバッファ、エンジン、文字コードに対応するフォントイメージを一時的にキャッシュするフォントキャッシュメモリ、受信バッファ、フォントが入っているフォントＲＯＭ１１及びＨＤＤ１２、文字生成部、文字管理部、制御部から構成される画像処理装置である。 - 特許庁

In drawing polygons on an interpolation circuit 10, a contrast value is calculated for each pixel on a light-reflecting arithmetic circuit 11, and when the value exceeds a certain value, a flag is set, and the value is stored in a memory 8 with the contrast value through a pixel cache 12.例文帳に追加

内挿補間回路１０での多角形描画時において、ピクセル毎に光反射計算回路１１にてコントラスト値を求め、これが所定の値を超えたとき、フラグを立て、ピクセルキャッシュ１２を通してコントラスト値と共にメモリ８に記憶する。 - 特許庁

The node information management server device 3 receives the stateless address, the stateful address, and the state information, associates the received stateless address, the stateful address, and the state information with one another, and records them in a database used as a binding cache (S110).例文帳に追加

ノード情報管理サーバ装置３は、ステートレスアドレス及びステートフルアドレス並びに状態情報を受信し、受信したステートレスアドレス及びステートフルアドレス並びに状態情報を対応付けて、バインディングキャッシュとして用いられるデータベースに記録する（Ｓ１１０）。 - 特許庁

More particularly, the invention is a system and a method for caching directory data in a networked computer environment, using a lightweight directory access protocol server to retrieve selected directory data, and caching the selected data in a directory cache.例文帳に追加

より詳細には、本発明は、軽量ディレクトリアクセスプロトコルサーバを用いて選択されたディレクトリデータを検索し、選択されたデータをディレクトリキャッシュに保存する、ネットワークコンピュータ環境におけるディレクトリデータのキャッシュシステム及び方法を対象とする。 - 特許庁

When the texture block corresponding to a pixel to be processed cannot be acquired from the texture cache 6, the texture processing part 4 specifies a pixel for which filtering processing using an acquirable texture block is required, and executes the filtering processing to this pixel in advance.例文帳に追加

テクスチャ処理部４は、処理対象の画素に対応するテクスチャブロックをテクスチャキャッシュ６から取得できない場合に、取得可能なテクスチャブロックを用いたフィルタリング処理が必要な画素を特定し、これに対して先にフィルタリング処理を実行する。 - 特許庁

The initialization program omits detailed diagnosis except about an item in which an anomaly is detected from the fault information, and caches an entire decompression program in a cache memory 16 to decompress the selected operation program into a RAM 13.例文帳に追加

初期化プログラムは、前記障害情報に基き異常が検出された項目以外の詳細診断を省略するとともに、解凍プログラムをキャッシュメモリ１６に全てキャッシュインさせ、選択された運用プログラムをＲＡＭ１３に解凍する。 - 特許庁

To hold the consistency of data and to shorten retrieval response time from a retrieval-only client by providing the data retrieving system with one or more distributed cache database server for caching data and one or more retrieval-only clients for retrieving data in addition to a master database server.例文帳に追加

マスタデータベースと分散キャッシュデータベースをネットワークを介して持つデータ検索システムにおいて分散キャッシュデータベースのコストを抑え、分散拠点やクライアント数が多くなっても検索やレプリケーションに要する時間への影響が少なくなるようにする。 - 特許庁

When the emergent access request is a write request, data to be accessed for the emergent access request are written in a corresponding position of a data memory if the data to be accessed belong to an address space of a cache block corresponding to the interrupted data transfer.例文帳に追加

緊急アクセス要求が書き込み要求の場合、該緊急アクセス要求のアクセス対象データが、中断されたデータ転送に対応するキャッシュブロックのアドレス空間に属するならば、データメモリ１８上の対応する場所にこのデータを書き込む。 - 特許庁

A timing correction part 117 sets the prefetch timing from the statistics of the timings shown by the access statistical information 116, the time for prefetch processing and the time for accessing a RAM 111 when the cache miss occurs.例文帳に追加

タイミング補正部１１７は、アクセス統計情報１１６で示されるタイミングの統計量とプリフェッチ処理のための時間とキャッシュミスが発生した場合にＲＡＭ１１１にアクセスするための時間とから、プリフェッチ処理を実行するタイミングを設定する。 - 特許庁

To suppress unnecessary power consumption during execution of a repeat block (instruction code group to be executed repeatedly) in a program in a microprocessor which executes an instruction code including the repeat block fetched from an instruction cache memory.例文帳に追加

本発明は、命令キャッシュメモリからフェッチした、リピートブロック（反復実行する命令コード群）を含む命令コードを実行するマイクロプロセッサにおいて、プログラム中のリピートブロックを実行する場合に余計な電力の消費を抑制できるようにする。 - 特許庁

A bus mediation part 9 mediates a bus request and an access request from respective controllers 7, 8 and 10 and converts a logical address for access to the frame memory 4 provided from the respective controllers to a real address for improving the cache hit rate.例文帳に追加

バス調停部９は、各コントローラ７、８、１０からバス要求、アクセス要求を調停するとともに、各コントローラから提供されるフレーメモリ４へのアクセスのための論理アドレスをキャッシュヒット率が向上するような実アドレスに変換する。 - 特許庁

A selecting function of the access to maneuverable data or the original data is constituted in the relation of the average reference time interval and final reference time of a past access to each data copied and stored in the cache storage device.例文帳に追加

キャッシュ記憶装置中に複写保持されているデータ毎の過去のアクセスの平均参照時間間隔と最終参照時刻とをこれらの関係において機動的なデータまたは原本データの何れかへのアクセスの選択機能を構成する。 - 特許庁

The cache memory control circuit controls activation of tag memories 38a-38d and data memories 40a-40d of the plurality of sets 21a-21d, according to the count values of the plurality of counters 32a-32d and 34a-34d.例文帳に追加

そして、キャッシュメモリ制御回路は、複数のカウンタ３２ａ〜３２ｄ及び３４ａ〜３４ｄのそれぞれのカウント値に応じて、複数のセット２１ａ〜２１ｄのそれぞれのタグメモリ３８ａ〜３８ｄ及びデータメモリ４０ａ〜４０ｄの活性化を制御する。 - 特許庁

To provide, in a hierarchized DNS (Domain Name System), a technique for changing old domain information held in a cache of each computer to new domain information without a time lag and without applying a load to a network when a domain of a certain computer is changed.例文帳に追加

階層化されたＤＮＳにおいて、あるコンピュータのドメインが変更された時に、タイムラグ無く、かつネットワークへの負荷をかけずに、各コンピュータのキャッシュに保持されている古いドメイン情報を新しいドメイン情報に変更できる技術を提供する。 - 特許庁

To solve the problems that, in the technique of flushing all at once, store instructions accessing an area inside the same block of a cache, the effect is reduced when the distance of vector store instructions becomes long and there is no effect when the distance becomes a block size or longer.例文帳に追加

キャッシュの同一ブロック内の領域にアクセスするストア命令のフラッシュを一度に行う技術では、ベクトルストア命令のディスタンスが大きくなるとその効果が少なくなり、ディスタンスの大きさがブロックサイズ以上になると効果がない。 - 特許庁

When the input high-level language program contains the description specifying processing which is not correlative (not in a convergence operation relation), the complier places the instruction code corresponding to the processing such that instruction code storage positions in a cache memory overlap.例文帳に追加

また、コンパイラは、入力された高級言語プログラムに、相関関係にない（輻輳動作関係にない）処理を指定する記述が含まれている場合には、キャッシュメモリ内の格納位置が重複するように、当該処理に相当する命令コードを配置する。 - 特許庁

When a plurality of tasks by the plurality of programs are executed one after another, the CPU 10 uses the access window corresponding to the program of the next task to be executed, to obtain the program from the cache memory corresponding to the program of the access window.例文帳に追加

ＣＰＵ１０は、複数のプログラムによる複数のタスクを切り替えながら実行するに際して、これから実行するタスクのプログラムに対応するアクセスウインドウにより、このアクセスウインドウのプログラムに対応するキャッシュメモリから当該プログラムを取得する。 - 特許庁

In the case of transferring reply data being new contents from a server side proxy 30 to a client side proxy 40, the data are made correspond to finger print calculated by applying a hash function to the data, and registered in a finger print cache.例文帳に追加

サーバ側プロキシ３０からクライアント側プロキシ４０へ新たな内容のリプライデータを転送するにあたって、両プロキシにて、該データと該データにハッシュ関数を適用して算出したフィンガープリントとを対応付けて、フィンガープリント・キャッシュに登録しておく。 - 特許庁

Only the super-set directory hosts the system cache data so as to back up the latest pieces of the data accessed by the processor, and the sub-set directory maintains only the removed line and the address including the address of the processor using the data.例文帳に追加

スーパーセット・ディレクトリのみが、プロセッサによってアクセスされたデータの最新の断片をバックアップするようにシステム・キャッシュ・データをホストし、サブセット・ディレクトリは、削除されたラインと、そのデータを使用しているプロセッサのアドレスを含むアドレスのみを維持する。 - 特許庁

A bus arbitration management means 211 changes the priority present in a priority storage means 212 on the basis of information outputted by the cache hit rate measurement means 205, 209, and a bus arbitration part 213 performs the bus arbitration according to the priority.例文帳に追加

そしてキャッシュヒット率測定手段205,209によって出力される情報に基づいてバス調停管理手段211は優先順位格納手段212にある優先順位を変更し、その優先順位に従ってバス調停部213がバス調停を行う。 - 特許庁

These cache of weapons in the rural villages were almost completely eradicated under the Occupation policy by the General Headquarters of the Allied Powers (GHQ) which was carried out after the Empire of Japan accepted the Potsdam Declaration for the Pacific War and the Instrument of Surrender was signed. 例文帳に追加

これらの農村の膨大な武器がほぼ完全に消滅するのは、大日本帝国が太平洋戦争においてポツダム宣言を受諾し降伏文書に調印した後の、連合国軍最高司令官総司令部の占領政策による。 - Wikipedia日英京都関連文書対訳コーパス

Then, as for the content of the entry for one sector stored in the cache memory, the writing of the content of the entry of the link list to a hard disk is not performed until the content of the link list related with a writing object file can not be reflected (step S2: No).例文帳に追加

そして、キャッシュメモリに記憶された１セクタ分のエントリの内容では書込対象のファイルに係るリンクリストの内容を反映できなくなるまで（ステップＳ２にてＮｏ）、ハードディスクに対してリンクリストのエントリの内容の書き込みがなされない。 - 特許庁

When the power supply from the outside is resumed while the power supply from the battery is fed, the data of the memory 152 are used as they are, and when the battery is consumed, the cache memory is restored with the data of the memory 153.例文帳に追加

バッテリからの電源が供給されているうちに外部からの電源供給が再開すれば、そのままキャッシュメモリ１５２のデータを使用し、バッテリが消耗していた場合には不揮発性メモリ１５３のデータによってキャッシュメモリを復元する。 - 特許庁

A disk recording and reproducing device 101 stores requested data in a cache buffer 1107 and writes to the recording medium 1102 or transfers to the host device 1109 for a recording or a reproduction request from a host device 1109.例文帳に追加

上位装置１１０９からの記録または再生要求に対して、ディスク記録再生装置１０１は要求されたデータをキャッシュバッファ１１０７に格納し、記録媒体１１０２への書き込みまたは上位装置１１０９への転送を行う。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedures.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組み合わせの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

To accelerate display in a client device by efficiently using a cache memory even if a place or a time zone, where the client device is used, changes, about screen data frequently changing when executing an application program, in a server based computing system.例文帳に追加

サーバベースコンピューティングシステムにおいて、アプリケーションプログラムの実行の際に頻繁に変化する画面データについて、クライアント装置を使用する場所や時間帯が変化してもキャッシュメモリを効率的に使用してクライアント装置での表示を高速化する。 - 特許庁

To prevent the decrease of a data transfer speed depending upon a test data bus for single-DRAM-part evaluation and to suppress an increase in the number of pads for testing the single DRAM part as to the semiconductor storage device having an MPU and a secondary cache DRAM on one chip.例文帳に追加

ＭＰＵと２次キャッシュ用ＤＲＡＭとを１チップ化した半導体記憶装置において、ＤＲＡＭ部単体評価のためのテスト用データバスに基づくデータ転送速度の低下を防止し、ＤＲＡＭ部単体テスト用のパッド数の増加を抑制する。 - 特許庁

When image/ sound data are inputted from the external to the memory interface 103, tag data indicating the image/sound data are stored in a prescribed area of the data cache memory 105 and the proces-sor operation part 100 refers to the tag data and executes processing corresponding to the attribute of the tag data.例文帳に追加

メモリインタフェースに外部から映像・音声データが入力されると、データキャッシュメモリの所定のエリアに映像・音声データであることを示すタグデータが記憶され、プロセッサ演算部はそのタグデータを参照し、その属性に応じた処理を行う。 - 特許庁

A controller 100 of a video recording/reproducing device 1 obtains advanced data 42 from an optical disk 4 based on the HD DVD specifications through a read section 101 to store in a file cache cryptogram 108 provided in advance to a memory 106.例文帳に追加

録画再生装置１の制御部１００は、ＨＤ ＤＶＤ規格に準拠した光ディスク４から読出部１０１を介してアドバンスドデータ４２を取得し、記憶部１０６に予め設けていたファイルキャッシュ暗号文１０８に記憶させる。 - 特許庁

In the block data partial update device 1, a Read DMA 13 stores CRC of original data read from a cache memory 11 to an original data CRC storage part 15, and stores CRC of update data to an update data CRC storage part 17.例文帳に追加

ブロックデータの部分更新装置１のＲｅａｄ ＤＭＡ１３が、キャッシュメモリ１１から読み込んだ元データのＣＲＣを元データＣＲＣ格納部１５に格納し、更新データのＣＲＣを更新データＣＲＣ格納部１７に格納する。 - 特許庁

To suppress the occurrence of a trouble by releasing a part of an execution environment including leaked resources, and to minimize the deterioration of performance generated by a cold cache due to still remaining of a part of the execution environment in a memory and the like.例文帳に追加

リークしたリソースを含む実行環境の一部を解放することで、障害の発生を抑止しつつ、実行環境の一部がまだメモリ等に残っていることによりＣｏｌｄ Ｃａｃｈｅによって発生する性能低下を最小限に抑える。 - 特許庁

A decoder requests the memory read of decompressed data necessary for the decompression of the first command stored in the cache 104, and decodes the first command based on the decompressed data, and requests the memory write of the decompressed data acquired by decoding.例文帳に追加

デコーダは、キャッシュ104に格納された第一のコマンドの伸長に必要な既に伸長済みのデータのメモリ読出を要求し、伸長済みのデータに基づき第一のコマンドを復号し、復号によって得た伸長データのメモリ書込を要求する。 - 特許庁

Thereby, when receiving the RSS feed of the summary information which is not updated from a web server which does not support HTTP processes using a cache function, the notification error to notify updating of the summary information to the user can be restrained.例文帳に追加

これにより、キャッシュ機能を用いたＨＴＴＰ処理に対応してないＷＥＢサーバから、更新されてない要約情報のＲＳＳフィードを受信したときに、要約情報が更新された旨を利用者に誤報知してしまうのを抑制できる。 - 特許庁

To deal with the trouble of a multiprocessor system where processors each with a write-back cache memory are connected to a bus, by specifying the processor which issued a write-back in the event of trouble at the time of the write-back, without modifying the architecture of the processor.例文帳に追加

ライトバック方式キャッシュメモリを搭載したプロセッサをバス接続したマルチプロセッサシステムにおいて、プロセッサのアーキテクチャを変更することなく、ライトバック時に障害が発生した際、ライトバックを発行したプロセッサを特定して障害処理を行う。 - 特許庁

Thus, once settings are made to inhibit the rewriting of the data known to be reread, the possibility of the data being deleted from the inside the cache buffer is precluded and no access to the disk 8 occurs during rereading or writing, resulting in the reduction of a time for reading and writing.例文帳に追加

これにより、再度読み出すことがわかっているデータを書き換え禁止に設定すれば、キャッシュバッファ内から削除されることがないため、再度の読み出し或いは書き込み時にディスク８へのアクセスが発生せず、読み書き時間を短縮できる。 - 特許庁

The cache memory 1 refers to reference history stored on an LRU (Least Recently Used) bit register 52 and controls the threshold voltage of a MOS transistor in which a leakage current control circuit 71 configures a way 20 and a leakage current control circuit 72 configures a way 25, respectively.例文帳に追加

キャッシュメモリ１では、ＬＲＵビットレジスタ５２に格納された参照履歴を参照して、リーク電流制御回路７１がウェイ２０の、リーク電流制御回路７２がウェイ２５のそれぞれを構成するＭＯＳトランジスタの閾値電圧を制御する。 - 特許庁

A memory reference set after U-hold development is generated to a loop development number U to be defined as a candidate, whether or not a reference set undergoing cache competition exists in the set is decided (S609), and when it competes, the U is not selected as a development number.例文帳に追加

候補とするループ展開数Ｕに対して、Ｕ倍展開後のメモリ参照集合を生成し、集合内にキャッシュ競合する参照の組があるか否かを判定し（Ｓ６０９）、競合する場合にはＵを展開数として選択しない。 - 特許庁

To solve a problem of a conventional video server unit that has deteriorated the utilizing efficiency of a file buffer area because a processing overhead on a video data file of a large capacity is high resulting from file read and write of the conventional video server that is in operation under a disk cache in the unit of small data blocks.例文帳に追加

従来のビデオサーバのファイル読み出しと書き込みは、小データブロック単位のディスクキャッシュの下で動作するため、大容量のビデオデータファイルに対する処理のオーバヘッドが大きく、ファイルバッファ領域の使用効率が低下する。 - 特許庁

An archive main unit control device 20 provided with an archive control means 21, a robot control means 22, a file system control means 23, a recording medium 24 for cache, and a file data recording medium 25, is constructed together with an archive main unit 10 in the archive system device.例文帳に追加

アーカイブ管理手段２１、ロボット管理手段２２、ファイルシステム管理手段２３、キャッシュ用記録媒体２４およびファイル情報用記録媒体２５を備えたアーカイブ主装置管理装置２０をアーカイブ主装置１０とともに構築する。 - 特許庁

To provide a high-accuracy verification method by using a batch compare system, with which non-coincidence of compare in a RAM (cache/TLB) occurs only in he case of real non-coincidence occurrence (when the defect of logic to be verified is detected), for all verification programs.例文帳に追加

ＲＡＭ（キャッシュ・ＴＬＢ）のコンペア不一致の発生を真の不一致時（被検証論理の不良検出時）のみとした一括コンベア方式を、全ての検証プログラムにおいて使用することにより、高精度の検証方法を提供する。 - 特許庁