「Clock」に関連した英語例文の一覧と使い方(499ページ目) - Weblio英語例文検索

A speed detector 6 detects the reading speed of the information signal by an input from a voltage control oscillator 5 and gain corresponding to the speed is designated by a gain command unit 7 to change-over the output current of a charge pump 4 so that the loop gain of the clock extracting circuit is made to be the desired operation point.例文帳に追加

速度検出器６で電圧制御発振器５からの入力により情報信号の読み取り速度を検出し、その速度に応じたゲインをゲイン指令器７で指定してチャージポンプ４の出力電流を切り替えることによって、自動的にクロック抽出回路のループゲインが所望の動作点になるよう構成する。 - 特許庁

The internal signal observation device has a data capture part, a signal selecting means, a preset counter, a counter overflow terminal and an output terminal, and outputs a number of pieces of internal information from a limited number of test terminals by capturing data with a sampling clock and outputting internal signals on a time-division basis.例文帳に追加

データキャプチャ部と信号選択手段とプリセットカウンタとカウンタオーバフロー端子と出力端子を有し、複数の内部信号をサンプリングクロックでデータキャプチャ後、時分割出力することにより限られた本数のテスト端子から多数の内部情報を出力することを特徴とした内部信号観測装置。 - 特許庁

The sensor unit 17 has a delay circuit 28 for outputting a synchronizing signal SS delayed by a delay quantity set by a delay quantity setting unit 26, and a drive pulse generator 19 generates a first storage period signal S1 based on the synchronizing signal delayed by the delay circuit 28 and a reference clock CR.例文帳に追加

センサユニット１７においては、遅延回路２８が同期信号Ｓ_Sを遅延量設定部２６により設定された遅延量分遅延させて出力し、駆動パルス発生部１９が遅延回路２８により遅延された同期信号および基準クロックＣ_Rに基づき第１の蓄積期間信号Ｓ_1を発生する。 - 特許庁

A cogeneration system 1 is equipped with a cogeneration device unit 3, which consists of the cogeneration device 30, auxiliary equipment 73, 83, and a real-time clock 38 for controlling an operation of both 30 and 73, 83; the remote controller 10 which operates an action of the cogeneration unit 3 by remote controlling; and an adjusting part 22.例文帳に追加

コージェネレーションシステム１は、熱電併給装置３０と、補助機器７３、８３と、この両者３０、７３、８３の稼働を管理するリアルタイムクロック３８と、を有する熱電併給装置ユニット３と、熱電併給装置ユニット３の動作を遠隔操作する遠隔操作器１０と、調整部２２とを備える。 - 特許庁

The adjustment module 38 controls the clock frequency by a first frequency with a constant absolute value, when an error is greater than or equal to a threshold after a given period of time elapses or controls it by a second frequency whose absolute value is smaller than that of the first frequency when the error is less than the threshold.例文帳に追加

調節部３８は、所定の期間経過後、誤差がしきい値以上である場合に、絶対値を固定した第１の周波数によってクロック周波数を制御し、誤差がしきい値未満である場合に、第１の周波数の絶対値よりも絶対値の小さい第２の周波数によってクロック周波数を制御する。 - 特許庁

In the clock, where a plate member 300 is fixed to a frame 200 using screws 600, a sponge 700 is fitted between the frame and the plate member, the sponge covers a screwing site 211 of the screws, and at the same time thickness t2 after fitting, is smaller than thickness t1 before fitting by compression.例文帳に追加

ビス６００を用いてフレーム２００に板部材３００を固定してなる時計において、フレームと板部材との間にはスポンジ７００を装着し、スポンジは、ビスの螺入部位２１１を覆うとともに、装着後の厚さｔ_２が装着前の厚さｔ_１よりも小さく、圧縮された状態である構成の時計である。 - 特許庁

The frequency measurement circuit is provided with a frequency divider 9 tat frequency-divides the calibration clock, a counter 4 that counts clocks outputted from the oscillation section and is reset by an output of the frequency divider, a register 5 that latches a prescribed target count value, and a comparator 6 that compares the maximum count of the counter with the target count value.例文帳に追加

周波数計測回路は、校正クロックを分周する分周器９と、発振部の出力するクロックをカウントし、分周器の出力によりリセットされるカウンタ４と、所定の目標カウント値を保持するレジスタ５と、カウンタの最大カウント値と目標カウント値とを比較する比較器６と、を備える。 - 特許庁

Thus, on the basis of this, STC (present time information) generated on the basis of the system clock and time information (PTS) transmitted from the side of an encoder to designate the output timing of the time series data, the output timing of the time series data to be demodulated is made to synchronize with an output timing designated by PTS.例文帳に追加

そのうえで、システムクロックに基づいて生成されたＳＴＣ（現在時刻情報）と、符号化装置側から伝送されて時系列データの出力タイミングを指定する時刻情報（ＰＴＳ）とに基づいて、復調される時系列データの出力タイミングが、ＰＴＳの指定する出力タイミングに同期させるように構成する。 - 特許庁

A counter circuit (CNT) 120 counts a reference delay stage number DREF equivalent to one period of the clock, a duty adjustment circuit (DUTY-ADJ) 130 calculates a delay setting stage number DREFH on the basis of the reference delay stage number DREF and outputs it to the programmable delay line (DL-MTX) 140.例文帳に追加

カウント回路（ＣＮＴ）１２０は、クロックの１周期に相当する基準ディレイ段数ＤＲＥＦをカウントし、デューティ調整回路（ＤＵＴＹ＿ＡＤＪ）１３０は、基準ディレイ段数ＤＲＥＦに基づいてディレイ設定段数ＤＲＥＦＨを算出し、プログラマブル・ディレイライン（ＤＬ＿ＭＴＸ）１４０へ出力する。 - 特許庁

The stable sine wave driving with low noise and prevented from the interference of switching noises can be performed by providing inverter circuits 3A, 3B and 3C and motors 6A, 6B and 6C controlled by respective processors 2A and 2B, which receive a clock signal from an oscillation circuit 1, for converting dc power into ac power.例文帳に追加

発振回路１からのクロック信号を受けるプロセッサ２Ａ、２Ｂのそれぞれに制御され、直流電力を交流電力に変換するインバータ回路３Ａ、３Ｂ、３Ｃ、モータ６Ａ、６Ｂ、６Ｃを設けることにより、低騒音でかつ、スイッチングノイズの干渉を防いだ安定な正弦波駆動を可能とする。 - 特許庁

In a magnetic disk system, operation clock frequencies of buffer-lock and the other of a magnetic disk device are made different for each SCSI ID, frequency bands of the noise radiation from the magnetic disk are made different for each magnetic disk device, and the device is constituted so that the superimposed noise does not reach a high level even if radiated.例文帳に追加

磁気ディスクシステムにおいて、磁気ディスク装置のバッファクロックその他の動作クロック周波数を、ＳＣＳＩ ＩＤ毎に、異なった周波数として、磁気ディスク装置から発生する放射ノイズの周波数帯域を、磁気ディスク装置毎に異なるようにし、放射ノイズが重畳されても高いレベルとならないようにする。 - 特許庁

Therefore, when signals of the state detection terminal 18 and the clock terminal 16 coincide with each other, the battery pack 1 and the electronic equipment 50 are determined to be physically connected, and when the two signals do not coincide, the battery pack 1 and the electronic equipment 50 are determined not to be physically connected.例文帳に追加

したがって、状態検出端子１８およびクロック端子１６の信号が一致した場合には、電池パック１および電子機器５０が物理的に接続されていると判断し、２つの信号が一致しない場合には、電池パック１および電子機器５０が物理的に接続されていないと判断する。 - 特許庁

The portable telephone set is provided with an infrared remote control hardware block for generating a pulse code for remote control by using a system CPU and a system clock and for modulating the pulse code for remote control into a carrier and an infrared light emitting part for sending the carrier generated by the relevant infrared remote control hardware block to an object.例文帳に追加

携帯電話機に、システムＣＰＵとシステムクロックとを使用して、リモコン用パルスコードを生成し、該リモコン用パルスコードを搬送波に変調する赤外線リモコンハードウェアブロックと、当該赤外線リモコンハードウェアブロックにより生成された搬送波を対象物に送出する赤外線発光部と、を備えて構成する。 - 特許庁

A CML-to-CMOS converter circuit includes: the limiting differential amplifier 214; a low-pass filter for generating a measurement of the duty cycle of the single ended clock signal; and a second differential amplifier for (i) comparing the measurement value with a reference voltage and (ii) generating a differential bias current signal in response to the comparison.例文帳に追加

ＣＭＬ−ＣＭＯＳ変換器回路は、制限差動増幅器２１４と、シングルエンドクロック信号のデューティサイクルの測定値を発生するための低域フィルタと、（ｉ）測定値を基準電圧と比較し、（ｉｉ）比較に応じて差動バイアス電流信号を発生するための第２の差動増幅器とを含む。 - 特許庁

At least either the natural frequency of a structure or the response magnification of the natural frequency is measured by at least either an acceleration clock 1, a force sensor 16 and at least either one of a frequency response function calculating part 3, a natural frequency determining part 5 and a response magnification determining part 7.例文帳に追加

加速時計１、力センサ１６および周波数応答関数算出部３と、固有振動数判定部５および応答倍率判定部７の少なくともいずれか一方とにより、構造物の固有振動数およびこの固有振動数の応答倍率の少なくともいずれか一方を測定する。 - 特許庁

A method includes the steps of: (A) generating a master domain having a master domain source; (B) adding a member until reaching fan-out; (C) ranking up a member to a tandem source; (D) adding a further member until reaching fan-out; (E) and clock-operating the further member from the tandem source.例文帳に追加

本発明の方法は、（Ａ）マスタ・ドメインソースを有するマスタ・ドメインを生成するステップと、（Ｂ）ファンアウトに到達するまで、メンバを追加するステップと、（Ｃ）メンバをタンデム・ソースに昇格させるステップと、（Ｄ）ファンアウトに到達するまで、更なるメンバを追加するステップと、（Ｅ）前記の更なるメンバを、前記タンデム・ソースからクロック動作させるステップと、を有する。 - 特許庁

In order to attain a low on resistance by elevating the VGS (gate-source voltage) when the second charge transfer MOS transistor M2(N) is turned on, output voltage B(2VDD) is supplied through a second diode D2 as the power supply of a second clock driver CD2 for driving the pumping packet at the time of steady operation.例文帳に追加

第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を高くして、低いオン抵抗を得るために、当該ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源として、定常動作時において、出力電圧Ｂ（２ＶＤＤ）を第２のダイオードＤ２を通して供給する。 - 特許庁

To provide a formatter drive clock generating method of a formatter apparatus generating and outputting exposure pit information by which stable pit or track groove shape forming can be performed in a CLV drive state, a formatter drive command pulse column generating method, an original optical disk exposing apparatus, and an optical recording medium.例文帳に追加

本発明は、ターンテーブル移動型又は光学系移動型の光ビームあるいは電子ビームを用いた光ディスク原盤露光装置においてＣＡＶフォーマット情報を露光する際に、露光光量一定のまま、すなわちＣＬＶ駆動状態で、安定したピットあるいはトラック溝形状形成を可能とする。 - 特許庁

The multiplexer IC 6 includes a shift register circuit system 8 which controls the opening and closing of a main switch 11, a bus register circuit system 9 and a decoder circuit 10, wherein an opening and closing control of the main switch 11 in the multiplexer IC which is connected to many vibrators can be performed by few control signal lines and few clock lines.例文帳に追加

マルチプレクサＩＣ６には、主スイッチ１１の開閉制御を行うシフトレジスタ回路系６、バスレジスタ回路系７、デコーダ回路９を有し、少数の制御信号線と少数のクロック線により、多数の振動子に接続されるマルチプレクサＩＣ内主スイッチ１１の開閉制御を可能としている。 - 特許庁

A control section of the mobile terminal 10 executes arithmetic operations on the basis of the entered UIM lock release code and information required for UIM lock release, and when the mobile terminal 10 determines that the arithmetic result satisfies a specified condition, the mobile terminal 10 transmits a UIM clock release request message to the communication control apparatus 40 (T1).例文帳に追加

移動端末１０の制御部は、入力されたＵＩＭロック解除コード及びＵＩＭロック解除に必要な情報を基に演算を実行し、その演算結果が特定の条件を満たすと判定された場合、移動端末１０は、通信制御装置４０にＵＩＭロック解除要求メッセージを送信する（Ｔ１）。 - 特許庁

Also, when the clock signal CK1 of CK2 is varied to a high level, an output signal of the next stage is made a high level, electric charges accumulated in the wiring capacity Ca are discharged by turning on the TFT 23, while an output signal being made a high level by turning on the TFT 24 is reset.例文帳に追加

また、クロック信号ＣＫ２またはＣＫ２がハイレベルに変化したとき、その次の段の出力信号がハイレベルとなり、ＴＦＴ２３がオンすることにより配線容量Ｃａに蓄積された電荷が放出されると共に、ＴＦＴ２４がオンすることによりハイレベルとなっていた出力信号がリセットされる。 - 特許庁

Thus, since the input voltage of a VCO inside the clock reproduction circuit 103 is held at the same potential as the one at the time of the reception even during the transmission, the pull-in time of a PLL at the time of the reception can be shortened and as a result, the preamble period at the head of reception data is reduced.例文帳に追加

これにより送信中もクロック再生回路１０３の内部のＶＣＯの入力電圧が受信時と同じ電位に保持されているため、受信時のＰＬＬの引き込み時間を短縮することが可能となり、その結果、受信データの先頭のプリアンブル期間を減少させることができる。 - 特許庁

To provide an electrical apparatus stopping the drive of a clock oscillator of a main control part in an electric power saving operation mode and of executing control instruction transmitting processing for transmitting a control instruction to an auxiliary control part by the main control part with respect to each passage of predetermined time in the electric power saving operation mode.例文帳に追加

省電力動作モード中に主制御部のクロック発振器の駆動を停止させることができ，且つ，省電力動作モード中における所定時間の経過ごとに主制御部が副制御部に制御指示を伝達するための制御指示伝達処理を実行することができる電気機器を提供すること。 - 特許庁

An adder 3 adds the in-phase-side signal after oversampling with the quadrature-side signal with one clock delayed, and a band pass filter 4 subjects the added signal to filter processing having raised cosine roll-off characteristics in which a frequency band with a predetermined width from the center of modulated frequency on a frequency axis is cut-off frequency.例文帳に追加

加算器３は、オーバーサンプリング後の同相側信号と１クロック分遅延した直交側信号とを加算し、バンドパスフィルタ４は、加算後の信号に対し、周波数軸上において変調周波数の中心から所定幅の周波数帯を遮断周波数としたレイズドコサイン・ロールオフ特性を有するフィルタ処理を行う。 - 特許庁

A phase information switch circuit 12 selects digital phase information 801 in a regular state, stored digital phase information 901 when the clock is switched and stored best phase information 1001 during long hold-over based on the output hold-over control signal 131 of a control signal generating circuit 13 and transmits it as selected digital phase information 140.例文帳に追加

位相情報切替回路12は、制御信号生成回路13の出力ホールドオーバ制御信号131に基づき、通常状態ではディジタル位相情報801を、クロック切替時には記憶ディジタル位相情報901を、長期ホールドオーバ中は記憶最良位相情報1001を選択して選択ディジタル位相情報140として送出する。 - 特許庁

The DSP 51 supplies a serial clock signal SCK and and a word synchronizing signal WS to all A/D converters 53, shift registers 54, and latch circuits 55 of the respective ASICs 52 individually, and parallel inputs of A/D values and parallel outputs of PWM values, and further data of them are transferred in synchronism with those signals.例文帳に追加

ＤＳＰ５１から、シリアルクロック信号ＳＣＫ及びワードシンク信号ＷＳが、各ＡＳＩＣ５２におけるすべてのＡ／Ｄ変換器５３、シフトレジスタ５４及びラッチ回路５５に個々に供給され、これらの信号に同期して、Ａ／Ｄ値のパラレル入力及びＰＷＭ値のパラレル出力、さらには、これらのデータの転送がなされる。 - 特許庁

An electronically controlled mechanical clock is provided with a voltage control oscillator having a generator for generating electric power by a rotor for rotating with a spiral spring as a driving source and a brake circuit for controlling a rotational period of the generator, and a rotation control means for controlling the rotational period of the generator by controlling the brake circuit.例文帳に追加

電子制御式機械時計は、ゼンマイを駆動源にして回転するロータにより発電する発電機および発電機の回転周期を制御するブレーキ回路を備えた電圧制御発振器と、ブレーキ回路を制御して発電機の回転周期を制御する回転制御手段とを備える。 - 特許庁

Further, the circuit has an oscillator circuit having a resistor load type inverter 10 operative with an external power voltage inputted via an external power terminal as a power voltage, to feed an operating clock to the booster circuit to normally operate the booster circuit 12 until the oscillation by the CMOS inverter 2 is stable.例文帳に追加

また、外部電源端子から入力される外部電源電圧を電源電圧として動作し、ＣＭＯＳ型インバータ２による発振が安定するまで昇圧回路１２を正常動作させるために昇圧回路１２へ動作クロックとして供給する抵抗負荷型インバータ１０による発振回路を設ける。 - 特許庁

When a low power consumption control circuit 18 receives a signal from a key detection switch 19 and sets ECU 11 to a sleep mode, a mode control signal PA is set to a low level, the oscillation operation of the ring oscillator is stopped, and the output of the multiplication clock signal POUT from the frequency multiplication circuit 17 is stopped.例文帳に追加

そして、低消費電力制御回路１８がキー検出スイッチ１９からの信号を受けてＥＣＵ１１をスリープモードにする場合には、モード制御信号ＰＡをロウレベルにしてリングオシレータの発振動作を停止させて周波数逓倍回路１７からの逓倍クロック信号ＰOUT の出力を停止させる。 - 特許庁

To provide a battery-less IC card operable both in contact and non-contact modes, which suppresses deterioration in throughput of a co-processor and achieves high-speed processing even in the non-contact mode where a clock frequency is lowered to save power consumption.例文帳に追加

接触方式と非接触方式とのいずれの方式でも動作可能なバッテリレスのＩＣカードにおいて、低消費電力化のために非接触環境時にクロック周波数を下げ場合にも、コプロセッサの処理性能の低下を抑え、非接触環境時でも高速処理を可能とするＩＣカードを提供する。 - 特許庁

The digital beam forming antenna apparatus comprises a plurality of antennas 1, an RF switch 13, one-system RF amplifier 2, one-system downconverter section 6, an A/D converter 8, a memory 14, an interpolation section 16, a clock generator 15, and a digital signal processing section 12.例文帳に追加

ディジタルビームフォーミングアンテナ装置であって、その構成要素が、複数のアンテナ１と、１個のＲＦスイッチ１３と、１系統のＲＦアンプ２と、１系統のダウンコンバータ部６と、１個のＡ／Ｄ変換器８と、メモリ１４と、補間部１６と、クロック発生器１５と、ディジタル信号処理部１２とを備えて構成されている。 - 特許庁

A clock cannot be stopped conventionally to hold the stored content, but in this apparatus a second buffer RAM 23 is provided to preserve data such as the TOC data that are also used after recovering from the sleep mode, and the buffer RAM 7 is not refreshed in the sleep mode and the stored content thereof is erased.例文帳に追加

従来この記憶内容を保持するためにクロックを停止する事が出来なかったが、ＴＯＣデータのようなスリープモードから復帰したあとも使用するデータを保存するための、第２のバッファＲＡＭ２３を設け、バッファＲＡＭ７はスリープモード時にはリフレッシュせずに記憶内容を消去してしまう。 - 特許庁

A fraudulence prevention circuit I is provided with the first counter 54 which updates its counter value per updating cycle of the internal clock output from an oscillation circuit 53 and a register 55 for storing the counter value of the first counter 54 when the signal level of the start operation signal (illegal start operation signal N1) shifts to a different position.例文帳に追加

不正防止回路Ｉは、発振回路５３が出力する内部クロックの更新周期毎にカウンタ値を更新する第１カウンタ５４と、開始操作信号（不正開始操作信号Ｎ１）の信号レベルが異なる状態に遷移したときに第１カウンタ５４のカウンタ値を記憶するレジスタ５５を備える。 - 特許庁

In order to minimize a necessary range of a circuit for distributing a power consumption control signal, the circuit component of a control object is innovated without depending on an actual control of a power supply circuit by using technical skills such as clock frequency controls 26, 30 and 70 and power supply stop commands 31, 67 and 68.例文帳に追加

電力消費制御信号の分配に必要な回路の範囲を最小にするために、クロック周波数制御２６，３０，７０や電力供給停止コマンド３１，６７，６８などの手法を用いて、電源供給回路の実際の制御によることなく制御対象の回路構成部分を改変する。 - 特許庁

This electrically controlled mechanical clock has a power generator 20 converting mechanical energy transmitted from a spiral spring 1a through a wheel train and supplying electric energy; hands connected to the wheel train; and a rotation control means 50 driven by the electric energy, controlling a rotation period of the power generator 20.例文帳に追加

電子制御式機械時計は、ゼンマイ１ａから輪列を介して伝達される機械的エネルギを変換して電気的エネルギを供給する発電機２０と、前記輪列に結合された指針と、電気的エネルギにより駆動されて発電機２０の回転周期を制御する回転制御手段５０とを備える。 - 特許庁

To provide an optical scanner in which the scanning speed and scanning range can be optionally set, which can be restored to a normal operation state in a short time even when noise is mixed, in which the resolution of a pixel clock can be improved without lowering the scanning speed and in which the reduction of cost is realized.例文帳に追加

走査速度および走査範囲を任意に設定することができ、ノイズが混入した場合でも短時間で正常な動作状態に復帰することができ、走査速度を低下させることなく画素クロックの分解能を向上させることができかつ低コスト化が可能な光走査装置を提供することである。 - 特許庁

To prevent radiation noise spectrums from being overlapped without the need for addition of countermeasure components even when a different image read section with a plurality of operating clock frequencies is connected to an image recording section in an image forming device where the image read section is separated from the image recording section and the image read section can be replaced.例文帳に追加

画像読み取り部と画像記録部とを分離して前記画像読み取り部を交換可能な画像形成装置において、画像記録部に複数の動作クロック周波数の異なる画像読み取り部が接続された場合でも、対策部品を追加することなく、放射ノイズスペクトルが重なることを防止する。 - 特許庁

By controlling the number and the timing of clock signals to be input to the electronic shutter vertical shift register circuits A20, B21, a reduction ratio in "thinning", the average number of pixels in "pixel averaging" and a range of segmentation in "segmentation" are freely changed only by preparing the two electronic shutter vertical shift register circuits A20, B21.例文帳に追加

この電子シャッター垂直シフトレジスタ回路Ａ２０，Ｂ２１に入力するクロック信号の数およびタイミングを制御することにより、２個の電子シャッター垂直シフトレジスタ回路Ａ２０，Ｂ２１を用意するのみで、“間引き”時の縮小率、“画素平均”時の平均画素数、および、“切り出し”時の切り出しの範囲を自由に変更できる。 - 特許庁

A level of a clock signal CLK in rise and descent edge of a signal TERM being a measuring object of the predetermined period is detected by registers 51 and 52, and a counting result correcting means 69 corrects output data of a register 66 corresponding to a measuring value of the predetermined period in response to the detection results.例文帳に追加

所定期間の計測対象である信号ＴＥＲＭの立上がり，立下がりエッジにおけるクロック信号ＣＬＫのレベルをレジスタ５１，５２により検出し、カウント結果修正手段６９は、それらの検出結果に応じて、所定期間の計測値に相当するレジスタ６６の出力データを修正する。 - 特許庁

An AFC control section 32 calculates a frequency error that is an error between a frequency of a received signal and a frequency of a reference clock in the receiver A1 for each slot period on the basis of data stored in an AFC register 24 and counts number of times when the frequency error stays within a prescribed range in one frame.例文帳に追加

ＡＦＣ制御部３２は、ＡＦＣ用レジスタ２４に格納されているデータに基づいて、受信信号の周波数と受信装置Ａ１における基準クロックの周波数との誤差である周波数誤差をスロット期間ごとに算出し、その周波数誤差が１フレーム内で所定の範囲内にある回数をカウントする。 - 特許庁

To provide a mixed mode symbol detecting device which is stably capable of interrupt-processing even if other interrupts of which the priority is high occur, without accompanying the speeding up of a clock frequency which causes the increase of consumption power, in a symbol detecting processing when a plurality of digital signals whose data rate are different, and analog signals are mixed.例文帳に追加

データレートが異なる複数のデジタル信号や、アナログ信号が混在する場合のシンボル検出処理において、消費電力が増大するクロック周波数の高速化を伴うことなく、優先度の高い他の割り込みが発生しても、安定した割り込み処理が可能な混合型シンボル検出装置を提供する。 - 特許庁

For example, a forming pattern of a projection 50 is projected in the horizontal direction along a light-receiving pixels bound from a clock wiring 46 disposed on a channel stop 42 separating perpendicular CCD shift resistors of an imaging part of a frame transferring-type CCD image sensor, and is symmetrized in the upper-lower and right-left directions relative to a center 52 of the imaging part.例文帳に追加

例えば、フレーム転送型ＣＣＤイメージセンサの撮像部の垂直ＣＣＤシフトレジスタ間を分離するチャネルストップ４２上に配置されるクロック配線４６から受光画素境界にて水平方向に延在される突起部５０の形成パターンを撮像部の中心５２に対して上下左右対称とする。 - 特許庁

To provide an electronic control unit(ECU) that allows its CPU for reducing the power consumption to transit to a halt mode where the clock is stopped when a switch is not activated over a prescribed time in order to reduce the power consumption monitors the switch operation even in the halt mode and allows the CPU to resume the usual operating mode when the switch is activated.例文帳に追加

消費電力を低減するためＥＣＵのＣＰＵは、スイッチが所定時間に亘って作動しないと、クロックを停止するホルトモードに移行して消費電力の低減を図り、ＥＣＵはホルトモードでもスイッチの作動を監視し、スイッチが作動するとＣＰＵが通常動作モードに復帰する。 - 特許庁

When the pulse width of the modulation light is compressed by a comb-like profiled fiber 41, a Z-cut LN modulator 28 is used for clock modulation, and an X-cut LN modulator 29 is used for data modulation, so that the length of the comb-like profile fiber 41 is shortened; and thus, equipment is reduced in size and the cost is reduced.例文帳に追加

櫛型配置ファイバ４１によって変調光のパルス幅を圧縮するにあたり、クロック変調用にはＺカットＬＮ変調器２８を用い、データ変調用にはＸカットＬＮ変調器２９を用いて、櫛型配置ファイバ４１の長さを短縮させ、装置の小型化と低コスト化を実現する。 - 特許庁

Correcting the target time of each pattern PF on the track TF by using a timing error of the pattern PE, and modulating the clock frequency using the difference of the reading time of each pattern PF and its corrected target time, each pattern PG is written on a track TG with the time delay obtained by calculation after reading the pattern PF.例文帳に追加

トラックTFの各パターンPFのターゲット時刻をパターンPEのタイミング誤差を使用して補正し、各パターンPFの読み出し時刻とその補正されたターゲット時刻との差分を使用してクロック周波数を変調しながら、各パターンPFを読み出してから計算で求められた遅延時間後にトラックTGに各パターンPGを書き込む。 - 特許庁