「Flash Memory」に関連した英語例文の一覧と使い方(73ページ目) - Weblio英語例文検索

Namely, the taste information processing system 1 stores a common taste information database 9 within the removable medium 7 such as a flash memory, and stores also a common taste information control part 8.例文帳に追加

つまり、嗜好情報処理システム１は、フラッシュメモリなどのリムーバブルメディア７の内部に、共通の嗜好情報データベース９を格納し、さらに共通の嗜好情報制御部８も格納している。 - 特許庁

A CPU 108 stores communication radio wave intensity which is radio wave intensity of radio wave output from a radio module 109 when communication is performed with the communicating object, in a flash memory 110.例文帳に追加

ＣＰＵ１０８は、通信対象と通信を行っているときに無線モジュール１０９から出力されている無線電波の電波強度である通信電波強度をフラッシュメモリ１１０に記憶する。 - 特許庁

On the basis of a received deletion prohibit attribute adding command, the wireless transmitter 300 adds the deletion prohibit attribute to the corresponding image file to prohibit the image file from being deleted from a flash memory 305.例文帳に追加

ワイヤレストランスミッター３００は、受信した削除禁止属性付加コマンドに基づいて、該当する画像ファイルに対して、削除禁止属性を付加することによりフラッシュメモリ３０５からの削除を禁止する。 - 特許庁

When making transition into a suspended state, a middleware 63 causes data in a file storing data for displaying the thumbnail images of indexes to be written in an NAND-type flash memory without closing the file.例文帳に追加

ミドルウェア６３は、サスペンド状態に遷移するとき、インデックスのサムネイル画像を表示させるためのデータを格納しているファイルのそのデータを、ファイルを閉じることなくNAND型フラッシュメモリに書き込ませる。 - 特許庁

To provide a flash memory writing device capable of reading data with high reliability, determining deletion, and performing verifying operation at a high speed even if a communication speed between a PC and a device main body is low.例文帳に追加

ＰＣと装置本体間の通信速度が小さい場合においても、信頼性の高いデータの読み出し、消去判定、またベリファイ動作が高速に実行できるフラッシュメモリ書き込み装置を得る。 - 特許庁

To provide the method of stably forming a floating gate having a tip end, a flash memory of superior data deletion performance, and to provide a method of stably manufacturing the same.例文帳に追加

尖端部を有するフローティングゲートを安定的に形成する方法、データ消去性能に優れたフラッシュメモリを安定的に製造する方法およびデータ消去性能に優れたフラッシュメモリが提供される。 - 特許庁

A controller 3 includes one input and output part (flash control part) 31 connected to a nonvolatile memory unit 2, and the other input and output part 32 connected to a host device 4 through a host interface.例文帳に追加

コントローラ３は、一方の入出力部（フラッシュ制御部）３１が不揮発性メモリユニット２に接続され、他方の入出力部３２がホストインタフェースを介してホスト装置４に接続されている。 - 特許庁

To provide a method for forming a gate of a flash memory element which improves a ratio of a gate width between a control gate and a floating gate to elevates a characteristic of a device, making a gate etching process in the same chamber.例文帳に追加

ゲートエッチング工程を同一のチャンバ内で行い、コントロールゲートとフローティングゲート間のゲート幅比を改善してデバイスの特性を向上させるフラッシュメモリ素子のゲート形成方法を提供する。 - 特許庁

The rewrite area of a flash memory 13 is divided into a plurality of regions, and data rewrite is successively performed to a plurality of divided areas A to D, and the rewrite areas are changed at every rewrite.例文帳に追加

フラッシュメモリ１３の書替エリアを複数に分割すると共に分割した複数のエリアＡ〜Ｄに対して順番に書替を行っていき、書替毎に書替するエリアを切替えるようにする。 - 特許庁

To provide a highly operable and convenient portable communication terminal capable of preventing any trouble to be generated due to the block erasure of a flash memory arranged as a storage device for storing data.例文帳に追加

データ格納用の記憶装置としてフラッシュメモリを備えた場合に、フラッシュメモリのプロック消去によって生ずる弊害を回避し、操作性、利便性に優れた携帯通信端末を提供する。 - 特許庁

An HDD 63 is started up when the calculated remaining time comes to a time required for the start-up of the HDD 63 indicated by a remaining time deciding data A stored in a flash memory 23.例文帳に追加

そして、この計算した残り時間がフラッシュメモリ２３に格納された残り時間判定データＡで示されるＨＤＤ６３の起動所要時間になったときに、ＨＤＤ６３を起動する。 - 特許庁

The control part updates and displays the background at every prescribed interval of time, continuously displays red as long as the device key is not recorded in the flash memory, and updates a background color to blue when the device key is recorded.例文帳に追加

制御部は、この背景を、所定時間ごとに更新して表示し、デバイスキーがフラッシュメモリに記録されない限りは赤を表示し続け、デバイスキーが記録されると背景色を青に更新する。 - 特許庁

To provide a magnetic recording and reproducing device which has a memory card coinciding with compact flash standard and interchangeability, and which can be used for electronic equipment such as a portable equipment having a low power source power level or the like without hindrance.例文帳に追加

コンパクトフラッシュ規格に合致するメモリカードと互換性を有し、電源電力レベルが低い携帯機器などの電子機器にも支障なく使用できる磁気記録再生装置を提供する。 - 特許庁

A controlling part 10 classifies the information using information type, time stamp and rank included in the management information received by the radio transmitting and receiving part 11 and records the information in a flash memory 12.例文帳に追加

制御部１０は、無線送受信部１１によって受信された管理情報に含まれる情報の種別、タイムスタンプおよびランクを用いて情報を分類し、情報をフラッシュメモリ１２に記録する。 - 特許庁

To provide a circuit in which an address is not fixed in a test mode and a defect mode of address multiplexed selection can be detected by a read test for NOR flash memory and the like.例文帳に追加

テストモード時にアドレスを非固定状態にする回路を提供し、ＮＯＲ型フラッシュメモリ等について、Ｒｅａｄテストによってアドレス多重選択の不良モードの検出を可能とすることを目的とする。 - 特許庁

A flash memory 4 in the projector 9 stores a control program and external storage access information indicating an area in an HDD of the PC 8 where a program for performing an image display function is stored.例文帳に追加

プロジェクター９内のフラッシュメモリ４は、制御用プログラム及びＰＣ８のＨＤＤにおける画像表示機能実現用プログラムを格納した領域を指示する外部記憶アクセス情報を格納している。 - 特許庁

A write control part 303, in a protection attribute setting mode, writes write data from a host device and also protection attribute information for setting a protection attribute on the write data, to a flash memory 115.例文帳に追加

ライト制御部３０３は、保護属性設定モードにおいては、ホスト装置からのライトデータと当該ライトデータに保護属性を設定するための保護属性情報とを一緒にフラッシュメモリ１１５に書き込む。 - 特許庁

Share frame information associated with information showing one or more provision sources of image data is recorded in each of one or more display regions set in a display screen in a flash memory 33.例文帳に追加

フラッシュメモリ３３には、表示画面内に設定される１つ以上の表示領域のそれぞれ毎に、画像データの１つ以上の提供元を示す情報を対応付けたシェアフレーム情報を記録する。 - 特許庁

The method for scrambling address data includes; a step in which external address data inputted from a flash controller 2000 is converted to internal address data which operates in a flash memory device 1000; and a step in which a present data accessing operation relating to the address data is neglected when address bits in the external address data have specific scramble values.例文帳に追加

フラッシュ制御器２０００から入力された外部アドレスデータを、フラッシュメモリ装置１０００で動作する内部アドレスデータに変換するステップと、前記外部アドレスデータ内のアドレスビットが特定のスクランブル値を有するとき、前記外部アドレスデータと関連した現在のデータアクセス動作を無視するステップとを含む。 - 特許庁

This data processor is provided with an A/D converter for converting an input analog signal via the first voltage transmission means into a digital signal, and a flash power source generation circuit for supplying a rewriting voltage to the flash memory, and the second voltage transmission means transmits the rewriting voltage to an input terminal side of the A/D converter.例文帳に追加

第１の電圧伝達手段を介して入力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、フラッシュメモリに書き換え電圧を供給するフラッシュ電源発生回路とを備え、第２の電圧伝達手段はその書き換え電圧を前記Ａ／Ｄ変換器の入力端子側に伝達するものである。 - 特許庁

A CPU 11 is provided with a detecting means for detecting the completion of prescribed operation related to the writing operation of data to a flash ROM 12 which is the rewritable memory, and a control means for authorizing the readout of data from the flash ROM 12 on the basis of the detection of the detecting means.例文帳に追加

ＣＰＵ１１は、書き換え可能メモリであるフラッシュＲＯＭ１２に対するデータの書込動作に関する所定の動作が終了したことを検出する検出手段と、この検出手段の検出に基づいてフラッシュＲＯＭ１２からのデータの読出を許可する制御手段とを備えている。 - 特許庁

Defective block information containing physical block addresses of all congenital defective blocks within the flash memory mounted on the memory card is registered as information for specifying the memory card.例文帳に追加

メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを含む不良ブロック情報を、メモリカードを特定するための情報として登録しておき、メモリカードの特定を行うときには、特定対象のメモリカードから不良ブロック情報を読み出し、読み出した不良ブロック情報と登録されている不良ブロック情報とを比較する。 - 特許庁

The NAND flash memory is provided with: a memory cell array 11 comprised of first, second, and third NAND blocks BK1, BK2, BK3 disposed in order in a first direction; first and second transfer transistor blocks 21 disposed in order in the first direction at a second direction crossing the first direction of the memory cell array 11.例文帳に追加

本発明の例に係わるＮＡＮＤ型フラッシュメモリは、第１方向に順番に配置される第１、第２及び第３ＮＡＮＤブロックＢＫ１，ＢＫ２，ＢＫ３から構成されるメモリセルアレイ１１と、メモリセルアレイ１１の第１方向に交差する第２方向の一端において第１方向に順番に配置される第１及び第２転送トランジスタブロック２１とを備える。 - 特許庁

In a general OS, a commercially available small flash memory card capable of reading/writing data is used, insertion of the memory card is detected, a program or definition information recorded within the card is read, state information of device internal components is collected based on the program or definition information, and the resulting state information is recorded in the memory card.例文帳に追加

汎用ＯＳにおいてデータの読み書きが可能な市販の小型フラッシュメモリカードを用い、メモリカードが挿入されたことを検出してカード内に記録されたプログラムまたは定義情報を読み出し、このプログラムまたは定義情報に基づいて装置内構成要素の状態情報を収集し、得られた状態情報をメモリカード内に記録する。 - 特許庁

The NOR flash memory device comprises a memory cell for storing multi-bit data; a reference voltage generating circuit for generating respectively different reference voltages; a sensing amplifier circuit for serially sensing the multi-bit data which is stored in the memory cell, in response to the different reference voltages; and a selecting circuit for selecting the reference voltage to be provided to the sensing amplifier circuit.例文帳に追加

本発明に従うＮＯＲフラッシュメモリ装置は、マルチビットデータを貯蔵するメモリセルと、相異なる基準電圧を発生する基準電圧発生回路と、相異なる基準電圧に応答してメモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、感知増幅回路に提供される基準電圧を選択する選択回路と、を含む。 - 特許庁

In a control device for a camera in which a plurality of memories of different performances (flash memory, mask ROM) are included and a different camera control program is written in each memory, if control programs stored in the multiple memories are switched over, a guarantee operation (#6) is carried out to follow the operating condition of the memory to which the data are transferred.例文帳に追加

特性の異なる複数のメモリ（フラッシュメモリ、マスクＲＯＭ）を持ち、各々のメモリには異なるカメラ制御用プログラムが書き込まれているカメラ用制御装置において、前記複数のメモリに格納されている制御用プログラムを切り換える際に、前記メモリ間の移行前に、移行先のメモリの動作条件に合わせる保証動作（＃６）を行う。 - 特許庁

The format specifications of a memory card 1 are checked on the basis of the file management information of the memory card 9, and when they are the format specifications for which the block constitution of the flash memory is not taken into consideration, it is alarmed to the equipment user that there is the possibility of data recording speed decline or data recording is inhibited or the compression rate of data compression processing is reduced.例文帳に追加

メモリカード９のファイル管理情報に基づいてメモリカード１のフォーマット仕様をチェックし、フラッシュメモリのブロック構成を考慮されていないフォーマット仕様であった場合、データ記録速度低下の可能性があることを機器使用者に警告する、もしくはデータ記録を禁止し、もしくはデータ圧縮処理の圧縮レートを低減する。 - 特許庁

The operating method comprises a step of determining whether a read error caused during a read operation of the flash memory device is caused by a read disturb, and a step of replacing a memory block having the read error with an empty memory block when the read error is determined to be caused by the read disturb.例文帳に追加

該動作方法はフラッシュメモリー装置の読み込み動作の間に生じた読み込みのエラーが読み込みによるディスターブに起因するものか否かを判別する段階と、前記読み込みのエラーが読み込みによるディスターブに起因するものと判別される場合には、前記読み込みのエラーが発生したメモリーブロックを空のメモリーブロックで置き換える段階とを含む。 - 特許庁

The receiver (television 1) has: a tuner unit 2 capable of receiving television broadcasting; a flash memory 9 storing firmware for viewing television broadcasting and the operation history of a device body including at least the viewing history of a program; and a control section 7 for controlling the device body based on the firmware and updating the firmware based on the operation history stored in the flash memory 9.例文帳に追加

この受信装置（テレビジョン装置１）は、テレビジョン放送を受信することが可能なチューナユニット２と、テレビジョン放送を視聴するためのファームウェアおよび少なくとも番組の視聴履歴を含む装置本体の動作履歴を記憶するためのフラッシュメモリ９と、ファームウェアに基づいて装置本体を制御するとともに、フラッシュメモリ９に記憶された動作履歴に基づいてファームウェアの更新を行う制御部７とを備えている。 - 特許庁

When the last 2 bytes of even numbered or odd numbered large block in the flash memory R are read out, and the beginning 2 bytes of even numbered or odd numbered large block directly after the odd numbered or even numbered block in the flash memory L are read out, an address circuit ADSINC outputs upper 9 bits XADL 9-1 as +1 increment, reverses a FAL7, and supplies it to an address circuit CROSS.例文帳に追加

フラッシュメモリＲにおける偶数番目又は奇数番目の大ブロックの最後の２バイトを読み出し、フラッシュメモリＬにおける上記偶数番目又は奇数番目直後の奇数番目又は偶数番目の大ブロックの最初の２バイトを読み出す場合、アドレス回路ＡＤＳＩＮＣは、上位９ビットＸＡＤＬ９−１を＋１インクリメントして出力し、ＦＡＬ７を反転してアドレス回路ＣＲＯＳＳに供給する。 - 特許庁

In a write current control part 9 provided to a flash memory 1, the current flowing in the memory cell S when writing is detected by a write current detection circuit 11, and a word line voltage control circuit 12 controls the word line voltage, on the basis of the detection result.例文帳に追加

フラッシュメモリ１に設けられた書き込み電流制御部９において、書き込み電流検出回路１１により、書き込み時にメモリセルＳに流れる電流を検出し、その検出結果に基づいてワード線電圧制御回路１２がワード線電圧を制御する。 - 特許庁

The page buffer circuit of a flash memory device includes page buffers PB1 to PB2K connected to the plurality of bit line pairs BLe1..., BLo1..., respectively, and performing simultaneously read operation or program operation on the memory cells in response to bit line control signals, bit line select signals and control signals.例文帳に追加

複数のビットラインＢＬｅ１〜，ＢＬｏ１〜対の各々に１つずつ対応するよう連結され、ビットライン制御信号、ビットライン選択信号、および制御信号に応答して、前記メモリセルに対する読み出し動作またはプログラム動作を同時に実行するページバッファＰＢ１〜ＰＢ２Ｋを有する。 - 特許庁

To provide a method of providing block state information in a semiconductor memory device including a flash memory to provide state information on an alternate block with which a user can replace a bad block so that the user can execute an operation to maintain the stability of data.例文帳に追加

不良ブロックを代替できる代替ブロックの状態情報を提供することにより、使用者がデータに対する安定性を確保するための行為を行うことができるフラッシュメモリを具備する半導体メモリ装置におけるブロック状態情報提供方法を提供することにある。 - 特許庁

To prevent the decrease of substantial storage capacity due to the increase of blocks which are unused although the blocks include no defective bits in a memory system which uses a non-volatile semiconductor storage device such as a flash memory having a plurality of banks where data can be electrically written or erased.例文帳に追加

フラッシュメモリのような電気的に書込み、消去可能であって複数のバンクを有する不揮発性半導体記憶装置を用いたメモリシステムにおいて、不良ビットを含まないにもかかわらず未使用になるブロックが多くなり実質的な記憶容量が減少するのを防止する。 - 特許庁

Data are stored in the flash type EEPROM memory, and at least one of route information for storing data, directory information, data file name, data file size, file allocation table information for storing the storage place of data and data write end time is stored in the ferroelectric memory.例文帳に追加

フラッシュ型ＥＥＰＲＯＭメモリにはデータを記憶し、強誘電体メモリにはデータを記憶するためのルート情報、ディレクトリ情報、データのファイル名称、データのファイルサイズ、データの記憶箇所を記憶するファイルアロケーションテーブル情報、及びデータの書き込み終了時間の少なくとも一つを記憶する。 - 特許庁

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR.例文帳に追加

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。 - 特許庁

A flash memory includes: first sectors 202, 204 and second sectors 206, 208 of memory cells; first local driver circuits 210, 212 and second local driver circuits 214, 216; a first decoding circuit 218, second decoding circuits 222, 224 and third decoding circuits 226, 228; and a driver circuit 220.例文帳に追加

フラッシュメモリは、メモリセルの第１セクタ２０２，２０４及び第２セクタ２０６，２０８と、第１ローカル駆動回路２１０，２１２、及び第２ローカル駆動回路２１４，２１６と、第１デコーディング回路２１８、第２デコーディング回路２２２，２２４及び第３デコーディング回路２２６，２２８と、駆動回路２２０を含む。 - 特許庁

This flash memory detects a threshold voltage VT of the memory transistor 1 of a writing target, sets the initial value of the pulse voltage VP of a writing pulse signal on the basis of the detected value, and increases the pulse voltage VP by a step voltage ΔV each time a writing pulse signal is applied.例文帳に追加

このフラッシュメモリでは、書込対象のメモリトランジスタ１のしきい値電圧ＶＴを検出し、その検出値に基づいて書込パルス信号のパルス電圧ＶＰの初期値を設定し、書込パルス信号を印加する毎にパルス電圧ＶＰをステップ電圧ΔＶずつ上昇させる。 - 特許庁

This semiconductor device, a semiconductor memory device or a flash memory includes a high voltage region including a high voltage component, a low voltage region including a low voltage component and a switch transistor for connecting the high voltage region and the low voltage region, such as a low voltage switch transistor.例文帳に追加

半導体装置、半導体メモリ装置、またはフラッシュメモリは高電圧構成要素を含む高電圧領域、低電圧構成要素を含む低電圧領域、および低電圧スイッチトランジスタのような前記高電圧領域と低電圧領域とを連結するスイッチトランジスタを含む。 - 特許庁

A transformer 43 is controlled to ensure that a power voltage Vh from a power supply 42 is a value obtained by multiplying a power voltage Vh_0 at the time of shipment of a printer by the correction √K2, and correction data is read from the flash memory 46, the image data of a frame memory 34 is corrected and an image is printed.例文帳に追加

電源４２からの電源電圧Ｖｈが、プリンタ出荷時の電源電圧Ｖｈ_0 に補正量√Ｋ２を乗算した値となるように、変圧器４３が制御されるとともに、補正データがフラッシュメモリ４６から読み出されてフレームメモリ３４の画像データが補正され、画像がプリントされる。 - 特許庁

When a piece of music is reproduced by a disk player 8 and a flash memory 7, the date and hour data in the diary software 5 and the housekeeping book software 6, and history data, such as the medium number corresponding to the reproduced music data, the reproduction music number, and the reproduction date, are stored in the reproduction history memory 4 via a communication part 9.例文帳に追加

再生履歴メモリ４は、ディスクプレーヤ８とフラッシュメモリ７で曲再生が行なわれたときに、日記ソフト５と家計簿ソフト６における日時データと、再生された曲データに対応する媒体番号、再生曲番号、再生日付等の履歴データを通信部９を介して格納される。 - 特許庁

To form an accurate desired gate electrode by suppressing an electron shading damage and reducing positive charging by a polysilicon electrode, in a manufacturing method for semiconductor memory and an etching method for gate electrode using a plasma dry etching method for flash memory or DRAM, etc., having a floating gate.例文帳に追加

フローティングゲートを有するフラッシュメモリやＤＲＡＭ等のプラズマドライエッチングによる半導体メモリの製造方法及びゲート電極エッチング方法に関し、電子シェーディングダメージを抑制し、ポリシリコン電極が正のチャージングを抑制して正確な所望のゲート電極を形成することを課題とする。 - 特許庁

An image recording system is built up with a card type video camera 1 having a memory with a capacity suitable for recording a still image, a flash memory card 60 having a capacity for recording a moving image for several minutes, a card type display device 80 or the like and a coupling unit 100 interconnecting electrically them.例文帳に追加

静止画像に記録に適した容量のメモリを有するカード型ビデオカメラ１と、数分間の動画像を記録可能な容量を有するフラッシュメモリカード６０、カード型表示装置８０等と、これらを電気的に接続する結合ユニット１００とにより画像記録システムが構成される。 - 特許庁

To provide a method for fabricating a flash memory device, to decrease a cell size by forming a control gate within a minimum line width permitted in the fabrication process of a semiconductor memory device, and to efficiently obtain the operation characteristics of the device even in case of the decrease of the cell size.例文帳に追加

半導体メモリ素子の製造工程で許容される最小の線幅の内側の領域にコントロールゲートを形成して、セルサイズを縮小することが可能であると共に、セルサイズの縮小時にも素子の動作特性が効率的に確保されるようにしたフラッシュメモリ素子の製造方法の提供。 - 特許庁

A memory cell array of a NAND type flash memory is divided into a first cell array and a second cell array, at reading, first voltage is applied to a non-selection word line of the first cell array, second voltage being lower than the first voltage is applied to a non-selection word line of the second cell array.例文帳に追加

NAND型のフラッシュメモリのメモリセルアレイを，第１のセルアレイと第２のセルアレイとに分割し，リード時において，第１のセルアレイの非選択ワード線には第１の電圧を印加し，第２のセルアレイの非選択ワード線には第１の電圧より低い第２の電圧を印加することを特徴とする。 - 特許庁