「Integrated Test」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

This semiconductor integrated circuit test system is also provided.例文帳に追加

本発明は互いに異なる周波数で動作するプロセッサ、いずれか一つのプロセッサがデバッギング状態にあるとき、他のプロセッサもデバッギング状態になるようにするトリガ回路、および一つのＪＴＡＧピンに直列に連結されたプロセッサをバウンダリスキャンするＪＴＡＧ回路を含む。 - 特許庁

To achieve a delay test between a manufacturer provided circuit and a client designed circuit, targeting a semiconductor integrated circuit device installed with the manufacturer provided circuit for which the internal circuit information is undisclosed, and the client designed circuit.例文帳に追加

内部回路情報未公開の製造元提供回路と顧客側設計回路とを搭載する半導体集積回路装置を対象とし、製造元提供回路と顧客側設計回路との間の遅延試験を行うことができるようにする。 - 特許庁

To provide a semiconductor integrated circuit conveying device capable of shortening the time until a measured IC reaches the measurement temperature, securing the reliability of an RF selecting test or the like, and miniaturizing the whole device.例文帳に追加

被測定ＩＣが測定温度に達するまでの時間を短縮することができ、ＲＦ選別試験等の信頼性を確保することができるとともに、装置全体を小型化することのできる半導体集積回路搬送装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of controlling the electric connection of pull-down/pull-up elements connected to an input terminal or a bidirectional terminal used for input/output of a signal in each of a test mode and a normal operation mode.例文帳に追加

テストモード及び通常動作モードのそれぞれにおいて、入力端子、又は、信号の入出力に用いられる双方向端子に接続されるプルダウン／プルアップ素子の電気的接続を制御することが可能な半導体集積回路を提供する。 - 特許庁

When DC test for an analog front end part 2, provided in the semiconductor integrated circuit device, is performed by a tester LT, the measurement result output from the analog circuit via an optional switch of a switching part 10 is inputted to a sample and hold circuit 11.例文帳に追加

テスタＬＴにより、半導体集積回路装置に設けられたアナログフロントエンド部２のＤＣテストが行われると、スイッチ部１０の任意のスイッチを介してアナログ回路から出力される測定結果がサンプル／ホールド回路１１に入力される。 - 特許庁

A semiconductor integrated circuit is provided with a memory section (5) which has a plurality of memory banks (BNK0 to BNK3) and is accessed by specifying an X address and an Y address and a self-test section (3) which tests the memory section by responding to an instruction made by a command.例文帳に追加

半導体集積回路は、複数のメモリバンク（ＢＮＫ０〜ＢＮＫ３）を有し、バンクアドレス、Ｘアドレス及びＹアドレスを指定してアクセスされるメモリ部（５）と、コマンドによる指示に応答して前記メモリ部をテストするセルフテスト部（３）を有する。 - 特許庁

To provide technology for bringing a probe into contact with a test pad corresponding to the probe by a desired contact pressure in probe inspection using a thin film probe formed by using manufacture technique of a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力で接触させることのできる技術を提供する。 - 特許庁

To provide a semiconductor integrated circuit in which an influence of phase noise of a sampling clock on transfer characteristics of a DAC and an ADC can be detected and the quality of a loop-back test can be improved, and to provide a method of testing the same.例文帳に追加

サンプリングクロックの位相ノイズがＤＡＣおよびＡＤＣの変換特性に与える影響を検出することができ、ループバックテストのテスト品質を向上させることができる半導体集積回路およびそのテスト方法を提供する。 - 特許庁

To provide a technique for surely bringing a probe into contact with a test pad in performing probe inspection for a plurality of chips at a time through the use of a prober having the probe formed by manufacturing technology for a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の製造技術によって形成された探針を有するプローバを用い、複数のチップに対して一括してプローブ検査を実施する際に、探針とテストパッドとを確実に接触させる技術を提供する。 - 特許庁

MASKING METHOD AND CORRECTING METHOD FOR OUTPUT EVENT OF BIDIRECTIONAL SIGNAL IN TEST PATTERN FILE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER READABLE RECORDING MEDIUM RECORDING MASKING PROGRAM AND CORRECTING PROGRAM FOR OUTPUT EVENT OF BIDIRECTIONAL SIGNAL例文帳に追加

半導体集積回路のテストパターンファイルにおける双方向信号の出力イベントのマスキング方法と修正方法および双方向信号の出力イベントのマスキングプログラムと修正プログラムとを記録したコンピュータ読みとり可能な記録媒体 - 特許庁

To provide an apparatus capable of arranging a plurality of device measuring apparatuses made of BOST (Built-Off Self-Test) boards etc. in the vicinity of a device to be measured and highly accurately testing a large number of circuits mixed onto a semiconductor integrated circuit.例文帳に追加

被測定デバイス近傍にＢＯＳＴボードなどからなる複数のデバイス測定装置を置くことができ、半導体集積回路に多数混載された回路の高精度な試験を行うことができる半導体集積回路の試験装置を提供する。 - 特許庁

To provide the setting and registration device for a monitor terminal by which setting registration conducted at start of monitoring of a monitor terminal and discrimination of a test report after that are conducted correctly and quickly without troubling a controller of an integrated control station.例文帳に追加

監視端末の監視動作開始時に行われる設定登録作業やその後の試験発報の判定を統括管制所の管制員の手を煩わせずに正しく速やかに行うことができる監視端末の設定登録装置を提供する。 - 特許庁

To prevent a wiring from increasing in length so as not to cause a deterioration in signal or timing to induce a quality trouble in a semiconductor integrated circuit which comprises boundary scan registers and a functional core to realize a test of ANSI/IEEE 1149.1 standard.例文帳に追加

ＡＮＳＩ／ＩＥＥＥ１１４９．１標準のテストを実現する複数のバウンダリスキャンレジスタと機能コアを含む半導体集積回路において、タイミングあるいは信号鈍りによる品質問題を引き起こす配線長の増大を防ぐ。 - 特許庁

The semiconductor integrated circuit has an analog-digital conversion circuit which converts an analog signal into a digital signal, and includes a test circuit which performs evaluation processing of the analog-digital conversion circuit using an output signal of the analog-digital conversion circuit, wherein the test circuit includes a spectrum power calculation unit for calculating a spectrum power value of the output signal of the analog-digital conversion circuit.例文帳に追加

アナログ信号をデジタル信号に変換するアナログ・デジタル変換回路を有する半導体集積回路であって、アナログ・デジタル変換回路の出力信号を使用してアナログ・デジタル変換回路の評価処理を実行するテスト回路を備え、テスト回路は、アナログ・デジタル変換回路の出力信号のスペクトルパワー値を算出するスペクトルパワー算出手段を含む、半導体集積回路である。 - 特許庁

This method for determining exposure of a test sample to hydrogen peroxide in an atmosphere includes placing a substrate into the atmosphere, contacting the substrate with the hydrogen peroxide, reacting the hydrogen peroxide with a dye intermediate to produce a chromosphore indicative of the integrated exposure of hydrogen peroxide in the atmosphere; and correlating the chromophore to the integrated exposure of hydrogen peroxide in the atmosphere.例文帳に追加

雰囲気中の過酸化水素に対する試験サンプルの露呈量を測定する方法は、基質を雰囲気中に入れ、基質を過酸化水素と接触させ、過酸化水素を染料中間体と反応させて雰囲気中の過酸化水素の総和露呈量を示す発色団を生成し、そして発色団を雰囲気中の過酸化水素の総和露呈量と相関させることを含んでなる。 - 特許庁

To provide an integrated circuit in which winings connecting a digital circuit and an analog circuit are inspected accurately and easily, and to provide a testing method therefor, for an integrated circuit, in which digital circuits are connected via a plurality of wirings and an analog circuit controlled, based on digital values supplied via a plurality of wirings is provided, and to provide a test method therefor.例文帳に追加

ディジタル回路とディジタル回路と複数の配線を介して接続され、複数の配線を介して供給されるディジタル値に基づいて制御されるアナログ回路とを有する集積回路及びその試験方法に関し、ディジタル回路とアナログ回路とを接続する配線の検査を正確、かつ、容易に行える集積回路及びその試験方法を提供することを目的とする。 - 特許庁

To provide a semiconductor integrated circuit eliminating the need for the input of a test pattern from the outside and preventing the increase of a TAT while preventing the generation of a region incapable of detecting a malfunction caused by the voltage drop of a power-supply voltage.例文帳に追加

外部からテストパターンを入力することを不要とし、ＴＡＴの増加を防止するとともに、電源電圧の電圧降下による動作不具合を検出することができない領域が発生しないようにする半導体集積回路を提供する。 - 特許庁

In this method, a fluid sample (for example, whole blood sample) is introduced into an electrochemical cell of an electrochemical test strip, using a micro-needle integrated with one of a working electrode and a reference electrode arranged with a space in an opposed positions.例文帳に追加

この発明の方法では、流体サンプル（例えば全血サンプル）が、対向する位置に間隔をおいて配置された作用電極および参照電極の一方に一体化した微細針を用いて電気化学的検査細片の電気化学的セルに導入される。 - 特許庁

To provide a probe card capable of testing the electrical property of an object under test correctly by contacting all the probe pins surely corresponding electrode pads when overdriven, without damage of probe pins and semiconductor elements, even when the object, such as an IC chip, is integrated highly and grown in size.例文帳に追加

ICチップ等の被検査体が高集積化、大型化しても、プローブピンや半導体素子が損傷を受けることなく、オーバードライブ時に全てのプローブピンを対応する電極パッドに確実に接触させて、被検査体の電気的特性の検査を正確に行うこと。 - 特許庁

To prevent a printed board from becoming larger in size due to terminal electrodes for test with which conducting probes are brought into contact when a plurality of printed boards of hybrid integrated circuit devices, etc., is simultaneously manufactured by using a base material substrate and the manufactured printed boards are tested.例文帳に追加

ハイブリッド集積回路装置等のプリント基板２の複数枚を、素材基板１を使用して同時に製作して、そのテストを行う場合に、通電用プローブを接触するテスト用端子電極７を設けることのためにプリント基板が大型化することを防止する。 - 特許庁

A circuit element of a logic circuit which is designed so that a scan pass test can be performed and has shift register constitution in a shift operation mode is utilized for an address register 3, a data input register 4, and a compare-register 5 constituting a semiconductor integrated circuit provided with self-diagnosis.例文帳に追加

診断機能を備えた半導体集積回路を構成するアドレスレジスタ３、データ入力レジスタ４およびコンペアレジスタ５に、スキャンパステストが実行可能に設計されシフト動作モード時にシフトレジスタ構成となる論理回路の回路要素を利用する。 - 特許庁

A control circuit of the semiconductor integrated circuit 100 turns on first and second switch circuits in a test operation mode for measuring the resistance of the termination resistor, and turns off the first and second switch circuits in a normal operation mode for implementing a normal operation.例文帳に追加

半導体集積回路１００の制御回路は、終端抵抗の抵抗値を測定するテスト動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオンし、通常動作する通常動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオフする。 - 特許庁

In the semiconductor integrated circuit, at the time of test operation of the variable delay circuit, a ring oscillator is constituted by the variable delay circuit to cause oscillation (S2), and the normality/abnormality of the variable delay circuit is determined by whether or not the ring oscillator satisfies predetermined monotonic increase conditions (S6) and linearity conditions (S7).例文帳に追加

可変遅延回路のテスト動作時には可変遅延回路によりリングオシレータを構成して発振させ（Ｓ２）、リングオシレータが所定の単調増加条件（Ｓ６）と線形性条件（Ｓ７）とを満たすか否かにより可変遅延回路の正常／異常を判定する。 - 特許庁

To provide a semiconductor integrated circuit device having a test function, capable of precisely evaluating the operation of each internal circuit, even if two or more internal circuits differed in function are mounted on a single chip, and the operating voltage varies with the internal circuits.例文帳に追加

１チップ上に機能の異なる複数の内部回路が搭載され、かつ、内部回路によって動作電圧が異なる場合においても、各内部回路の動作を正確に評価することが可能なテスト機能を有する半導体集積回路装置を提供する。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁

To provide a semiconductor integrated circuit device which can increase the number of settable operational modes, and can shorten a time necessary for the test of a plurality of functional blocks even when input/output wiring lines of the functional blocks are assigned to an identical pad.例文帳に追加

動作モードの設定数を増やすことができるとともに、複数の機能ブロックの入出力用配線が同一のパッドにアサインされる場合でも機能ブロックのテストに要する時間を短縮することが可能な半導体集積回路装置を得ること。 - 特許庁

To provide a high-reliability IC testing device by using a semiconductor relay, and to provide a semiconductor integrated circuit enabling a high speed test by applying a voltage to terminals to suppress the capacity between output terminals at the off-time of the semiconductor relay.例文帳に追加

半導体リレーを用いることで、信頼性の高いＩＣ試験装置を提供すること及び、半導体リレーがＯＦＦ時に端子に電圧を印加し、出力端子間容量を抑えることで、高速な試験を可能とする半導体集積回路試験装置を提供する。 - 特許庁

A semiconductor integrated circuit device DUT 640 is provided with probe light pulse and reference pulse during each repetition cycle of the electric test pattern signal applied repeatedly, for guiding the same optical path as to sample the electric waveform on the DUT.例文帳に追加

半導体集積回路デバイス（ＤＵＴ６４０）に繰り返し印加する電気的テストパターン信号の各反復サイクル期間中に、プローブ光パルスおよび基準光パルスを供給して、ＤＵＴ上の電気的波形をサンプリングするように同一光路を導く。 - 特許庁

To provide a semiconductor integrated circuit device comprising an electrode terminal at a fine pitch, wherein it is possible to easily join a gold wire by an ultrasonic jointly using type thermocompression wire bonder, and also to easily test without damaging circuit elements.例文帳に追加

微細ピッチの電極端子を具備する半導体集積回路装置であっても、超音波併用型熱圧着ワイヤボンダなどによって金ワイヤを容易に接合でき、また回路素子にダメージを与えることなく、かつ容易に検査を実施することを可能にする。 - 特許庁

Waveform data 13 are prepared from the logical data 10 of a semiconductor integrated circuit prepared by a hardware description language and test pattern data 11 by using logical simulation and check item information 18 is prepared from the waveform data 13 and information inputted from a user specification part 15.例文帳に追加

ハードウェア記述言語にて作成した半導体集積回路の論理データ１０とテストパターンデータ１１より論理シミュレーションにて波形データ１３を作成し、この波形データ１３とユーザ指定部１５にて与えた情報より、チェック項目情報１８を生成する。 - 特許庁

The difference integrating means 15, after fetching the results from the integrated result storage means 16, fetches the developer's results from the developer result storage means 11, overwrites the previous results with the new results, and constructs a compiling environment and a single test environment for each developer.例文帳に追加

差分組込手段１５は、統合済成果物格納手段１６から成果物を取り出した後、開発者別成果物格納手段１１から開発者の成果物を取り出して上書きし、開発者別のコンパイル環境や単体テスト環境を構築する。 - 特許庁

In the 2nd test program 2, when a packet for request is received from the communicating function, a response packet with information to respond to that request integrated to a protocol control part header is transmitted back when a specified delay time is passed after reception of the packet.例文帳に追加

第２のテストプログラム２は、試験対象の通信機能から要求用のパケットを受信すると、その要求に応答するための情報をプロトコル制御部ヘッダに組み込んだ応答用のパケットを、パケット受信後に所定の遅延時間が経過するのを待って返信する。 - 特許庁

To easily perform integrated fusion evaluation of the influence of an active safety technology and a passive safety technology on occupant injury reduction effects, by a fusion test in which a braking deceleration immediately before a collision and a collision deceleration at the time of the collision are reproduced together.例文帳に追加

衝突直前の制動減速度と衝突時の衝突減速度を併せて再現する融合試験により、予防安全技術と衝突安全技術が乗員被害低減効果に及ぼす影響についての統合的な融合評価を容易に行うこと。 - 特許庁

To enable measurement of the transmitting power of a radiocommunication apparatus whose flat antenna has been integrated with a transmitting and receiving circuit and a signal processing circuit and can not be detached, and enable a communication test between radiocommunication apparatuses for base stations without radiation of an electric wave into a space.例文帳に追加

平面アンテナと送受信回路及び信号処理回路が一体化されアンテナ取り外し不能の無線通信機器の送信電力測定や、基地局用無線通信機器との間で電波を空間へ放射せずに通信試験ができるようにする。 - 特許庁

Namely, the integrated circuit enables communications between the host device and the JTAG controller via a system bus without the need for a dedicated JTAG test access port (TAP) typically required for accessing the JTAG controller.例文帳に追加

即ち、本集積回路は、典型的にＪＴＡＧ制御器へアクセスするために必要とされる専用のＪＴＡＧテストアクセスポート（ＴＡＰ）に対する必要性無しに、システムバスを介してホスト装置とＪＴＡＧ制御器との間で通信を行うことを可能とする。 - 特許庁

A test facilitating circuit interior SIP1c is configured by bonding a plurality of core substrates, on at least one of which an integrated circuit chip is mounted, via an insulation resin layer and is configured by connecting wiring layers formed on the core substrates via a through-hole.例文帳に追加

テスト容易化回路内装ＳＩＰ１ｃは、少なくともその１つに集積回路チップが搭載された複数のコア基板を、絶縁樹脂層を介して貼り合わせて構成するとともに、コア基板に形成された配線層を、スルーホールを介して接続して構成される。 - 特許庁

To obtain a semiconductor integrated circuit provided with a test circuit in which an abnormal contact resistance part is detected by a circuit incorporated in a semiconductor chip, an ohmic characteristic of the contact part is restored by applying over-voltage, and a defective chip is relieved.例文帳に追加

半導体チップに搭載した回路により異常コンタクト抵抗部を検出し、これに過電圧をかけることにより当該コンタクト部のオーミック特性を回復させ、不良チップを救済するテスト回路を備えた半導体集積回路を得ることを目的とする。 - 特許庁

The semiconductor integrated circuit is provided with a substrate bias voltage supply means for supplying a substrate bias voltage to an MOSFET configuring the logic circuit, thereby supplying a substrate bias voltage for decreasing a threshold voltage of an NMOSFET and increasing a threshold voltage of a PMOSFET in a test mode for detecting short circuit failure.例文帳に追加

論理回路を構成するMOSFETに基板バイアス電圧を供給する基板バイアス電圧供給手段を設け、ショート不良を検出するための試験モード時に、NMOSFETの閾値電圧を低くし、PMOSFETの閾値電圧を高くする基板バイアス電圧を供給する。 - 特許庁

The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加

本発明にかかる半導体集積回路の試験装置は、第１の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第１のテストクロックを第１のクロックドメインに供給する第１の波形生成器１ａと、第２の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第２のテストクロックを第２のクロックドメインに供給する第２の波形生成器１ｂと、を備える。 - 特許庁

To provide an optical communication module that integrates a transceiver circuit mounted on itself as an integrated circuit without using a discrete component such as a loopback IC, whose operation test and adjustment can easily be conducted, and that provides ease of module design.例文帳に追加

光通信モジュールに搭載されるトランシーバＩＣをループバックＩＣのようなディスクリート部品を用いずにＩＣ単体で行うことができるとともに、光通信モジュールの動作試験および調整を容易に可能とし、かつ、モジュールの設計が容易な光通信モジュールを提供する。 - 特許庁

The luminescence test measurement is conducted by a reader apparatus adapted to receive the assay module using the assay module having an integrated electrode, to conduct luminescence, preferably to induce electrode-induced luminescence, in the well or the assay region of the assay module, and to measure the induced luminescence.例文帳に追加

一体型電極を有するアッセイモジュールを使用して、アッセイモジュールを受け取り、アッセイモジュールのウエル又はアッセイ領域中で発光、好ましくは電極誘起発光を誘起し、誘起された発光を測定するように適合されたリーダ機器によって発光試験測定を行う。 - 特許庁

To provide a failure diagnosis device capable of forcing registers of part of a boundary scanning test circuit mounted on an integrated circuit on a substrate as a shift register, and, during the period of normal operation, feedbacking to compare part of output signal at the output side to the input side to detect signal anomaly.例文帳に追加

基板上の集積回路に搭載された境界走査試験回路の一部のレジスタをシフトレジスタとして動作させ、通常動作時に、出力側の一部の出力信号を入力側にフィードバックして比較して、信号異常が検知できる故障診断装置を提供する。 - 特許庁

IDDQ measured values of the semiconductor integrated circuit with respect to those test patterns are input to an IDDQ quantization section 23, and the quantization section quantizes an input IDDQ measurement value to 1 when the input value is larger than a predetermined threshold, and to 0 in cases other than that, and outputs those values.例文帳に追加

ＩＤＤＱ量子化部２３は、それらのテストパタンに対する半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値が所定の閾値よりも大きい場合には１に、それ以外の場合には０に量子化して出力する。 - 特許庁

Accordingly, in the fuel cell integrated with the MEA determined as the non-defective article through the ability test under the low humidification condition, the power generation ability can be guaranteed even under the high humidification condition wherein the gas diffusion resistance becomes lower than that under the gas humidification condition of the relative humidity of ≤40%.例文帳に追加

よって、低加湿状況での能力検査により良品判定されたＭＥＡを組み込んだ燃料電池は、４０％以下の相対湿度のガス加湿状況下より低いガス拡散抵抗となる高加湿状況下においても発電能力を担保できる。 - 特許庁

To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加

ＣＰＵに接続されている独立バスと、ＣＰＵに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁