「InterConnect」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

To provide a PCI(peripheral components interconnect) bus bridge circuit, capable of effectively using a PCI bus and also preferentially performing a transaction having high priority, and to provide a transaction control method.例文帳に追加

ＰＣＩバスを有効的に使用することができるとともに、優先度の高いトランザクションを優先的に実行することができるＰＣＩバスブリッジ回路およびトランザクション制御方法を提供する。 - 特許庁

The semiconductor element is equipped with element connection pads that are connected to interconnect lines provided in itself and provided on its surface as regularly arranged and exposed and an alignment mark provided on its surface for alignment.例文帳に追加

半導体素子は、素子内配線に接続され、素子表面に規則的な配置で露出して設けられた素子接続パッドと、表面に設けられた位置合わせ用の素子アライメントマークとを備える。 - 特許庁

To provide the method of manufacturing a semiconductor device which is capable of reducing a level difference produced attendant on the formation of interconnect lines by the use of an inexpensive method of reducing damages caused by mechanical polishing as much as possible.例文帳に追加

低コストで、また機械的研磨による損傷を出来る限り低減した方法を用いて、配線の形成に伴い生じる段差を低減する半導体装置の作製方法を提供すること。 - 特許庁

The first and second guide members 40 and 52 accept the interconnect of both connectors 12 and 14 only when a plurality of grooves 48 and a plurality of ribs 52 are complementarily engaged each other.例文帳に追加

第１案内部材４０と第２案内部材４２とは、それぞれの複数の溝４８と複数の突条５２とが相補係合可能であるときのみ、両コネクタ１２、１４の相互接続を許容する。 - 特許庁

(ii) to interconnect private leased or owned circuits with public telecommunications transport networks and services or with circuits leased or owned by another service supplier; and例文帳に追加

(ii) 当該サービス提供者が専用回線又は自営回線を公衆電気通信の伝送網及び伝送サービスと又は他のサービス提供者の専用回線若しくは自営回線と相互に接続すること。 - 経済産業省

An electrical interconnect structure where the TaN layer of a hexagonal phase is incorporated between a first material such as copper and a second one such as Al, W, and PbSn, and a barrier layer is disclosed.例文帳に追加

銅などの第１の材料とＡｌ、Ｗ、ＰｂＳｎなどの第２の材料の間に六方晶相のＴａＮ層を組み込んだ、電気的相互接続用の相互接続構造及びバリア層を開示する。 - 特許庁

A structure 5 is provided in contact with contact parts formed on the input member 14 and the output member 15 to interconnect the input member 14 and the output member 15.例文帳に追加

また、入力部材１４および出力部材１５にそれぞれ形成された被接触部に接触して入力部材１４と出力部材１５とを互いに連結する構造体５を設ける。 - 特許庁

The method includes the stages of: receiving a communication in a protocol stack coupled to a tunneling interconnect; making a determination as to whether the communication type is subject to altered timing to cope with a delay associated with the tunneling interconnect; adjusting the timing of at least one stack logic to cope with the delay; and handling the communication using the adjusted timing.例文帳に追加

方法は、トンネリングインターコネクトに結合されているプロトコルスタックにおいて通信を受信する段階と、トンネリングインターコネクトに対応付けられている遅延に対応するべく、通信種類は、変更後タイミングに影響されるか否かを決定する段階と、少なくとも１つのスタックロジックのタイミングを調整して、遅延に対応する段階と、調整されたタイミングを用いて通信を処理する段階とを備える。 - 特許庁

To provide a semiconductor device having metal wires formed on an upper layer wire by RIE using tungsten as a contact burying material in which tungsten can be prevented from being etched by chemical due to the misalignment of a pattern at the time of patterning the upper layer interconnect, no inclusion margin is required at the time of patterning the upper layer interconnect, and the reduction of a pattern size is facilitated.例文帳に追加

コンタクト埋め込み材としてタングステンを用い、その上層配線にRIEを用いて加工するメタル配線をもつ半導体装置の製造に際して、上層配線のパターニングの際にパターンの合わせずれに起因してタングステンが薬液でエッチングされてしまうことを防止でき、上層配線のパターニングの際に包含余裕をとる必要がなくなり、パターンサイズの縮小が容易になる半導体装置を提供する。 - 特許庁

Signal lines 2a to 2e from which display data D1 to D5 are transmitted via the interconnect material 51 are rearranged such that the display data via the signal lines having a comparatively larger influence of the inductance component in the interconnect material 51 and the display data via the signal lines having a comparatively small influence of the inductance component are alternately supplied to adjacent pixels P or groups of pixels of the display device 1.例文帳に追加

配線材５１を経由した後の表示データＤ１〜Ｄ５を伝送する信号線２ａ〜２ｅの配列を、配線材５１内のインダクタンス成分の影響が相対的に大きい信号線を経由した表示データとインダクタンス成分の影響が相対的に小さい信号線を経由した表示データとが表示デバイス１の隣り合う画素Ｐまたは画素群に互い違いに供給されるように入れ替える。 - 特許庁

The write driver includes a circuit matching an output impedance of the write driver to the odd characteristic impedance of the interconnect and includes a current source generating a current output to the write head.例文帳に追加

本書込ドライバは、相互接続体の奇数特性インピーダンスに対して書込ドライバの出力インピーダンスを整合させる回路を包含しており、且つ書込ヘッドへの電流出力を発生する電流源を包含している。 - 特許庁

Interconnection lines from an integrated circuit 12 are formed on a semiconductor wafer 10, a rewiring layer 22 from a part of the interconnect line, i.e. a pad 18 is formed on the semiconductor wafer 10, and an external terminal 28 is formed on the rewiring layer 22.例文帳に追加

集積回路１２から配線が形成されてなる半導体ウエハ１０上に、配線の一部であるパッド１８から再配線層２２を形成し、再配線層２２に外部端子２８を形成する。 - 特許庁

To provide a communication unit and a communication method that can ensure a transmission rate without the need for man-hours and cost for installation of a blocking filter or the like and interconnect a low speed communication unit and a high speed communication unit.例文帳に追加

ブロッキングフィルタ等の設置工事の手間やコストをかけることなく伝送レートを確保し、低速用通信装置と高速用通信装置との相互接続を可能とする通信装置及び通信方法を提供する。 - 特許庁

An additional capacitance or capacity is formed making use of a capacitance between interconnect lines (M11 and M12) and capacitance between through-holes (B11 and B12) that have large capacity following the advance of microfabrication in the process technology.例文帳に追加

プロセス技術の微細化に伴って大きな容量を持つようになった配線間（Ｍ１１およびＭ１２間）容量およびスルーホール間（Ｂ１１およびＢ１２間）容量を利用して、付加容量またはキャパシタを形成する。 - 特許庁

To provide a printed board designing device which precisely detects a connection state of each of a plurality of vias even if wiring is designed to interconnect layers by providing the plurality of vias in a conductive pattern.例文帳に追加

導体パターン内に複数のビアを設けて層間接続する配線設計を行った場合でも、複数のビアのそれぞれの接続状態を正確に検出することのできるプリント基板設計装置を提供すること。 - 特許庁

In the process for forming a dual damascene interconnect line, a concurrent capturing resin film 1 of cellulose is formed to fill a via hole 21 formed in an interlayer insulating film and to cover the surface of a cap layer 16.例文帳に追加

デュアルダマシン配線の形成工程において、層間絶縁膜に形成したビアホール２１を充填しキャップ層１６表面を被覆して、セルロースを構成材料とした捕獲兼用樹脂膜１を塗布形成する。 - 特許庁

To provide a sputtering target for forming a seed layer becoming an underlying layer when a thin film becoming an interconnect line in a semiconductor device, e.g. an LSI, is formed by plating, and to provide a seed layer formed by using that target.例文帳に追加

ＬＳＩなどの半導体装置における配線となる薄膜をメッキにより形成する際の下地層となるシード層形成用スパッタリングターゲットおよびそのターゲットを用いて形成したシード層に関するものである。 - 特許庁

The interconnect 2 extends in the laminate 10 in the surface direction while meandering in a thickness direction between a first height H in the thickness direction and a second height H2 different from the first height H1.例文帳に追加

配線２は、積層体１０の内部で、厚み方向の第１の高さＨ１と、第１の高さＨ１とは異なる第２の高さＨ２との間で、厚み方向に蛇行するようにして面方向に延在している。 - 特許庁

More particularly, the methods described herein provide interconnect structures built in the photo-patternable low k material in which air gaps of different depths are defined by photolithography in the photo-patternable low k material.例文帳に追加

より具体的には、本明細書で説明する方法は、内部に種々異なる深さの空隙がフォトリソグラフィにより画定された光パターン化可能低ｋ材料の内部に構築される相互接続構造体を提供する。 - 特許庁

To provide a light-emitting diode preventing disconnection of wiring, interconnect resistance increase and performance degradation of each luminescence cell due to moisture penetration from the outside or shocks applied from the outside; and to provide a method of manufacturing the same.例文帳に追加

外部からの湿気浸透又は外部衝撃による配線の断線、配線抵抗の増加又は各発光セルの性能低下を防止することができる発光ダイオード及びそれを製造する方法を提供する。 - 特許庁

To provide a game machine using a part of a component of the game machine as a wiring base member and easily detachably attaching a long wiring duct member with an interconnect line inserted in its inside, to the wiring base member.例文帳に追加

遊技機の構成体の一部を配線ベース部材とし、その配線ベース部材に対し、内部に接続線が挿通された長尺の配線ダクト部材を容易に着脱することができる遊技機を提供する。 - 特許庁

The second via holes 16B are provided at locations in which the distances for each edges of the open edges on the interconnect ground layers are not greater than a quarter of the effective wave length of the timing signal for signal transmission.例文帳に追加

第２のビア１６Ｂは、配線間接地層１３の開放端のうちいずれの端部に対しても、その距離が信号伝送用のタイミング信号の実効的な波長の４分の１未満となる位置に設けられている。 - 特許庁

A plurality of interconnect lines 55 which is separated by predetermined intervals on a semiconductor substrate 50, and comprises a first conductive layer pattern 52 and an insulated mask layer pattern 54 laminated on the first conductive layer pattern 52, is formed.例文帳に追加

半導体基板５０上に所定間隔で離隔されており、第１導電層パターン５２と前記第１導電層パターン５２上に積層された絶縁マスク層パターン５４とを含む複数個の配線５５を形成する。 - 特許庁

A first fluid chamber 92 and a second fluid chamber 94 are formed on opposite radial sides of inner cylinder metal 12, and an orifice passage 96 is formed to interconnect both fluid chambers 92 and 94.例文帳に追加

内筒金具１２を挟んだ径方向両側に、第一の流体室９２と第二の流体室９４を形成すると共に、それら両流体室９２，９４間を連通せしめるオリフィス通路９６を形成した。 - 特許庁

The structure 1 formed of a Rahmen structure constituted of reinforced concrete poles 2 and large beams 4 has the earthquake-resisting wall 6 arranged to interconnect the pair of poles 2 in the crossing direction with the large beams 4.例文帳に追加

鉄筋コンクリート造の柱２と大梁４から構成されるラーメン架構よりなる構造物１は、前記大梁４と交差する方向で対をなす柱２どうしを連結するように配される耐震壁６を備えている。 - 特許庁

The heat sink 2 of the heat sink device has a mounting part 21 to which the switching element 1 is mounted, and a through hole 4 for passing through the mounting part 21 so as to interconnect one end surface of the mounting part 21 to the other end surface thereof.例文帳に追加

放熱装置のヒートシンク２は、スイッチング素子１が取り付けられる取付部２１、およびこの取付部２１の一端面と他端面とを連通するように取付部２１を貫通する貫通穴４を有する。 - 特許庁

Thus, after the EM failure is detected by a monitoring device, the barrier-redundancy constituent for providing a sufficient time for chip replacement or system operation adjustment is provided to the interconnect structure.例文帳に追加

従って、監視デバイスによってＥＭ不良が検出された後、チップ交換またはシステム操作調節のために十分な時間を提供する障壁冗長構成要素が相互接続構造体に提供される。 - 特許庁

To provide a packaging method which can prevent an electric interference without using electric shield wiring and effectively solve heavy density between respective gold wirings, difficulty of interconnect line, complication of a circuit pattern, and package difficulty.例文帳に追加

電気的シールド配線を使用せずに、電気的干渉を阻止でき、各金線間の過密な密度や、配線の難度、回路パターンの複雑化、およびパッケージ難度を効果的に解決できるパッケージ方法を提供する。 - 特許庁

A part of the wiring metal layer outside the plurality of groove portions is removed to form first and second inter-interconnect regions IW1 and IW2 and first to third interconnects WR1 to WR3.例文帳に追加

配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。 - 特許庁

A logic circuit block 11 and a memory circuit block 12 are provided to a semiconductor chip 10, and a timing control circuit block 13 controlling the transmission timing of signals is provided to an interconnect line between the circuit blocks 11 and 12.例文帳に追加

半導体チップ１０には、論理回路ブロック１１とメモリ回路ブロック１２とが形成され、これら回路ブロック間の配線には、信号の伝播タイミングを調整するタイミング調整回路ブロック１３が設けられている。 - 特許庁

To provide a semiconductor memory device that stably performs an erasing operation of a resistance change element by reducing interconnect resistance between a selection transistor and the resistance change element, and to provide a method of manufacturing the same.例文帳に追加

選択トランジスタと抵抗変化素子との間の配線抵抗を低減して、抵抗変化素子の消去動作を安定して行うことを可能にする半導体記憶装置とその製造方法を提供する。 - 特許庁

The flow passage section area of an exhaust pipe 7A to interconnect the catalyst converter 3 and the submuffluer 4 is increased to a value higher than that of an exhaust pipe 6 connected to a position situated upstream from the catalyst converted 3.例文帳に追加

前記触媒コンバータ３と前記サブマフラ４とを接続する排気管７Ａの流路断面積を、前記触媒コンバータ３の上流側に接続される排気管６の流路断面積よりも大きくする。 - 特許庁

The semiconductor device is provided with an active device which is arranged on a semiconductor substrate, an interconnect layer which is formed on the active device and contains copper, and an outermost metallization layer which is located over the interconnection layer.例文帳に追加

半導体デバイスは、半導体基板の上に配置される活性デバイスと、活性デバイスの上に形成された銅を含む相互接続層と、相互接続層を覆って位置する最外側メタライゼーション層とを備える。 - 特許庁

To interconnect communication terminals with each other by performing media conversion while identifying communication media being adopted to transmission source and destination communication terminals between the communication terminals performing media communication.例文帳に追加

メディア通信をする通信端末の中間において、送信元及び宛先の通信端末に採用されている通信メディアを識別してメディア変換し、通信端末同士を相互接続させることを可能にする。 - 特許庁

Source potential connection transistors 12 for supplying a source control potential from a source potential interconnect line 13 to a source node are arranged while being distributed in a memory cell array 1, and a source potential control circuit 5 is arranged in a row decoder block 2.例文帳に追加

ソース電位配線１３からソース制御電位をソースノードに供給するソース電位接続トランジスタ１２をメモリセルアレイ１内に分散配置し、ソース電位制御回路５はロウデコーダブロック２内に配置する。 - 特許庁

This method for making the interconnect comprises selecting materials suitably, forming apertures for the flow fields of the reactant gas suitably and joining of the layers through a firing and/or sealing process.例文帳に追加

このインターコネクトの作製方法は、材料を適切に選択すること、反応体ガスの流れ場のため開口部を適切に形成すること並びに焼成及び／又はシール方法によって層を結合させることを含む。 - 特許庁

A clutch device 36 is provided and can be operated to interconnect the first cover device 24 and the second cover device 26 for synchronized adjustment motion or to disconnect them apart.例文帳に追加

クラッチ装置３６が設けられ、第１の被覆装置２４と第２の被覆装置２６を一緒に調節運動させるため互いに連結するか、あるいは互いに切り離すために、前記クラッチ装置が操作可能である。 - 特許庁

The thin film transistor device is provided with a plurality of integrated circuit blocks 1 and 2 composed of TFTs, and matrix interconnects 3, 4, 5 and 6 intersecting one another in meshes so as to interconnect those integrated circuit blocks.例文帳に追加

薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。 - 特許庁

The predetermined time is set based on a relation, as an example, between the time from the completion of cleaning to the start of formation of the conductive barrier film, and the EM resistance of interconnect including the conductive film, with which the contact hole was filled up.例文帳に追加

上記所定時間は、例えば、洗浄完了から導電性バリア膜形成開始までの時間と、コンタクトホールに充填された導電膜を含む配線のＥＭ耐性との関係に基づいて設定する。 - 特許庁

An entire copper surface of the copper interconnect structure may be silicided, or a local portion of the surface may be silicided after an opening is formed in an overlying dielectric to expose a portion of the copper surface.例文帳に追加

銅相互接続構造の銅表面全体をケイ化する場合もあれば、銅表面の一部分を露出するように上に重なる誘電体に開口部を形成した後で表面の局部部分をケイ化する場合もある。 - 特許庁

To provide a resin-made hollow package of an MID (molded interconnect device) structure capable of easily realizing cost reduction, reduction in thickness and size, and multiple pins of the MID-structured resin-molded hollow package, and a manufacturing method thereof.例文帳に追加

ＭＩＤ構造の樹脂製中空パッケージの低コスト化を図り、さらに、薄型化、小型化及び多ピン化を容易に実現できるＭＩＤ構造の樹脂製中空パッケージ及びその製造方法を提供すること。 - 特許庁

The DER strap pad patterns, antenna pattern, antenna contact parts and chip contact parts are electroplated, thereby forming a metal interconnect part between the contact parts of the RFID chip and the antenna contact parts on the inlay substrate.例文帳に追加

ＤＥＲストラップパッドパターン、アンテナパターン、アンテナ接触部及びチップ接触部は電気鍍金され、それによって、ＲＦＩＤチップの接触部とインレイ基板のアンテナ接触部との間に金属相互接続部を形成する。 - 特許庁

A method for making semiconductor interconnect features in a dielectric layer includes depositing a copper seed layer over a barrier layer that is formed over the dielectric layer and into etched features of the dielectric layer.例文帳に追加

誘電体層に半導体結線形状を形成するための方法は、誘電体層上に形成された形成されたバリア層上、および誘電体層のエッチング形状内に、銅シード層を蒸着する工程を含む。 - 特許庁

The solar battery includes the solar battery cell, the wiring board having the interconnect formed thereon for electrical connection to electrode of the solar battery cell, and an adhesive that glues the solar battery cell to the wiring board.例文帳に追加

太陽電池セルと、太陽電池セルに備えられた電極と電気的に接続するための配線が形成された配線基板と、太陽電池セルと配線基板とを接着する接着剤とを含む太陽電池である。 - 特許庁

An SRAM cell 1 comprises a pair of inverters employing load PMOS transistors Qp1 and Qp2 having a polysilicon film 5 functioning as a gate electrode and gate interconnect line, and a salicide layer 6 formed thereon.例文帳に追加

ＳＲＡＭセル１は、ゲート電極およびゲート配線として機能するポリシリコン膜５とその上に形成されたサリサイド層６とを有する負荷ＰＭＯＳトランジスタＱp1、Ｑp2を用いた一対のインバータを具備する。 - 特許庁