「Interlayer」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

Furthermore, since the parts (conductive layers 1a and 1b) of the loops formed on an underlying interlayer insulation film between both inductors have an equal length and the parts (conductive layers 2a and 2b) formed on an overlying interlayer insulation film also have an equal length, an external parasitic capacitance has an equal effect on both inductors.例文帳に追加

更に、両インダクタの間で、ループの長さのうち下層の層間絶縁膜上に形成されている部分（導電層１ａ及び１ｂ）の長さが互いに等しく、上層の層間絶縁膜上に形成されている部分（導電層２ａ及び２ｂ）の長さも互いに等しいため、外部からの寄生容量等の影響は両インダクタに等しく作用する。 - 特許庁

Further, an interlayer insulating film is formed over wiring (an auxiliary power supply line) for electrically connecting the power supply lines to each other in the display area and a gate electrode of a transistor included in a pixel, and the power supply lines are formed over the interlayer insulating film which is formed over the auxiliary power supply line and the gate electrode.例文帳に追加

さらに、電源線どうしを表示領域内において電気的に接続するための配線（補助電源線）と、画素が有するトランジスタのゲート電極との上には層間絶縁膜が形成されており、電源線は、補助電源線及びゲート電極よりも更に上層に位置する、上記層間絶縁膜上に形成されている。 - 特許庁

The display device 1 includes: a pixel circuit having thin-film transistors Tr and a capacitance element Cs arrayed and formed on a substrate 3; and the interlayer dielectric 105 covering over the pixel circuit, wherein the interlayer dielectric 105 is provided with connection holes 105a each of which exposes parts of a plurality of adjoining pixel circuits among the pixel circuits.例文帳に追加

基板３上に配列形成された薄膜トランジスタＴｒと容量素子Ｃｓとを有する画素回路と、画素回路を覆う層間絶縁膜１０５とを備えた表示装置１において、層間絶縁膜１０５は、画素回路のうち隣接する複数の画素回路の一部分を底部に露出させた接続孔１０５ａを備えている。 - 特許庁

To provide a radiation-sensitive resin composition for forming an interlayer insulating film, a protective film and a spacer from a single kind of a radiation-sensitive resin composition, achieving high sensitivity, high flatness, high adhesion property and high transmittance in the interlayer insulating film and in the protective film, and achieving high resolution and high sensitivity in the spacer.例文帳に追加

の目的は、１種類の感放射線性樹脂組成物で層間絶縁膜、保護膜及びスペーサーを形成することが可能であり、さらに、層間絶縁膜、保護膜においては高感度、高平坦性、高密着性、高透過率、スペーサーにおいては高解像度、高感度を達成できる感放射線性樹脂組成物を提供することにある。 - 特許庁

This invention relates to a system-in-package which includes a substrate made by cutting a wafer according to unit system, a first electronic element or more mounted on an upper surface thereof through a heat dissipation plate, a plurality of interlayer insulating films formed on the surface thereof in their order, and a second electronic element or more buried between or inside the interlayer insulating films of the substrate.例文帳に追加

ウェハを単位システム別に切断した基板と、該基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、上記基板の上面に順次に形成する複数の層間絶縁膜と、上記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子を含むシステムインパッケージを提供する。 - 特許庁

In the multilayer wiring board having a wiring layer 31, a pad 32, an insulating layer 33 provided between the wiring layer 31 and the pad 32, and a plurality of interlayer connecting vias 34 provided on the insulating layer 33 and connecting the wiring layer 31 to the pad 32, the plurality of interlayer connecting vias 34 are provided on a peripheral edge 32a of the pad 32.例文帳に追加

配線層３１と、パッド３２と、配線層３１とパッド３２との間に設けられた絶縁層３３と、絶縁層３３に設けられた、配線層３１とパッド３２とを接続する複数の層間接続ビア３４と、を有する多層配線基板であって、複数の層間接続ビア３４が、パッド３２の周縁３２ａに設けられている。 - 特許庁

The method includes the steps of: forming transistors TR_1-TR_3 on a silicon substrate 30, ;forming interlayer insulating films 45 and 55 above the silicon substrate 30 and the transistors TR_1-TR_3; and planarizing the portions of the interlayer insulating films 45 and 55 which have not been planarized by selectively carrying out chemimechanical polishing.例文帳に追加

シリコン基板３０の上にトランジスタTR_1〜TR_3を形成する工程と、シリコン基板３０とトランジスタTR_1〜TR_3の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 - 特許庁

To enable an interlayer insulation film 25 to be embedded in a gaps between the interconnections 23 on a semiconductor substrate without damaging the insulation film 22 of its underlayer on the semiconductor substrate 21 by plasma ions, and without charging up the underlayer in a semiconductor fabricating method for forming the interlayer insulation film for filling the gaps between the interconnections 23.例文帳に追加

配線２３の間を埋める層間絶縁膜を形成する半導体装置の製造方法において、半導体基板２１上に形成される配線の下地である絶縁膜２２をプラズマイオンでキズ付けたり、下地にチャ−ジアップさせたりすることなく半導体基板上の配線２３間の隙間に層間絶縁膜２５を埋め込むことができるようにする。 - 特許庁

To provide a composition for film formation that gives a coating film of low relative permittivity and has high embedding properties into stepped semiconductor substrates as an interlayer insulation film in semiconductor elements, as an interlayer insulating film in semiconductor elements giving the film-forming composition of high embedding properties into stepped semiconductor substrates.例文帳に追加

半導体素子などにおける層間絶縁膜材料として、低比誘電率の塗膜が得られ、かつ段差基板に対する埋め込み性の高い膜形成用組成物を得る半導体素子などにおける層間絶縁膜材料として、低比誘電率の塗膜が得られ、かつ段差基板に対する埋め込み性の高い膜形成用組成物に関する。 - 特許庁

The metal wiring layer 6 includes a bonding pad portion 6a, which is disposed overlaying the semiconductor element portion 20 with the interlayer insulating film 5 interposed, and the interlayer insulating film 5 includes a polyimide film 5b with a flat upper surface disposed at least in a region right below the bonding pad portion 6a and a region right above the semiconductor element portion.例文帳に追加

金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。 - 特許庁

To provide a structure of an interlayer connection hole, a method of manufacturing the interlayer connection holes and a printed wiring board which lowers the inductance of a connecting conductor composed of a leading line and a led line on a printed circuit board for processing signals at a high speed, thereby stabilizing operation of a signal processor circuit.例文帳に追加

本発明は、高速な信号処理を行なうプリント回路板の誘導ラインおよび被誘導ラインからなる接続導体の層間接続穴の構造に関わり、接続導体のインダクタンス を低下させて信号処理回路の安定した動作をはかることができる層間接続穴の構造と層間接続穴の製造方法とプリント配線板とを提供する。 - 特許庁

That is, an interlayer insulating film 16 of BPSG or the like is formed on all the surface, and when an Al wiring is formed on the interlayer insulating film 16, a level difference between an Al wiring 17A on a capacitor cell CAP and an Al wiring 17B on a P-channel MOS transistor MP1 and an N-channel MOS transistor MN1 can be lessened.例文帳に追加

すなわち、ＢＰＳＧなどの層間絶縁膜１６を全面に形成し、層間絶縁膜１６上にＡｌ配線を形成すると、キャパシタ・セルＣＡＰ上のＡｌ配線１７ＡとＰチャネル型ＭＯＳトランジスタＭＰ１、Ｎチャネル型ＭＯＳトランジスタＭＮ１上のＡｌ配線１７Ｂとの間の段差を小さくすることができる。 - 特許庁

In a liquid crystal device 100, a third interlayer insulating film 44 is formed between a drain electrode 6b and a pixel electrode 9a, and the drain electrode 6b is conducted to an end portion 9a0 of one side Y1 in a first direction Y of the pixel electrode 9a on a bottom portion 7d0 of a contact hole 7d in the third interlayer insulating film 44.例文帳に追加

液晶装置１００において、ドレイン電極６ｂと画素電極９ａとの間には第３層間絶縁膜４４が形成されており、第３層間絶縁膜４４のコンタクトホール７ｄの底部７ｄ0でドレイン電極６ｂと画素電極９ａの第１方向Ｙの一方側Ｙ１の端部９ａ0とが導通している。 - 特許庁

The semiconductor device comprises a semiconductor substrate 10, a memory element 12 formed on the semiconductor substrate 10, an interlayer insulating layer 26 formed at the upper part of the memory element 12, a light shielding layer 28 formed in overlap with the memory element 12 at the upper part of the interlayer insulating layer 26, and a reflection preventing layer 32 formed in the part lower than the light shielding layer 28.例文帳に追加

半導体装置は、半導体基板１０と、半導体基板１０に形成されたメモリ素子１２と、メモリ素子１２の上方に形成された層間絶縁層２６と、層間絶縁層２６の上方に、メモリ素子１２とオーバーラップして形成された遮光層２８と、遮光層２８よりも下方に形成された反射防止層３２と、を含む。 - 特許庁

The solid-state photographing device is characterized in that it is equipped with: a photographing region where pixels 60 composed of photoelectric conversion unit PDs and transistors Tr1 and Tr2 are arranged; and a multilayered interconnection 62 [621, 622, and 623] formed above the pixels 60 through an interlayer insulating film 61, and that the interlayer insulating film 61 has shading properties.例文帳に追加

光電変換部ＰＤとトランジスタＴｒ１，Ｔｒ２で構成された複数の画素６０が配列された撮像領域と、複数の画素６０の上方に層間絶縁膜６１を介して形成された複数層の配線６２〔６２１、６２２、６２３〕を有し、層間絶縁膜６１が遮光性を有して成ることを特徴とする。 - 特許庁

To provide a curable resin composition suitable as a material for an interlayer insulator for a multilayered printed wiring board which has a small thermal expansion coefficient, which is an important performance for the interlayer insulating material for the multilayered printed wiring board, and is excellent in thermal shock resistance, dimensional stability and adhesion to a copper-plated conductor (peeling strength from a copper-plated conductor).例文帳に追加

多層プリント配線板層間絶縁材料として重要な性能である熱膨張係数が小さく，耐熱衝撃性および寸法安定性に優れ、かつ銅メッ導体との密着性（銅メッキとの剥離強度）に優れた、多層プリント配線板用の層間絶縁体用材料に好適な硬化性樹脂組成物を提供する。 - 特許庁

To provide a resist pattern peeling method, wherein a good via hole pattern of an interlayer film is formed, if a resist pattern is required to be reformed as exposure error, etc., in a lithographic process takes place, by preventing such failures as peeling off of a resist pattern caused by the infiltration of a wet etchant due to decomposing of an interlayer film under O2 plasma.例文帳に追加

リソグラフィー工程での露光ミスなどにより、再度レジストパターン形成を行う必要が生じた場合に、層間膜がＯ_2プラズマによって変質することによりウェットエッチング液がしみ込み、レジストパターンの剥がれが生じる等の不具合を防止し、良好な層間膜のビアホールパターンを形成することができるレジストパターン剥離方法の提供。 - 特許庁

To make a source of a hole removable at low temperatures and reducing a damage to the molecular structure of a raw material when removing the source of the hole in a low dielectric constant interlayer insulating film.例文帳に追加

低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。 - 特許庁

Further, the pixel electrode and the transistor are laid overlapping the superposed portion and electrically connected to each other via a contact hole (85a) opened in an interlayer insulating film (43).例文帳に追加

更に、画素電極とトランジスタとは、重畳部分と重なるように配置されると共に層間絶縁膜（４３）に開孔されたコンタクトホール（８５ａ）を介して互いに電気的に接続される。 - 特許庁

To provide a semiconductor device which prevents that a hole designed to lead to a conductive layer reaches a lower interlayer insulating film derived from a displacement of alignment, and to provide a manufacturing method.例文帳に追加

導電層に至るホールが、アライメントのずれに起因して、下側の層間絶縁膜まで到達してしまうことが防止された半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device for preventing degraded reliability when employing an anti-reflection coating for forming two stages of openings in an interlayer dielectric film.例文帳に追加

層間絶縁膜に２段階の開口部を形成する際に反射防止膜を用いる場合に、信頼性が低下するのを防止することが可能な半導体装置の製造方法を提供する。 - 特許庁

To provide an active element array board capable of preventing a short circuit between packaged terminals even if a thick interlayer insulating film is used, without changing tact in manufacturing, and to provide a manufacturing method therefor.例文帳に追加

生産タクトを変えることなく、厚い層間絶縁膜を用いても実装端子間でのショートを防止することができるアクティブ素子アレイ基板およびその製造方法を提供する。 - 特許庁

To provide a composite coating structure free from interlayer separation and showing excellent crack following properties/waterproofness to a concrete and a mortar construction, a metallic driver, etc., and adhesion with the driver.例文帳に追加

層間剥離がなく、コンクリート及びモルタル構造物、金属駆体等に対して亀裂追従性、防水性、駆体との接着性に優れた複合構造体を提供することを目的とする。 - 特許庁

To provide an interlayer film for laminated glass which prevents the deterioration of sound insulation properties with a temperature rise due to sunlight irradiation or the like, and is also excellent in light shielding properties, and to provide laminated glass.例文帳に追加

太陽光の照射等による温度上昇に伴う遮音性の低下を防止するともに、遮光性にも優れた合わせガラス用中間膜および合わせガラスを提供する。 - 特許庁

The interlayer insulation films 4-6 each consist of an SiOC film having a relative permittivity of 3.0 or below formed by plasma CVD method, and are formed at a temperature of 300°C or higher (not exceeding 450°C or around).例文帳に追加

層間絶縁膜４〜６は、プラズマＣＶＤ法で形成された比誘電率３．０以下のＳｉＯＣ膜で構成され、３００℃以上（上限は４５０℃程度）の温度で形成される。 - 特許庁

The common through hole 18 is formed by connecting first and second through-holes 18a and 18b communicating with the region 12a and electrode 14, respectively, inside the interlayer insulating film 16.例文帳に追加

共通透孔１８は、領域１２ａと電極１４に各々連通する第１、第２の透孔１８ａ、１８ｂを層間絶縁膜１６の内部で結合して形成される。 - 特許庁

In a Cu wiring process, an organic-based low-permittivity interlayer film 32 is formed, and then a protective film 33 is deposited on the side and backside of a wafer bevel, and on the backside of a wafer edge.例文帳に追加

Ｃｕ配線工程において、有機系低誘電率層間膜３２形成後に、ウェハベベルの側面上および裏面上、ウェハエッジの裏面上に保護膜３３を堆積させる。 - 特許庁

When contact holes each having a different depth in response to a connection of an element (not shown) are formed in the interlayer insulating film 13 of the silicon oxide film, the liner layer 12 functions as an etching stopper.例文帳に追加

シリコン酸化膜の層間絶縁膜１３に対し、図示しない素子の接続部に応じて各々深さの異なるコンタクトホールを形成する際、ライナー層１２がエッチングストッパとなる。 - 特許庁

The wiring conductor layers 5, 6 and a non- chuck side face S2 are interlayer-connected by second through holes 12a, 12b formed in positions different from the positions of the first through holes 11a, 11b.例文帳に追加

第１のスルーホール１１ａ，１１ｂとは異なる位置に形成された第２のスルーホール１２ａ，１２ｂにより、引き回し用導体層５と非チャック側面Ｓ2 とを層間接続する。 - 特許庁

To provide a multi-chamber film-forming apparatus capable of manufacturing spin-valve giant magnetoresistive films satisfying both high magnetoresistive change ratio (MR ratio) and low interlayer coupling magnetic field (Hin).例文帳に追加

高い磁気抵抗変化率(ＭＲ比)と低い層間結合磁界(Ｈｉｎ)を両立するスピンバルブ型巨大磁気抵抗薄膜を製造することができるマルチチャンバ成膜装置を提供する。 - 特許庁

After an interlayer insulating film 14 is formed on a field insulating film 12, grooves 14a-14d are mutually separated in the insulating film 14 by utilizing a contact hole forming process.例文帳に追加

フィールド絶縁膜１２の上に層間絶縁膜１４を形成した後、接続孔形成工程を流用して絶縁膜１４に溝１４ａ〜１４ｄを互いに離間して形成する。 - 特許庁

In this manufacturing method of the semiconductor device, first, a wiring groove 16 is formed on an interlayer insulating film 15 formed on a substrate 11, and a porous film 20 is formed covering the inner wall of the wiring groove 16.例文帳に追加

まず、基板１１上に設けられた層間絶縁膜１５に配線溝１６を形成し、配線溝１６の内壁を覆う状態で、多孔質膜２０を形成する工程を行う。 - 特許庁

After an interlayer insulating layer 12 is formed on a rear substrate 10 on which a display electrode 11 is disposed, a thin film for a partition electrode 13 and a thick film for a partition 15 are formed to be superposed on each other.例文帳に追加

表示電極１１を配置した後方基板１０上に層間絶縁層１２を形成した後、隔壁電極１３用薄膜と隔壁１５用厚膜とを重ねて形成する。 - 特許庁

After forming a reformed layer 200 on an exposed portion of the interlayer insulation film 103, the reformed layer 200 is removed and roundnesses 105b, 105a, and 104a are formed.例文帳に追加

次に、層間絶縁膜１０３の露出している部分に改質層２００を形成した後、改質層２００を除去し、丸み１０５ｂ、丸み１０５ａ及び丸み１０４ａを形成する。 - 特許庁

To improve the flexibility of design when designing a wiring layer by reducing the planar size of an interlayer connection which penetrates through an insulating layer and makes the wiring layers conducted to each other.例文帳に追加

絶縁層を貫通して配線層同士を導通させる層間接続部の平面的大きさを小さくして、配線層を設計する際の設計の自由度を向上させる。 - 特許庁

To provide an EVA film roll for an interlayer of a laminated glass in which the adhesion of EVA film itself and whitening of the EVA film are suppressed even after the passage of a long period of time at ordinary temperatures.例文帳に追加

常温で長期間が経過してもＥＶＡフィルム同士の密着やＥＶＡフィルムの白濁が抑制された合わせガラス中間膜用ＥＶＡフィルムロールを提供する。 - 特許庁

To provide a method for easily arranging a dummy pattern relative to a conventional one, and preventing an interlayer insulation film from being thinned in a formation region of a semiconductor chip adjacent to a scribe region.例文帳に追加

従来よりも簡単にダミーパターンを配置し、スクライブ領域に隣接した半導体チップの形成領域において、層間絶縁膜が薄くなるのを抑制する方法を提供する。 - 特許庁

To provide a flexible printed wiring board the interlayer connecting section of which is formed easily in a short time by exerting ingenuity in the formation of the section, and to provide a method of manufacturing the wiring board.例文帳に追加

プリント配線板における層間接続部の形成に工夫を凝らし、短時間にて簡単に層間接続部を形成してなるプリント配線板及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing capacitor by which the adhesion between a laminate and spacers can be suppressed while the interlayer adhesion of the laminate is intensified between dielectric resin layers and electrode metal layers.例文帳に追加

誘電体樹脂層と電極金属層との積層体の層間接着を強化しつつ、積層体とスペーサとの接着を抑制することができるコンデンサの製造方法を提供する。 - 特許庁

A multilayer wiring board is formed in such a way that the copper foil is thermo-compression-bonded on the insulating layer in which the bumps for interlayer connection are embedded, and the copper foil and the bumps are connected electrically.例文帳に追加

層間接続のためのバンプが埋め込まれた絶縁層上に銅箔が熱圧着され、この銅箔とバンプとが電気的に接続されてなる多層配線基板である。 - 特許庁

To reduce burning of a liquid crystal and the degradation of a characteristic, without having to add the number of masks, for a semiconductor device in which a pixel electrode and a gate interconnection are formed on the same interlayer film.例文帳に追加

同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マスク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。 - 特許庁

The graphite aggregate has an average particle size of 1-60 μm, a specific surface area of 300 m^2/g or more, an average pore radius of 5.5 nm or less, and an interlayer distance of 0.3360-0.3385 nm.例文帳に追加

また、他の特徴は、前記黒鉛凝集体の比表面積が３００ｍ^２／ｇ以上、平均細孔半径が５．５ｎｍ以下、層間距離が０．３３６０〜０．３３８５ｎｍである。 - 特許庁

An interlayer dielectric 207 is etched with a resist pattern 208 as a mask, and then an insulation film 206 for preventing Cu diffusion is etched to form a concave portion 220 to expose a lower-layer interconnection 205.例文帳に追加

レジストパターン２０８をマスクとして、層間絶縁膜２０７をエッチングし、さらにＣｕ拡散防止用絶縁膜２０６をエッチングして凹部２２０を形成し、下層配線２０５を露出する。 - 特許庁

To provide a substrate for a display device in which a failure such as an interlayer short circuit due to flowing in of static electricity is easily repaired, even if it should occur.例文帳に追加

本発明は、静電気流入による層間短絡などの障害が生じたとしても容易に修復することのできる表示装置用基板を提供することを目的とする。 - 特許庁

An integrated circuit is completed by conducting a step of contact opening, a step of forming first wiring 19, a step of forming an interlayer insulating film 20, and a step of forming a second wiring 21 (inductor).例文帳に追加

コンタクト開口工程、第１配線１９の形成工程、層間絶縁膜２０の形成工程、及び第２配線２１（インダクタ）の形成工程を経て集積回路として完成する。 - 特許庁