「Memory Access」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

There arbitration and synchronization method and system for enabling the plural processors 12 to access the shared memory 14 are provided with an arbitrator 16.例文帳に追加

複数のプロセッサー12が共用メモリー14へアクセスするのを可能とするアービトレーション及び同期化方法及びシステムがアービトレーター16を含む。 - 特許庁

An SDRAM consisting of a plurality of banks and having a burst function enabling a continuous access is used as the memory 14.例文帳に追加

メモリ１４として、複数のバンクから構成されるとともに、連続的なアクセスを可能とするバースト機能を備えたＳＤＲＡＭを使用する。 - 特許庁

When the data transfer device interfaces with an electronic device and requests memory access, a process to authenticate the data transfer device is initiated.例文帳に追加

データ転送装置が電子装置とインタフェースしかつメモリ・アクセスをリクエストするとき、データ転送装置を認証するプロセスが開始される。 - 特許庁

An arbitration part 30 receives the refresh issue request 130, an access request 101 to the semiconductor memory 3, and an access target address 102; outputs a refresh request to the semiconductor memory 3 if the refresh issue request 130 indicates the execution of refresh; and outputs the access request 101 and the address 102 to the semiconductor memory 3 if the request indicates non-execution of refresh.例文帳に追加

調停部３０は、リフレッシュ発行要求１３０と、半導体メモリ３に対するアクセス要求１０１及びアクセス対象のアドレス１０２とを受け取り、リフレッシュ発行要求１３０がリフレッシュの実行を示す場合、半導体メモリ３に対してリフレッシュ要求を出力し、リフレッシュを実行しないことを示す場合、半導体メモリ３に対してアクセス要求１０１及びアドレス１０２を出力する。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

This circuit is provided with a memory cell array 1, an ATD circuit 7 detecting transition of a row address signal and transition of a column address signal, and a control circuit 5 generating an internal circuit control signal having desired length required for row access for the memory cell array based on only a detected output of the ATD circuit and controlling row access and column access based on this control signal.例文帳に追加

メモリセルアレイ1 と、ロウアドレス信号の遷移およびカラムアドレス信号の遷移をそれぞれ検知するATD 回路7 と、ATD 検知出力のみに基づいてメモリセルアレイに対するロウアクセスに必要な所望の長さの内部回路制御信号を発生し、この制御信号に基づいてロウアクセスおよびカラムアクセスを制御する制御回路5 とを具備する。 - 特許庁

A precharge signal generation circuit 50 outputs precharge signals including pulses, in the first mode, for each cycle in which access is made to a data register 23; and generates precharge signals which mask signals including pulses, in the second mode, for each cycle in which access is made to the data register 23 in case that access is designated to a memory cell except a prescribed memory cell of the data register 23.例文帳に追加

プリチャージ信号生成回路５０は第１のモードにおいてデータレジスタ２３に対するアクセスサイクルごとにパルスを含むプリチャージ信号を出力し、第２のモードにおいてデータレジスタ２３の所定のメモリセル以外のメモリセルに対するアクセスが指定された場合にデータレジスタ２３にアクセスサイクルごとにパルスを含む信号をマスクしたプリチャージ信号を生成する。 - 特許庁

Therefore, when performing data access to dispersed addresses at random, the external bus access request is directly issued to the external memory interface 3, and when performing a block transfer of data or a page swap requested by a virtual storage management mechanism, an efficient access to the external memory 50 is possible by issuing the DMA transfer request to the DMA 4.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

The consumable article container has a memory circuit equipped with a memory, an antenna capable of carrying out non-contact communication with an external transmitting receiving part, and a control part for controlling the non-contact communication and controlling access to the memory.例文帳に追加

本発明の消耗品容器は、メモリと、外部の送受信部と非接触通信を行うことが可能なアンテナと、前記非接触通信の制御と前記メモリへのアクセスの制御とを行うための制御部と、を備えたメモリ回路を備える。 - 特許庁

When neither access to the external memory nor user operation is performed successively in a predetermined time while the mounting of the external memory is detected (S11), a warning indicating that the external memory is still mounted is generated (S13, S14).例文帳に追加

外部メモリの装着を検知している状態で、その外部メモリへのアクセス、或はユーザ操作が連続して予め決められた時間の間に発生しない場合（Ｓ１１）に、外部メモリが装着されたままであることを警告する（Ｓ１３，Ｓ１４）。 - 特許庁

An information processing apparatus 400 comprises a processor 410, a main memory 420 and a network 430 and includes, in an instruction set, a memory access instruction to enable a plurality of element data items designated by an instruction, among element data stored in the main memory 420, to be accessed with one instruction.例文帳に追加

情報処理装置４００は、プロセッサ４１０、主記憶４２０、ネットワーク４３０を備え、主記憶４２０に記憶された要素データのうち、命令で指定された複数の要素データを１命令でアクセスできるメモリアクセス命令を命令セットに含む。 - 特許庁

The data processor includes a memory patrol circuit (4) for periodically performing read-access to a memory (2) which performs error correction to read data, and outputs the data according to control of a CPU (1), and for supporting maintenance to the data that the memory holds.例文帳に追加

読み出しデータに対して誤り訂正を行って出力するメモリ（２）をＣＰＵ（１）の制御に従って定期的にリードアクセスすることによって前記メモリが保持するデータに対するメンテナンスを支援するメモリパトロール回路（４）を有する。 - 特許庁

To provide a memory control unit that eliminates the need for management by large-scale software, can reduce the power consumption under simple constitution, and never decreases in performance by setting a standby mode of a memory after access according to the kind of a device accessing the memory.例文帳に追加

メモリにアクセスする機器の種類に基づいて、アクセス終了後のメモリの待機モードを設定して、大規模なソフトウェアによる管理が不要で、簡単な制御で消費電力を低減出来、性能が低下しないメモリ制御装置の提供。 - 特許庁

To provide a method of controlling flash memory access in a memory system configured to use concurrent operation in different flash memory arrays and allowing performance to be easily changed in systems supporting concurrent flash operations in different flash arrays.例文帳に追加

異なるフラッシュメモリアレイでの同時オペレーションを使用するように構成されたメモリシステムで、フラッシュメモリアクセスを制御し、異なるフラッシュアレイでの同時フラッシュオペレーションをサポートするシステムで、性能を簡単に変更できるようにする方法を提供する。 - 特許庁

To provide an electronic apparatus capable of performing access to a virtual memory area without starting a magnetic auxiliary memory device in a resting state while reducing power consumption by stopping power supply to a magnetic auxiliary memory device.例文帳に追加

磁気式補助記憶装置への電源供給を停止することにより消費電力の低減を可能としながら、休止状態の磁気式補助記憶装置を起動することなく、仮想記憶領域にアクセス可能である電子機器を提供する。 - 特許庁

The memory circuit comprises data banks able to receive data words, and address controllers associated to the data banks and able to organize a reading or writing access of the data in the internal memory of the memory circuit, while minimizing the number of data banks used.例文帳に追加

メモリ回路は、使用されるデータバンク数を最少にするために、データワードを受容することができるデータバンクと、このデータバンクと協働し、メモリ回路の内部メモリでのデータの読み取り又は書込みアクセスを構成できるアドレスコントローラとを含む。 - 特許庁

To solve the problems of incomplete data transmission, data destruction, and breakage of an external memory card itself caused by the ejection of the external memory card during access to the external memory card, without impeding the size reduction and the power saving of a digital still camera.例文帳に追加

デジタルスチルカメラの小型化，省電力化を妨げることなく、外部メモリカードに対するアクセス中に外部メモリカードが取り出されることによる不完全なデータ伝達、データの破壊、外部メモリカード自体の損傷などの問題の発生を防ぐこと。 - 特許庁

Data newly written in a main memory 22 according to execution of the instruction in the target CPU 21 are acquired from information of the data access history recorded in the trace memory device 4 based on the instruction execution history information stored in the trace memory device 4.例文帳に追加

ターゲットＣＰＵ２１での命令の実行に伴ってメインメモリ２２に新たに書き込まれたデータを、トレースメモリ装置４に記録された命令実行履歴の情報に基づいて、トレースメモリ装置４に記録されたデータアクセス履歴の情報から取得する。 - 特許庁

If determined that the pixel is the access candidate or the number of stored pixels exceeded the maximum number of storage pixels, the data storage control unit 121 changes the memory bank of the storage target to a next memory bank, and stores data on the pixels in the changed next memory bank.例文帳に追加

アクセス候補であると判定された場合、または、最大格納画素数を超えたと判定された場合、データ格納制御部１２１は、格納対象のメモリバンクを、次のメモリバンクに変更し、変更した次のメモリバンクに、画素のデータを格納させる。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

For a controller of hybrid equipment, the SRAM and an SRAM controller equipped with a cache memory controller and a fast memory controller are arranged in the form of provision from a CPU, and the SRAM is reconstituted dynamically with the cache memory and fast memory according to whether a performed process is proper to make memory access fast irrelevantly to the process.例文帳に追加

複合機器の制御装置において、ＣＰＵから提げる形でＳＲＡＭと、キャッシュメモリコントローラ及び高速メモリコントローラを備えたＳＲＡＭ制御コントローラを配置する事により、行なわれる処理の適不適に応じてＳＲＡＭをキャッシュメモリ、高速メモリと動的に再構成することによって、処理によらずメモリアクセスの高速化を実現するシステム。 - 特許庁

The problems of losing the data in the dynamic random access memory due to cut in power supply can be avoided by supplying power for maintaining data stored in the dynamic random access memory using a rechargeable battery module and by charge from a main device power source via the rechargeable battery module.例文帳に追加

充電用電池モジュールを用いてダイナミックランダムアクセスメモリの蓄積データ維持に必要な電力を提供し、充電用電池モジュールを介して、主装置電源からの充電により、ダイナミックランダムアクセスメモリにおける無電力供給による蓄積内容の流失を解決する。 - 特許庁

The control part 13 permits the access requests to the memory 14a storing vehicle specification information and does not permit the access request to the other memory 14b, when power supply from the external power source 16 is not performed in the power supply control part 17.例文帳に追加

制御部１３は、電源制御部１７にて外部電源１６からの電源供給が行われていない場合には、車両諸元情報が格納されたメモリ１４ａに対するアクセス要求を許可するとともに、他のメモリ１４ｂに対するアクセス要求は許可しない。 - 特許庁

A compression propriety determination part 130 of an instruction issuing control unit 110 determines whether a memory access instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction accesses a plurality of element data within the bank width of a memory bank 210.例文帳に追加

命令発行制御部１１０の圧縮可否判定部１３０は、命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるメモリアクセス命令が、メモリバンク２１０のバンク幅内の複数の要素データをアクセスするか否かを判定する。 - 特許庁

This direct memory access controller is provided with a storage circuit for storing that a DREQ has been asserted during DMA transfer and a means for making a CPU confirm the content of the storage circuit each time the DMA transfer ends, and for asserting a new DMA transfer request signal to a DMAC (direct memory access controller) when the DREQ is asserted during the DMA transfer.例文帳に追加

DMA転送中にDREQがアサートされたことを記憶するための記憶回路と、DMA転送が終了する毎に、CPUに記憶回路の内容を確認させ、DMA転送中にDREQがアサートされていた場合には、DMACに対して新しいDMA転送要求信をアサートする手段とを備えた。 - 特許庁

In a light-quantity unevenness correction value storage part 81 which is provided in an LPH driving part 55 and wherein a light-quantity unevenness correction value corresponding to each LED 62 is stored, a write port for writing and a read port for reading are composed of a single port RAM (Random Access Memory) which is composed of a single port.例文帳に追加

ＬＰＨ駆動部５５に設けられ、各ＬＥＤ６２に対応する光量むら補正値を格納する光量むら補正値記憶部８１は、書き込み用のライトポートおよび読み出し用のリードポートが単一のポートにて構成されるシングルポートＲＡＭ(Random Access Memory)により構成される。 - 特許庁

To efficiently access a memory by extending an area to be read from an external memory, with access granularity in accordance with the results of a rough search executed first, in hierarchical motion detection using the rough search using a reduced image and a detail search using an original image.例文帳に追加

本発明の課題は、縮小画像を用いる粗探索と元画像を用いる詳細探索による階層型の動き検出において、先行して行われる粗探索結果から外部メモリから読み出すべき領域をアクセス粒度で行うことにより効率よくメモリアクセスを行うことを目的とする。 - 特許庁

The first fault analyzing system 5 started from a fault information collecting program 3 refers to the trap address information list of an illegal memory access destination retained in a recording medium 8 and in the case of the first illegal memory access destination, adds and registers it to the trap address information list.例文帳に追加

障害情報収集プログラム３から起動される障害１次分析システム５は、記録媒体８に保存されている不正メモリアクセス先のトラップアドレス情報リストを参照し、初めての不正メモリアクセス先の場合には該トラップアドレス情報リストに追加登録する。 - 特許庁

Generation of access to a next memory table for a memory access control part 1001 is promoted every the prescribed number-of-times of the time data of a time conversion means 1002, and theretofore the time conversion means is operated by using the same data values read from the speed table.例文帳に追加

インターバルレジスタ１００６により、時間変換手段１００２の所定回数の時間データ出力ごとにメモリアクセス制御部１００１に対して次のメモリテーブルヘのアクセスの発生を促し、それまでは速度テーブルから読み出した同一のデータ値を用いて時間変換手段を動作させる。 - 特許庁

When any cache mistake occurs, a control circuit 26 stores, on the basis of an access request from the CPU 11, the output data of the CPU 11 in the write buffers 22a and 22b, and reads the data of a line including the data corresponding to the access request from a main memory, and writes the data in the cache memory 21.例文帳に追加

制御回路２６は、ＣＰＵ１１からのアクセス要求に基づいて、キャッシュミスが発生した場合には、ＣＰＵ１１の出力データをライトバッファ２２ａ，２２ｂに格納するとともに、アクセス要求に対応するデータを含むラインのデータをメインメモリからデータを読み出してキャッシュメモリ２１に書き込む。 - 特許庁

The first memory and second memory have an address generating circuit for generating a third address based on a first address for performing data access in N unit, a second address for performing data access in a predetermined unit, and allocation information for allocating the M terminals to the N terminals.例文帳に追加

第１メモリおよび第２メモリは、Ｎ単位でのデータアクセスを行うための第１アドレスと、所定単位でのデータアクセスを行うための第２アドレスと、Ｎ個の端子にＭ個の端子を割り付ける割付情報とに基づいて第３アドレスを生成するアドレス生成回路を有する。 - 特許庁

By generating the hang-up signal in response to the access command supplied from the outside of a semiconductor memory instead of a signal generated inside the semiconductor memory, the control signal generation circuit can be reset without increasing the access cycle time when the control signal generation circuit is frozen.例文帳に追加

ハングアップ信号を半導体メモリの内部で生成される信号ではなく、半導体メモリの外部から供給されるアクセスコマンドに応答して生成することで、制御信号生成回路がフリーズしたときに、アクセスサイクル時間を増加することなく制御信号生成回路をリセットできる。 - 特許庁

After executing the initialization process by the CPU, the code is in an active state, any other CPU (after resetting) can access the memory, and other bus master (capable of receiving any controls by the started code) can access the memory 110.例文帳に追加

初期化プロセスがそのＣＰＵによって実行された後、コードは動作状態であり、他のいかなるＣＰＵも（リセットされた後に）メモリにアクセスすることができ、（開始されたコードによって課せられたいかなる制御も受ける）他のいかなるバスマスタもメモリ１１０にアクセスすることができる。 - 特許庁

The control unit includes: a memory controller 2 which outputs the request disaproval signal indicating that a data access request made by a 2nd processor cannot be accessed so that a 1st processor is selected and allowed to access data; and delay means 50 and 50a which delay the request disapproval signal outputted through this memory controller.例文帳に追加

第１プロセッサを選択してデータアクセスを行うため、第２プロセッサのデータアクセス要請を受け入れることができないという要請拒否信号を出力するメモリコントローラ２と、このメモリコントローラを介して出力する要請拒否信号を遅延させる遅延手段５０、５０ａとを含む。 - 特許庁

Access to a memory space from a CPU 1 or a PCI device 23 usually becomes access to a DRAM 3a via a "c." path depending on an address, or distributed by a Memory Controller 2 to a Disk Controller 6 and the PCI device 23 via a "d." or "d'." path.例文帳に追加

ＣＰＵ１やＰＣＩ Ｄｅｖｉｃｅ２３からメモリ空間へのアクセスは、アドレスによって通常ｃ．のパスを経由してＤＲＡＭ３ａへのアクセスとなるか、ｄ．又はｄ’．のパスを経由してＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６やＰＣＩ Ｄｅｖｉｃｅ２３へとＭｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ２によって振り分けられる。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

The minimum number of memory banks for storage of the multiple copies of the given data item is selected as a function of a random cycle time and a random bank access delay of the memory banks, e.g. as an integer greater than or equal to a ratio of the random cycle time to the random bank access delay.例文帳に追加

与えられたデータ項目の複数のコピーを格納するためのメモリバンクの最小数は、それらメモリバンクのランダムサイクル時間とランダムバンクアクセス遅延の関数として、例えばランダムサイクル時間のランダムバンクアクセス遅延に対する比より大きいかこれに等しい整数として選択される。 - 特許庁

After completing terminal processing, the control part 2 starts access to the memory card, a monitoring part 3 monitors the operation of the access and outputs an error signal to the control part 2, if the memory card is not operating, and the control part sets so as to connect a WAIT signal line to a terminal control part 4.例文帳に追加

端子処理が完了してから制御部２がメモリカードにアクセスを開始し、その動作を監視部３が監視を行うことでメモリカードが動作していなければ制御部２へエラー信号を送出し、制御部２は端子制御部３へＷＡＩＴ信号線を接続するように設定を行う。 - 特許庁

AP 22 stores a command for gaining access to the file by a command I/O buffer in the memory space of the general purpose machine OS 2 in gaining access to the file and stores a channel program describing an instruction including a pointer to the command I/O buffer in the memory space of the general purpose machine OS 2.例文帳に追加

AP22は、ファイルをアクセスする際、汎用機OS２のメモリ空間上のコマンド用I/O バッファに上記ファイルをアクセスするためのコマンドを格納すると共に、上記コマンド用I/O バッファへのポインタを含む指令を記述したチャネルプログラムを汎用機OS２のメモリ空間に格納する。 - 特許庁

In this data processing system, a bus arbitration circuit arbitrating a bus occupancy right between the CPU and the DMA controller in access to a memory periodically measures a bus load by the access to the memory from the CPU, and transmits bus load information to the DMA controller.例文帳に追加

メモリへのアクセスにおいてＣＰＵ又はＤＭＡ制御装置の間でバス占有権を調停するバス調停回路は、前記ＣＰＵからの前記メモリに対するアクセスによるバス負荷を定期的に計測してそのバス負荷情報を前記ＤＭＡ制御装置へ送信する。 - 特許庁

This circuit comprises a sequential access memory circuit configured to sequentially store or output image data for display received through data pins and a timing control circuit configured to provide address information to the access memory circuit in sequence through the data pins.例文帳に追加

この回路は、データピンを介して受信されたディスプレイのためのイメージデータを順次に記憶または出力するように構成された順次アクセスメモリ回路、及びデータピンを介して順次アクセスメモリ回路にアドレス情報を提供するように構成されたタイミング制御回路で構成されている。 - 特許庁

This inkjet recorder comprises a carriage movement speed detection means for detecting a movement speed of a carriage and a memory access priority order control signal generation means that generates a memory access priority order control signal when the detected movement speed of the carriage is not lower than a predetermined speed.例文帳に追加

キャリッジの移動速度を検出するキャリッジ移動速度検出手段と、上記検出されたキャリッジ移動速度が、予め設定された速度以上である場合に、メモリアクセス優先順位制御信号を発生するメモリアクセス優先順位制御信号発生手段とを有する。 - 特許庁

When it is possible to perform the exchange between the upper bit and the lower bit to all the bits of the inputted address signal even if endian of the non-volatile memory and endian of an access subject thereof differ, address allocation directions to a data area are equalized in both of the non-volatile memory and the access subject.例文帳に追加

不揮発性メモリのエンディアンとそのアクセス主体のエンディアンとが相違しても、入力アドレス信号の全ビットに対し上位と下位の入れ換えを行えれば、不揮発性メモリとそのアクセス主体との双方でデータ領域に対するアドレス割り当て方向が等しくなる。 - 特許庁

In the integrated-memory graphics display device in which the CPU 10 and the graphics processor 20 access a common graphics memory 40, the graphics processor 20 is provided with a bit that designates the cache system of the CPU 10 and the time of one maximum-display access is varied according to the designation.例文帳に追加

ＣＰＵ１０とグラフィックスプロセッサ２０が共通のグラフィックスメモリ４０をアクセスするメモリ統合型のグラフィックス表示装置において、グラフィックスプロセッサ２０に、ＣＰＵ１０のキャッシュ方式を指定するビットを設け、この指定に応じて１回の最大表示アクセスの時間を変更する。 - 特許庁

The circuit 502 transfers the set address of the image writing position to a random-access memory (RAM) part for image data, and the image data, which are sent from an image memory part 301, are written by an amount commensurate with an image size.例文帳に追加

ＬＥＤ書込制御回路５０２は、設定された画像書込位置アドレスを画像データＲＡＭ部に転送し、画像メモリ部３０１から送られてくる画像データを画像サイズ分だけ書き込む。 - 特許庁