「Memory Access」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

To improve the processing speed or function of the whole device by reducing the plus duty factor of a memory and a bus line for the transfer processing of data to a buffer RAM and increasing the access efficiency of the memory.例文帳に追加

バッファＲＡＭに対するデータの転送処理についてのメモリ及びバスラインの占有率を低くしてメモリのアクセス効率を高くし、装置全体の処理速度や機能の向上を図る。 - 特許庁

The variable resistance memory device has bit lines BL, a plurality of plate lines PL, and a memory cell in which a variable cell resistance Rcell and an access transistor AT are connected in series between a corresponding plate line PL and a corresponding bit line BL.例文帳に追加

ビット線ＢＬと、複数のプレート線ＰＬと、可変セル抵抗ＲcellとアクセストランジスタＡＴを、対応するプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルを有する。 - 特許庁

The memory access circuit comprises a memory, a clock generation circuit for generating a reference clock signal, and a clock delay adjustment circuit for generating a delay clock signal by delaying the reference clock signal.例文帳に追加

メモリと、基準クロック信号を生成するクロック生成回路と、基準クロック信号を遅延して遅延クロック信号を生成するクロック遅延調整回路とを有するメモリアクセス回路を構成する。 - 特許庁

Before access to a memory section 1 is started, defect specifying data for specifying a storage area having the defect in the memory section 1 are transferred to a scan flip-flop SFF 2 from a fuse circuit 10.例文帳に追加

メモリ部１へのアクセスを開始する前に、メモリ部１内の欠陥を持つ記憶領域を特定するための欠陥特定用データがヒューズ回路１０からスキャンフリップフロップＳＦＦ２に転送される。 - 特許庁

This data operation method includes a flash memory and a controller having an interface connected to a host computer to enable the down/up load of optional data in the data area of the flash memory which is to access the host computer.例文帳に追加

フラッシュメモリと、ホストコンピューターに接続され、ホストコンピューターにアクセスしようとするフラッシュメモリのデータ領域に任意のデータをダウン／アップロード可能にするためのインタフェースを有する制御器を備える。 - 特許庁

To provide a frame synchronization detection circuit where a memory capacity is decreased when full bit search is conducted and that configures an information storage section by using a memory with a small capacity and at a low speed access time.例文帳に追加

全ビットサーチを行うと共にメモリ容量が減少するか、メモリ容量が少なく且つ低速のアクセス時間のメモリを用いて情報記憶部が構成できるフレーム同期検出回路の提供する。 - 特許庁

To provide a ferroelectric random access memory device comprising a reference circuit generating reference voltage being variable in accordance with variation in a polarization state of a ferroelectric capacitor of a memory cell caused by elapse of a time.例文帳に追加

時間の経過によるメモリセルの強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を含む強誘電体ランダムアクセスメモリ装置を提供する。 - 特許庁

To provide a dynamic random access memory formed at a semiconductor body comprising individual paired memory cell separated each other by a vertical electric isolation trench and separated from a support circuit.例文帳に追加

垂直方向の電気的アイソレーショントレンチにより互いに分離され、かつサポート回路から分離されている個々のメモリセルペアを有する半導体ボディに形成されたダイナミックランダムアクセスメモリを提供する。 - 特許庁

To provide a storage medium access controller capable of effectively utilizing the storage capacity of a flash memory by rewriting data for each byte even in the case of the flash memory disabled to erase data for each byte.例文帳に追加

１バイトごとのデータの消去ができないようなフラッシュメモリであっても、１バイトごとのデータの書き換えを可能にしフラッシュメモリの記憶容量を有効利用できる記憶媒体アクセス制御装置を得る。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

The integrated circuit 1 comprises the memory block 10 including a RAM macro 2, a first and a second scanning circuit 7, 8 having a plurality of scanning flip-flop (FF), and a parallel access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、パラレルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

To adequately restrict access to a memory card from terminal devices in a peripheral device which is connected to a network connectable to the plurality of terminal devices and allows the memory card to be removably mounted on it.例文帳に追加

複数の端末装置を接続可能とするネットワークに接続され、メモリカードを着脱可能とする周辺装置において、該メモリカードに対する端末装置からのアクセスを適切に制限する。 - 特許庁

To prevent concentration of a precharge current in a semiconductor memory device performing the read after the precharge, and also to provide the semiconductor memory device capable of reading at high speed, and its read access method.例文帳に追加

プリチャージしてからリードを行う半導体記憶装置において、プリチャージ電流の集中を防ぎ、かつ、高速リードが可能な半導体記憶装置及びそのリードアクセス方法を提供する。 - 特許庁

A process of terminating the access in the halfway because of the absence of the memory area to a memory space is actually carried out at the I/F block 13 by generating an ACK signal in a time of two clocks in the processor.例文帳に追加

実際にメモリ領域がなくアクセスを途中で終了させるメモリ空間に対する処理はＩ／Ｆブロック１３でプロセッサの内部２クロック分の時間でＡＣＫ信号を発生させて行う。 - 特許庁

Further, a DL driver 14 for the memory block MB2 is configured with transistors 22 and 23, a size of the access transistor 19 in the memory block MB1 is made appropriate, and the driver transistor 23 is arranged in an open area.例文帳に追加

また、メモリブロックＭＢ２用のＤＬドライバ１４をトランジスタ２２，２３で構成し、メモリブロックＭＢ１内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２３を配置する。 - 特許庁

To further improve access speed in a semiconductor memory adopting a late select system to which a lower order bit selecting way of a memory cell array out of read-out addresses is inputted late.例文帳に追加

読出しアドレスのうちメモリセルアレイのウェイを選択する下位ビットが遅れて入力されるレイトセレクト方式を採用した半導体記憶装置において、アクセス速度のさらなる向上を図ることにある。 - 特許庁

To cause an integrated-memory graphics display device to control the display access of a graphics processor in a manner that matches the cache mode of a CPU, thereby improving the efficiency of accessing graphics memory, and enhancing animation picture quality.例文帳に追加

メモリ統合型のグラフィックス表示装置において、ＣＰＵのキャッシュモードに適応してグラフィックスプロセッサの表示アクセスを制御し、グラフィックスメモリのアクセス効率を改善し、動画の画質を向上させる。 - 特許庁

To provide a semiconductor memory device which has a simple configuration without requiring any redundant cell array, has no risk of delaying access time and complicating the configuration and is provided with a defective memory cell relief means.例文帳に追加

冗長セルアレイを必要としない簡単な構成であり、アクセス時間が遅延する虞もなく、構成が複雑化することもない、欠陥メモリセル救済手段を備えた半導体記憶装置を提供する。 - 特許庁

To provide a display control method and device that decreases number of times of access to a display memory by writing still image data subjected to change to a memory storing display data only when the still image data of a succeeding frame are subjected to change.例文帳に追加

次にフレームの静止画データが変化した場合にだけ、その変化した静止画データを表示用データを記憶しているメモリに書き込むことにより、表示用メモりへのアクセス回数を減らす。 - 特許庁

To obtain an image memory device which can efficiently read image data out even when the image data are successively read out of an image memory not in the direction where burst access can be gained.例文帳に追加

バーストアクセスが可能な方向以外の方向に沿って画像データを画像メモリから連続的に読み出す場合でも、効率よく画像データを読み出すことができる画像メモリ装置を提供する。 - 特許庁

To provide an image forming apparatus that solves a problem that a controller mounted in a memory medium hangs up due to an application of static electricity during the access operation, which is associated with a nature of a memory medium having low static-electricity resistance.例文帳に追加

メモリメディアは、静電気に対する耐性が弱いために、アクセスが行われている際に静電気が印加され、メモリメディア内に搭載されているコントローラがハングアップしてしまうことが考えられる。 - 特許庁

To inspect whether a central processing computing device can normally access a physical memory or not by using a translation table read in a buffer provided into a memory management device, while running other program.例文帳に追加

メモリ管理装置に設けられたバッファに読み込まれた変換テーブルを用いて、中央処理演算装置が物理メモリへ正常にアクセスできるか否かを他のプログラムを実行したままで検査する。 - 特許庁

To provide a pattern generating device for testing a memory which can access a memory to be tested having an address region being in relation of 2n or more without generating a needless address other than the region.例文帳に追加

２^n以上の関係にあるアドレス領域を持つ被試験メモリに対して、その領域以外の無駄なアドレスを発生させることなく、アクセスすることができるメモリ試験用パターン発生装置を提供する。 - 特許庁

The MPEG decoder includes a microprocessor, decoder that decodes an image sequence, memory in common use with the microprocessor and the decoder, circuit that evaluates a delay in the decoder, and control circuit that gives memory access priority to the decoder, when the delay in the decoder is higher than a prescribed level or gives the memory access priority to the microprocessor when it is not.例文帳に追加

マイクロプロセッサと、イメージシーケンスを復号化するデコーダーと、マイクロプロセッサに、またデコーダーに共通するメモリーとを含み、またデコーダー遅延を評価する回路と、デコーダー遅延が予定レベルより大きければ、デコーダーにメモリーアクセス優先権を許与し、さもなければマイクロプロセッサにメモリーアクセス優先権を許与する制御回路とを含む、回路。 - 特許庁

In switching from the normal mode to a power saving mode, the route switching part 65 switches a first access route G1 to the external memory 34 to the second access routes G2, F2 in accordance with control of the control part 41 to switch an address space in which an address for the external memory 34 is mapped in the normal mode to an address space for the internal memory 44.例文帳に追加

経路切替部６５は、通常モードから省電力モードへの切替時に、制御部４１の制御に応じて、外部メモリ３４への第１アクセス経路Ｇ１を第２アクセス経路Ｇ２，Ｆ２に切替えることによって、通常モードにおいて外部メモリ用のアドレスがマッピングされていたアドレス空間を、内部メモリ用のアドレス空間に切替る。 - 特許庁

To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.例文帳に追加

同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁

When caching data in a memory, a host device and a storage in a communicating state with the memory are prepared, an extent record related to the memory is prepared, a storage access request is received from the host device, and at least one status field value inside the extent record is changed in response to the access request from the host device.例文帳に追加

本発明によれば、メモリ内のデータをキャッシュする場合に、メモリと通信状態にある記憶装置及びホスト装置を用意し、該メモリと関連しているエクステントレコードを作成し、該ホスト装置からの記憶装置アクセス要求を受取り、且つ該ホスト装置からのアクセス要求に応答して該エクステントレコード内の少なくとも１個の状態フィールド値を変化させる。 - 特許庁

Meanwhile, by using the functions of the rewritable memory 16 and the module group 20B, unspecified many users can use with convenience afforded to them, and even if illegal access is made to the rewritable memory 16 and the module group 20B, the access is prevented from extending to the non-rewritable memory 14 and the module group 20A side, thus maintaining the security characteristics.例文帳に追加

一方、書き換え可能メモリ１６とモジュール群２０Ｂの機能を用いて不特定多数のユーザが利用でき、利便性を図れるとともに、仮に書き換え可能メモリ１６やモジュール群２０Ｂに対して不正なアクセスが行なわれた場合でも、これを書き換え不能メモリ１４とモジュール群２０Ａ側に波及することを防止し、セキュリティ性の維持を図る。 - 特許庁

A protection setting check portion 14 contained in the information processing apparatus 1 checks whether or not the check request including the second access destination address information conforms to protection setting for the first program based on memory protection information that is established in a memory protection information storage portion 110 to detect a violation by a memory access request by the first program.例文帳に追加

情報処理装置１が有する保護設定チェック部１４は、第１のプログラムによるメモリアクセス要求の違反検出のためにメモリ保護情報記憶部１１０に設定されたメモリ保護情報に基づいて、第２のアクセス先アドレス情報を含むチェック要求が、第１のプログラムに対する保護設定に適合するものであるかをチェックする。 - 特許庁

The memory access advantageously becomes possible by a fact that the number of the standby states about the memory access is individually determined depending on at least one of a current status of the central processing unit (CPU), modes of the memory devices (FLAH/ROM, RAM, IO module) which should be accessed and analysis of address (adr).例文帳に追加

前記中央制御装置（ＣＰＵ）の現在の状態（ｓｔａｔｕｓ）および前記アクセスされるべきメモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）の様式およびアドレス（ａｄｒ）の解析の少なくとも一方に依存して、前記メモリアクセスについての前記待ち状態の数が個別に決定されることにより、有利にメモリアクセスが可能となる。 - 特許庁

The LCD driver (liquid crystal display drive device) IC chip 10 includes an input circuit 11 to which data is inputted, a RAM (Random Access Memory) 12 as a memory section, a logic circuit 13 as a data processing section, an internal semiconductor element circuit constituted in such a manner that the output circuit 14 etc., including a latch circuit and producing signal output are correlated.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

When a bus use request is issued from a DSP 13 before an access to a memory 11 corresponding to a bus use request from a CPU 12 is completed, an arbiter 15 activates the memory 11 corresponding to the bus use request from the DSP 13 in parallel with the access to the memory 11 corresponding to the bus use request from the CPU 12.例文帳に追加

アービタ１５は、ＣＰＵ１２からのバス使用要求に対応するメモリ１１へのアクセスが完了する前にＤＳＰ１３からバス使用要求がある場合、ＣＰＵ１２からのバス使用要求に対応するメモリ１１へのアクセスと並行してＤＳＰ１３からのバス使用要求に対応したメモリ１１の活性化を行なう。 - 特許庁

A shop terminal device 50 determines, in initializing a memory card 34 recording digital image data taken by a digital camera 20, whether the access speed to the memory card 34 is lower than a predetermined speed or not, and performs initialization to the memory card 34, only when the access speed is determined to be lower, so that a cluster size becomes larger than a block size.例文帳に追加

店頭端末装置５０は、デジタルカメラ２０による撮影によってデジタル画像データが記録されたメモリカード３４を初期化するに際し、当該メモリカード３４に対するアクセス速度が所定速度より遅いか否かを判定し、遅いと判定された場合のみメモリカード３４に対してクラスタサイズをブロックサイズより大きくする初期化を行う。 - 特許庁

To provide a management device with high maintainability which realizes a reliable system to easily be constituted by allowing necessary tasks to share only necessary modules without modifying a program and disabling others to access a memory directly to prevent the contents of tasks stored in the memory from being broken and which can also monitor specific access to the memory.例文帳に追加

プログラムを変更することなく必要なモジュールのみ必要なタスク間で共有させ、それ以外はタスク間でメモリに直接アクセスできず、メモリに記憶されているタスクの内容が破壊されるのを防止して信頼性の高いシステムを容易に構成することができ、かつメモリの特定アクセスの監視が行える保守性の高い管理装置を提供する。 - 特許庁

A storage device 100 comprises a cache segment allocation control section 201 for monitoring an access load to each cache segment 103, and adjusting the capacity of unallocated cache memory 102 and the capacity allocated to the cache segment according to the access load; and a cache memory addition monitoring section 204 for detecting an addition of cache memory and notifying of it.例文帳に追加

ストレージ装置１００は、各キャッシュセグメント１０３に対するアクセス負荷を監視し、該アクセス負荷に応じて、未割り当てのキャッシュメモリ１０２容量と、当該キャッシュセグメントに対する割り当て容量を調整するキャッシュセグメント割り当て制御部２０１と、キャッシュメモリの増設を検知し、通知するキャッシュメモリ増設監視部２０４と、を備える。 - 特許庁

When a mode switching signal 101 instructs a normal mode, a bank busy controlling part 3 prohibits the start of new access processing to an optional memory bank 5-n (0≤n≤3) among a plurality of memory banks 5-0 to 5-3 between the time when access processing to the memory bank 5-n is started and the time when a predetermined bank busy time passes.例文帳に追加

バンクビジー制御部３は、モード切り替え信号１０１によって通常モードが指示されている場合は、複数のメモリバンク５−０〜５−３の内の任意のメモリバンク５−ｎ（０≦ｎ≦３）に対するアクセス処理が開始されてから予め決められているバンクビジー時間が経過するまでの間、メモリバンク５−ｎに対する新たなアクセス処理の開始を禁止する。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

To provide a double-sided display device which is provided with a high function at a low cost without using an expensive RAM(random access memory).例文帳に追加

高価なビデオＲＡＭを用いることなく低コストで高い機能を備えた両面タイプの表示装置を提供することを目的としている。 - 特許庁

To provide a complex computer system which can write in a memory for both a current operational system and a standby system without slowing CPU access operation.例文帳に追加

ＣＰＵのアクセス動作を低下させることなく現用系および予備系のメモリに書き込みを行うことができる複合計算機システムを得る。 - 特許庁

To attain high speed access without using complicated control circuits in an information processor having an external memory means which is accessed by sectors.例文帳に追加

セクタ単位でアクセスされる外部記憶手段をもつ情報処理装置において、複雑な制御回路を用いずにアクセスの高速化を図ること。 - 特許庁

To reduce unnecessary memory access which may cause suspension of transfer time or increase of power consumption when transferring image data for each reduction image.例文帳に追加

画像データを縮小画像ごとに転送する際の、転送時間の増大や電力消費の増大につながる、不要なメモリアクセスを低減する。 - 特許庁

To provide a device, a program product, and a method which make effective the resetting of a processor in multiprocessor environment by using a memory access interruption.例文帳に追加

メモリ・アクセス割込みを利用して、マルチプロセッサ環境内のプロセッサのリセットを有効にする装置、プログラム製品、及び方法を提供すること。 - 特許庁

The DPRAMs 60 and 61 are mapped by MP 8 to the memory space of the CPU 1, which is able to gain direct access thereto.例文帳に追加

ＤＰＲＡＭ６０及び６１は、ＭＰ８によってＣＰＵ１のメモリ空間にマッピングされ、ＣＰＵ１からダイレクトにアクセスすることができる。 - 特許庁

The address converting means 21-0 of a CPU 2-0 converts an address referred to in memory access from a logical address into a physical address and outputs it.例文帳に追加

ＣＰＵ２−０のアドレス変換手段２１−０はメモリアクセスで参照されるアドレスを論理アドレスから物理アドレスに変換して出力する。 - 特許庁

The address generation apparatus is incorporated into a DMA control unit, a memory access control unit, a display control unit and the like, and the resolution conversion or the like is performed.例文帳に追加

このアドレス生成装置をＤＭＡ制御装置、メモリアクセス制御装置、表示制御装置等に内蔵し、解像度変換等を実現する。 - 特許庁