「bit levels」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then high frequency sub bands are entropy-coded in the bit stream in the order of levels (105, 113, 114) and in the order of tiles (107, 111).例文帳に追加

次に、高周波数サブバンドが、レベル順（１０５、１１３、１１４）、タイル順（１０７、１１１）でビットストリーム中へエントロピー符号化される。 - 特許庁

To encode a multi-bit data word as a plurality of multilevel symbols respectively having one value selected among a plurality of prescribed levels.例文帳に追加

所定複数のレベルから選択された１つの値をそれぞれ有する複数のマルチレベルシンボルとして複数ビットデータワードを符号化する。 - 特許庁

Each of memory cells in a memory cell array 100 holds n bit data corresponding to 2^n threshold levels.例文帳に追加

メモリセルアレイ１００中のメモリセルの各々は、２^n個のしきい値レベルに対応してｎビットのデータを保持できる。 - 特許庁

In the bit stream, the control information is specified by a sequence, a scene, a frame, an area in the frame, or other syntax levels.例文帳に追加

ビットストリームにおいて、制御情報は、シーケンス、シーン、フレーム、フレーム内の領域、または他のシンタックスレベルで指定される。 - 特許庁

Sub-threshold leakage current becomes the same value at the sets of each other, so that the potential levels of two complementary bit lines keep the same value.例文帳に追加

サブスレッショルドリーク電流は互いの組で同じ値となるため２本の互いに相補のビット線の電位レベルは同じ値を維持する。 - 特許庁

A user is prompted to designate the priority levels *1-*3 and the lower limit bit rate about a capacity cut-excepted region Y1-2 and remaining regions.例文帳に追加

容量削減除外領域Ｙ１−２、残りの領域について優先順位＊１乃至＊３及び下限ビットレートをユーザに指定させる。 - 特許庁

To provide an MRAM (Magnetic Random Access Memory) which permits readout operation stable to bit line clamping voltage levels.例文帳に追加

ビットラインクランピング電圧レベルに対して安定な読み出し動作が可能なＭＲＡＭを提供する。 - 特許庁

A third data bit can be transmitted by two D.C levels supplied by two pairs of data lines.例文帳に追加

２対のデータ線によって供給される２つのＤＣレベルにより、第３のデータビットを伝送することができる。 - 特許庁

Similarly, seven-bit data can be transmitted by four D.C. levels supplied by four pairs of data lines.例文帳に追加

同様に、４対のデータ線によって供給される４つのＤＣレベルにより、７つのビットデータを送信することができる。 - 特許庁

Output command data generating circuits 230A to 230H decide the logical levels of command data DC composed of 8 bits, for every bit.例文帳に追加

出力コマンドデータ生成回路２３０Ａ〜２３０Ｈは、８ビットで構成されるコマンドデータDCの各ビット毎にその論理レベルを判別する。 - 特許庁

The test circuit is coupled to the bit lines, the determines selectively the voltage levels appearing on the bit lines based on a measured current level and supplies externally an electrical signal representative of the sensed voltage levels to the ferroelectric memory device.例文帳に追加

該テスト回路はビット線へ結合されており、測定した電流レベルに基づいてビット線上に表われる電圧レベルを選択的に決定し且つ検知した電圧レベルを表わす電気信号を外部的に強誘電体メモリ装置へ供給する。 - 特許庁

A nonvolatile memory device comprises: bit lines connected to cell strings; page buffers which are connected to the bit lines, and which establish approximate target bit line forcing voltage levels for the bit lines; and bit line forcing voltage clamp circuits which are connected between the bit lines and the page buffers, and which make a precise adjustment to the established approximate target bit line forcing voltage levels.例文帳に追加

セルストリングに連結されたビットライン、ビットラインに連結され、プログラム動作時に、ビットラインにターゲット・ビットライン・フォーシング電圧レベルを大体のところで形成するページバッファ、及び前記ビットラインと前記ページバッファとの間に連結され、大体のところ形成されたターゲット・ビットライン・フォーシング電圧レベルを精密に調整するビットライン・フォーシング電圧クランプ回路を具備する不揮発性メモリ装置である。 - 特許庁

To enable ATM technology to individually cope with common processing not relying upon the levels or modes, bit widths in the same mode, parity adding methods which vary depending upon the levels, and operating modes of cells used on a physical layer side on an ATM layer side after recording all cell information, such as the levels, modes, UDF presence/absence, bit widths, parity adding methods, etc., of the cells.例文帳に追加

ＡＴＭ技術において、物理レイヤ側で使用されるセルのレベル又はモードや、同一モードにおけるビット幅や、レベルによるパリティー付加方法や、動作モードによらない共通処理が可能となり、予めそのレベル、モード、ＵＤＦの有無、ビット幅、パリティ付加方法などすべてのセル情報を認識したうえで、ＡＴＭレイヤ側において個別に対応できるようにする。 - 特許庁

To perform control so that a bit error rate in a multi-value intensity modulation becomes the same at all signal levels to prevent the bit error rate for a regular recipient from being deteriorated drastically.例文帳に追加

多値強度変調において符号誤り率が全ての信号レベルで同じになるように制御し、正規受信者の符号誤り率が大幅に劣化するのを防止する。 - 特許庁

A technology which minimizes difference of capacitance between global bit lines by connecting the global bit lines to the memory cells having a variety levels in the three-dimensional array is also disclosed.例文帳に追加

また、グローバルビット線を３次元アレイ内の様々なレベルのメモリセルに接続してグローバルビット線間の静電容量差を最小化させる技術を開示する。 - 特許庁

A header is fixedly arranged before actual information, a frame form for discriminating bits by pulse width is basically adopted, furthermore, for a specific bit immediately after the header, bit information is loaded also by signal levels of High/Low.例文帳に追加

実情報の前にヘッダが固定的に配置され、基本的にはパルス幅でビット判別をするフレーム形式を採用するが、さらにヘッダ直後の特定ビットについてはハイ・ロウの信号レベルによってもビット情報を載せる。 - 特許庁

In a bit line current switching section 110, a plurality of pairs of bit lines are connected in series between the node N1 and the node Ns so that directions of a reciprocating current pulse formed respectively in the plurality of pairs of bit lines correspond to each of data levels of input data of a plurality of bits.例文帳に追加

ビット線電流切換部１１０は、複数のビット線対にそれぞれ形成される往復電流パスの方向が、複数ビットの入力データのデータレベルのそれぞれに対応するように、ノードＮ１とノードＮｓとの間に複数のビット線対を直列に接続する。 - 特許庁

Also, each of sub-bit line is arranged in parallel to a signal line connected to six bank selection lines BSni and a main bit line, and a memory cell transistor can be selected by combining levels of two virtual GND lines VGi, VGi+1 arranged at a left side and a right side of this main bit line DGi.例文帳に追加

また、副ビット線のそれぞれを６本のバンク選択線ＢＳniに入力される信号および主ビット線に対して平行に配置され、この主ビット線ＤＧi の左右に配置された２本の仮想ＧＮＤ線ＶＧi 、ＶＧi+1 のレベルの組み合わせにより、メモリセルトランジスタを選択可能としている。 - 特許庁

Each physical system has three energy levels in which two transitions are optically possible, and the quantum bit is expressed according to the state of superposition of the two levels constituting remaining optically prohibitive transition, and a plurality of physical systems are combined by a common resonator mode.例文帳に追加

各物理系は3つのエネルギー準位を有し、2つの遷移が光学的に遷移可能であり、量子ビットが残りの光学的に禁制な遷移を構成する2つの準位の重ね合わせの状態によって表され、複数の物理系が共通の共振器モードにより結合されている。 - 特許庁

The color signal level correction section 72 corrects partial or all color signals within one frame so as to increase signal levels so that data of pixels of originally low levels become 0 data and a problem that the search image is not colored, is solved when reducing bit length of color difference data.例文帳に追加

色信号レベル補正部７２は、色差データのビット長を削減する時に、もともとレベルが低い画素のデータが０データとなり、サーチ画像では、色が付かなくなる問題を改善するために、１フレーム内の一部または全部の色信号について信号レベルを増加方向に補正する。 - 特許庁

To provide an optical signal regenerating repeater capable of regenerating an optical communication signal, while minimizing the occurrence of a bit errors, even in general cases wherein the mark levels and space levels form an asymmetrical distribution for inputted optical signal intensity (probability density).例文帳に追加

入力する光通信信号強度（確率密度）においてマークレベルとスペースレベルが非対称な分布形状をしている一般の場合においても、ビットエラーの発生を最小限に抑えたまま光通信信号の再生が行える光信号再生中継器を提供する。 - 特許庁

When a brightness coefficient is varied step by step by impressing an external adjustment signal, a dithering algorithm is applied so as to vary the gray scale levels of the input image signal into finer gray scale levels (by 0.25 bit) in order to adjust the color coordinates.例文帳に追加

色座標を調整するために外部調整信号を印加して輝度係数を一段階ずつ変化させる時ディザリングアルゴリズムを適用して入力映像信号の階調レベルをさらに微細な階調レベル（０．２５ビットずつ）段階に変換するようにする。 - 特許庁

The radio device 30, however, detects n second radio wave intensity levels, corresponding to n second radio waves received from the radio device 10, applies rearrangement, based on the interleaving method to n detected second radio wave intensity levels and generates a secret key Ks2 consisting of the same bit string as the secret key Ks1, on the basis of n second rearranged radio wave intensity levels.例文帳に追加

また、無線装置３０は、無線装置１０から受信したｎ個の第２の電波に対応するｎ個の第２の電波強度を検出し、その検出したｎ個の第２の電波強度にインターリーブ方式による並び替えを施し、その並び替えたｎ個の第２の並替電波強度に基づいて秘密鍵Ｋｓ１と同じビット列からなる秘密鍵Ｋｓ２を生成する。 - 特許庁

The radio device 10 detects n first radio wave intensity levels, corresponding to n first radio waves received from the radio device 30, applies rearrangement, based on an interleaving method to n detected first radio wave intensity levels and generates a secret key Ks1 consisting of a bit string, on the basis of n first rearranged radio wave intensity levels.例文帳に追加

そして、無線装置１０は、無線装置３０から受信したｎ個の第１の電波に対応するｎ個の第１の電波強度を検出し、その検出したｎ個の第１の電波強度にインターリーブ方式による並び替えを施し、その並び替えたｎ個の第１の並替電波強度に基づいてビット列からなる秘密鍵Ｋｓ１を生成する。 - 特許庁

In a semiconductor memory cell in which electric charges are stored corresponding to the levels of write bit lines WBit under instructions from write word lines WWrd and, meanwhile, the levels of readout bit lines RBit are made to transit under instructions from readout work lines RWrd, the write word lines WWrd are laid between grounding lines GND and the readout word lines RWrd.例文帳に追加

書込ワード線ＷＷｒｄの指示によって書込ビット線ＷＢｉｔのレベルに対応して電荷を蓄積する一方、読出ワード線ＲＷｒｄの指示によって蓄積した電荷に応じて読出ビット線ＲＢｉｔのレベルを遷移させる半導体メモリーセルにおいて、書込ワード線ＷＷｒｄを、接地線ＧＮＤと読出ワード線ＲＷｒｄとの間に配列させる。 - 特許庁

In order to decrease the appearance of contouring, in the boundary of adjacent portions in an image with approximate gradations, for the stored bit mask array, most of inputs within the bit mask array are the same with respect to consecutive gray levels.例文帳に追加

輪郭削りの出現を減少させるため、近似する階調を有する画像の隣接する部分の境界において、記憶されたビットマスクアレイは、連続するグレレベルについてのビットマスクアレイ内の入力のほとんどが同ようなものである。 - 特許庁

To provide an apparatus and a method for filtering a glitch within a data communication controller for receiving an asynchronous input data signal having a predetermined input bit period and sending an output data signal corresponding to the input data signal while changing between two signal levels representing two bit values.例文帳に追加

２つのビット値を表す２つの信号レベルの間を変化し、所定の入力ビット周期を有する非同期入力データ信号を受信し、この入力データ信号に対応する出力データ信号を送出するデータ通信コントローラ中でグリッチをフィルタリングする装置と方法。 - 特許庁

A potential of a bit line is detected by bit line potential detecting circuits 21, 22 having different detection levels, a volatile cell is specified by comparing the outputs by a latch set circuit 26, the compared result is set to a latch circuit 23, and write-in operation is performed by a page program method.例文帳に追加

ビット線の電位を、異なる検知レベルを有するビット線電位検知回路２１、２２で検知し、ラッチセット回路２６により、その出力を比較することで揮発セルの特定を行ない、比較した結果をラッチ回路２３にセットし、ページプログラム手法により書き込み動作を行なう。 - 特許庁

A count section 6 calculates the number of prescribed bit levels as a count value in a prescribed bit string constituting the image data of a certain frame and carries out discrimination of moving images in a scanning line unit by comparing the count value relating to the frame with the count value relating to the previous frame.例文帳に追加

カウント部６は、あるフレームの画像データを構成する所定のビット列において、所定のビットレベルの個数をカウント値として算出し、このフレームに関するカウント値を従前のフレームに関するカウント値と比較することによって、動画の判別を走査線単位で行う。 - 特許庁

Since an indicator bit for recording the leading edge recording power level P2 is used as an initial value in the process to determine an indicator bit for trailing edge recording power level P3, a plurality of recording power levels of polynary records can be set in a short time compared to a conventional manner.例文帳に追加

後エッジ部記録パワーＰ３用の指示ビットの決定のための処理において、前エッジ部記録パワーＰ２用の指示ビットを初期値として用いているので、従来と比較して短時間で多値記録の複数の記録パワーを設定することができる。 - 特許庁

The output levels of the n-th step bit output line and the (n+1)th step bit output line are compared with each other by an EXOR circuit 30, and its output is inputted to a latch circuit 34 to switch on-off the power to the shift register 20.例文帳に追加

第ｎ段目のビット出力線と第（ｎ＋１）段目のビット出力線の出力レベルとがＥＸＯＲ回路３０で比較されてその出力がラッチ回路３４に入力しシフトレジスタ２０への電力の供給／遮断が切り替えられる。 - 特許庁

For example, five level codes having first to fifth to fifth code levels are allocated to the multilevel symbol, and the first conversion step includes a step for converting a first prescribed bit value into a third code level and converting a second prescribed bit value into a second code level.例文帳に追加

例えば、マルチレベルシンボルには、第１〜第５符号レベルを有する５レベル符号が割り当てられ、第１変換ステップは、第１所定ビット値を第３符号レベルに変換し、第２所定ビット値を第２符号レベルに変換するステップを含む。 - 特許庁

The most significant bit CTRL[2] of the control signal is used for the decoder 5 to select the gradation voltages VH and VL, and the lower bit CTRL[1:0] is used to select one of gradation voltages obtained by redividing the gradation voltages VH and VL to four levels.例文帳に追加

制御信号の最上位ビットＣＴＲＬ［２］はデコーダ５が階調電圧ＶＨ，ＶＬを選択するために用いられ、下位側ビットＣＴＲＬ［１：０］は、階調電圧ＶＨ，ＶＬを４レベルに再分割した階調電圧から一つを選択するために用いられる。 - 特許庁

In a memory cell where column select signals CA1... are at L levels, the held data is read to read bit lines RBIT1..., and written again (read back) via write selectors WSLC1... and a write bit line WBIT1, and thus original stored data is maintained.例文帳に追加

一方、カラムセレクト信号ＣＡ１…がＬレベルのメモリセルは、保持データがリードビットラインＲＢＩＴ１…に読み出され、ライトセレクタＷＳＬＣ１…およびライトビットラインＷＢＩＴ１を介して再度書き込まれる（リードバックされる）ことにより、元の記憶データが維持される。 - 特許庁

At least one code is applied to an information bit of each level in a designated subset among all level sets, the information bit with respect to the level in the designated subset is coded and information bits with respect to levels in subsets that are not designated are not coded.例文帳に追加

レベルの全セットのうち指定されたサブセットにおける各レベルの情報ビットの部分に少なくとも１つの符号を適用し、指定されたサブセットにおけるレベルに対する情報ビットの部分は符号化され、指定されないサブセットにおけるレベルに対する情報ビットの部分は符号化されない。 - 特許庁

The bit line precharge signal BLEQBR and the shared signal SHRR are the signals changing opposite in the first level or second level, e.g. "H" or "L" logical levels.例文帳に追加

ビット線プリチャージ信号ＢＬＥＱＢＲとシェアード信号ＳＨＲＲとは、第１のレベルまたは第２のレベル、たとえば、“Ｈ”または“Ｌ”の論理レベルが逆方向に遷移する信号である。 - 特許庁

BL information is bit-depth upsampled using separate look-up tables (LUT) for inverse tone mapping on a plurality of hierarchy levels, such as picture level, slice level or MB level.例文帳に追加

本発明によると、ＢＬ情報はピクチャレベル、スライスレベル、ＭＢレベルなどの複数の階層的レベルでのインバーストーンマッピングのための個別のルックアップテーブル（ＬＵＴ）を用いてビット深度アップサンプリングされる。 - 特許庁

Many counts of sampled pulse voltage levels are recorded between the delayed clock pulses and stored as consecutive pulses of the binary pulse bit stream.例文帳に追加

サンプリングされたパルス電圧レベルの多数のカウントは、各遅延クロックパルス間に記録され、二進化パルスビットストリームの連続パルスとして蓄積される。 - 特許庁

Thus, leakage current and unnecessary power consumption can be reduced by controlling the voltage levels of the word lines and bit lines according to the operating modes such as the standby operating mode and the normal operating mode.例文帳に追加

これにより、待機動作モードや正常動作モードのような動作モードにより、ワードライン及びビットラインの電圧レベルを制御することによって、漏れ電流を減らし、不要な電力消費を減らすことができる。 - 特許庁

A compressed bit stream corresponding to a minimum set of passes required to satisfy the visual quality levels in the visual quality table is identified and sequenced to a designated level in the visual quality table to obtain a compressed digital image.例文帳に追加

視覚品質テーブル中のレベルを満たすのに必要な最小のパスの組と対応する圧縮ビットストリームを識別し視覚品質テーブル中で指定されたレベルへ順序付け圧縮ディジタル画像を得る。 - 特許庁

When the logical levels of two continuous data bits are equal, an equalizer 154 equalizes the incapsulated signal for decreasing the transmitting level of the second bit to a prescribed level.例文帳に追加

等化器１５４は連続する２つのデータビットの論理的レベルが同一な場合、二番目のビットの送信レベルの大きさを所定のレベルに減少させるためにインキャプシュレーションされた信号を等化する。 - 特許庁

To exactly measure one bit period even when a plurality of drive levels of a bus more than "3" are specified when asynchronous communication is performed between a master and a plurality of slaves connected to the master via the bus.例文帳に追加

マスタとバスを介して接続される複数のスレーブとの間で非同期通信を行う際にバスのドライブレベルが「３」以上の複数規定されている場合でも、１ビット期間の測定を正確に行う。 - 特許庁

A code "0" or "1" can be determined on each of the n levels, and n-bit quantized data can be obtained according to the determination on each level.例文帳に追加

これによりｎ種の各レベルごとに符号「０」又は「１」の判定を行うことができ、これら各レベルごとの判定結果に基づいてｎビットの量子化データを得ることができる。 - 特許庁

Logic levels of all the bits of the serial data can be measured in one sitting, by aligning the head cursor to the start bit and by adjusting the interval.例文帳に追加

先頭のカーソルをスタートビットに合わせてその間隔を調整するだけで、シリアルデータの全ビットのロジックレベルを一度に計測することができる。 - 特許庁

A meter ECU 10 is equipped with: a comparing part 13 for comparing signal levels on a communication line 7 with predetermined two receiving thresholds for magnitude; and a communication IC 12 for reproducing a bit stream on the basis of comparison results by the comparing part 13.例文帳に追加

メータＥＣＵ１０は、通信ライン７上の信号レベルと所定の２つの受信用閾値とを大小比較する比較部１３と、比較部１３による比較結果に基づいてビット列を再生する通信ＩＣ１２とを備える。 - 特許庁