「bus」に関連した英語例文の一覧と使い方(426ページ目) - Weblio英語例文検索

A power converter (101) comprises a heat sink (106), a power board (100) which is placed on the heatsink, a support (102) which is provided with a planar bus bar electrode (110) that supplies power and is arranged on the power board, and a frame (105) for fixing the support arranged on the power board to the heatsink.例文帳に追加

放熱器(106)と、半導体実装され、前記放熱器に載置された電力基板(100)と、電力を供給する平板形状のバスバ電極(110)が設けられ、前記電力基板上に配置された支持体(102)と、前記電力基板上に配置された前記支持体を前記放熱器に固定するフレーム(105)とを有することを特徴とする電力変換装置(101)を提供する。 - 特許庁

In this engine module, a bridge circuit PWM-driving the respective solenoid coils 22, 23 of the actuator 20 is formed by bus bars 31a-31d, 36, 39a-39h, 43 or an FPC, is housed in a module body 21a, and is directly connected to the actuator 20 via a connector 41 as a switch unit 21.例文帳に追加

アクチュエータ２０の各電磁コイル２２，２３をＰＷＭ駆動するブリッジ回路をバスバー３１ａ〜３１ｄ，３６，３９ａ〜３９ｈ，４３またはＦＰＣで形成してモジュール本体２１ａ内に収納し、これをスイッチユニット２１としてコネクタ４１を介してアクチュエータ２０に直接接続する。 - 特許庁

In a low-voltage region before multiplication develops, since a hot carrier flows inside the first embedded layer 110a formed in the vicinity of the first mesa 109, a flat part of multiplication factor (M)=1 appears in the photocurrent-voltage characteristic, and a leakage bus of current becomes less apt to be formed at an interface between a passivation membrane 113 and the second embedded layer 110b.例文帳に追加

これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、かつ保護膜１１３と第２埋込み層１１０ｂとの界面に電流のリークバスが形成され難くなる。 - 特許庁

A CPU of the mother board monitors a status signal 506 showing ON/OFF state of power supply from a power control LSI 201h, 202h of each extension board, confirms whether a control signal for control instruction of power ON/OFF is appropriate or not based on the monitoring result, and directly transmits the control signal to the power control LSI separately from a PCI bus.例文帳に追加

マザーボードのＣＰＵは、各拡張ボードの電源制御用ＬＳＩ２０１ｈ，２０２ｈから電源のＯＮ／ＯＦＦ状態を示すステータス信号５０６をモニタし、モニタ結果によって、電源ＯＮ／ＯＦＦの制御指示を行う制御信号が適切であるか確認し、ＰＣＩバスとは別に直接、この電源制御用ＬＳＩに制御信号を送信する。 - 特許庁

Also, in the case that SOF is detected from data received from a personal computer 3 by the USB I/F 13, the switching means 30 is switched from OFF to ON, the power is supplied from the AC adapter 2 to the constituting parts other than the USB bus 11 and the USB I/F 13 and the power is supplied to the entire audio device 1.例文帳に追加

また、ＵＳＢ Ｉ／Ｆ１３によりパソコン３から受信したデータからＳＯＦが検出された場合に、切替手段３０がＯＦＦからＯＮに切り替えられ、ＡＣアダプタ２からＵＳＢバス１１及びＵＳＢ Ｉ／Ｆ１３以外の構成部に電力が供給され、オーディオ装置１全体に電力が供給される。 - 特許庁

A routing processing part 12 registers port numbers of various functional parts (EtherNet I/F 13 or the like) in the software PLC 10, as port information 12a, to be transferred to the addressed functional part, while referring to a backplane bus message header 17 (31) in every message reception, or referring to the port information 12a when an addressed station is the own station.例文帳に追加

ルーティング処理部１２は、ソフトウェアＰＬＣ１０内の各種機能部（イーサネットＩ／Ｆ１３等）のポート番号をポート情報１２ａとして登録しており、メッセージ受信する毎にそのバックプレーンバスメッセージヘッダ１７（３１）を参照して、宛先局が自局である場合には、ポート情報１２ａを参照して、宛先の機能部に転送する。 - 特許庁

User-specific inside information written for the digital broadcasting receiving set from a CPU 109 through a system bus 115 into an EEPROM 107 is read and concealed, then an SD Card device 112 as a writing means is used to write user-specific information into an SD Card as a recording medium, and the user-specific inside information written into the EEPROM 107 is deleted.例文帳に追加

デジタル放送受信装置に対してＣＰＵ１０９からシステムバス１１５を通じてＥＥＰＲＯＭ１０７に書き込まれたユーザ固有の内部情報を読み出し、秘匿化した後、書き込み手段であるＳＤ Ｃａｒｄ装置１１２を用いて記録媒体であるＳＤ Ｃａｒｄにユーザ固有の情報を書き込み、ＥＥＰＲＯＭ１０７に書き込まれたユーザ固有の内部情報を削除する。 - 特許庁

A collector terminal and an electric power line of transistors Q3 to Q6 on the upper stage side are wired by a bus bar 48 made of a copper plate, in the wiring structure of the inverter circuit to realize a bipolar driving method by using the non-isolated type transistors Q1 to Q6 on which a radiating fin doubly serves as a connector terminal.例文帳に追加

放熱フィンがコレクタ端子を兼ねている非絶縁形のトランジスタＱ１〜Ｑ６を用いてパイポーラ駆動法を実現するインバータ回路の配線構造において、上段側のトランジスタＱ３〜Ｑ６のコレクタ端子と電源ラインとを銅板よりなるバスバー４８で配線するものである。 - 特許庁

On assembling the input and output device, the computer system executes an instruction involving the I/O bus access to a memory to be used after the assembling by the input and output device, judges no failure when a result as regulated is obtained by this instruction, and issues an assembling instruction to assemble the input and output device to the system.例文帳に追加

入出力装置組込みに際してコンピュータシステムが、当該入出力装置が組込み後に使用するメモリへのＩ／Ｏバスアクセスを伴う命令を実行し、この命令により規定どおりの結果が得られた場合に障害無しと判定し、初めて組み込み命令を発行し当該入出力装置をシステムに組み込むようにする。 - 特許庁

An insulating spacer 8 for providing ground and phase insulation while supporting an electric line such as bus bars placed in a high voltage distribution panel is formed by using polyimide or polyamide based thermoplastic resin for injection molding of a cylindrical hollow column 11 set at a reference length, a flange 12 ranging to both ends of the column and a reinforcing rib 13 formed on the peripheral face of the column into one unit.例文帳に追加

高圧配電盤の盤内に敷設した母線などの電路を支持して対地，相間を絶縁する絶縁スペーサ８を、ポリイミド，もしくはポリアミド系の熱可塑性樹脂を材料として、基準長さに設定した円筒形の中空主柱１１，該主柱の両端に連なるフランジ１２，および主柱の周面上に形成した補強リブ１３を一体に射出成形して構成する。 - 特許庁

To provide a bus extension input/output adapter control system for data processor, with which an input/output device can be extended without changing an existent data processor having only one input/output interface slot and throughput pressure caused by the extension of the input/output device can be suppressed to a minimum when connecting plural input/output devices to the existent device.例文帳に追加

１つの入出力インタフェーススロットしかない既設のデータ処理装置に複数の入出力装置を接続する場合に、既存装置を変更することなく入出力装置を増設でき、且つ、入出力装置の増設による処理能力圧迫を最小限に抑えるデータ処理装置のバス拡張入出力アダプタ制御方式を提供する。 - 特許庁

A 1394 I/F part 708 of a computer 700 is connected through the 1394 serial bus to a 1394 I/F part 749 of the printer 740, and data are transferred through three virtual channels, that is, a job channel 760 for print data, a management channel 761 for a state request command, and a extended channel 762.例文帳に追加

コンピュータ７００の１３９４Ｉ／Ｆ部７０８とプリンタ７４０の１３９４Ｉ／Ｆ部７４９は、１３９４シリアルバスを介して接続され、仮想的な３つのチャネル、即ち印刷データ用のジョブチャネル７６０、状態要求コマンド用の管理チャネル７６１、及び拡張チャネル７６２によってデータが転送される。 - 特許庁

Each substation is provided with a measuring instrument which measures bus bar voltage change, line voltage change and zero phase voltage, etc. and a monitoring device which monitors them, the monitoring device of each substation acquires intercept information on a breaker and information on the operating state of a protective relay and notifies an electrical accident information provision system of the acquired information via a communication network.例文帳に追加

各変電所に、母線電圧変化、線路電圧変化、零相電圧などを測定する計測機器とそれらを監視する監視装置を設け、さらに各変電所の監視装置は、遮断器の遮断情報、保護継電器の動作状況の情報を取得し、該取得した情報を通信ネットワークを介して電気事故情報提供システムに通知する。 - 特許庁

The transmission and reception device is equipped with at least an image information memory 12 composed of a volatile memory which stores image information, etc., an operation display part 14, a printing part 18, a scanner 19, and a transmission and reception control part 16 where a communication control part 20 for transmission and reception is connected through a data bus line 21.例文帳に追加

送受信装置１０は、少なくとも画情報等を記憶する揮発性メモリからなる画情報メモリ１２、操作表示部１４、印刷部１８、スキャナ１９、電話回線２０１を介して送受信するための通信制御部２０をデータバスライン２１を介して接続してなる送受信制御部１６を備えて構成される。 - 特許庁

Each of emitter terminals of a plurality of parallel-connected unit transistor devices (3UN1, 3UN2) disposed on at least DC negative bus-bar side of a converter 1 and an inverter 3 and DC negative side main-circuit terminal of a unit capacitor corresponding to it are connected to each other through a connection conductor (13) with roughly even width and thickness.例文帳に追加

コンバータ１およびインバータ３の少なくとも直流負母線側に配置される並列接続の複数の単位トランジスタ素子（３ＵＮ１，３ＵＮ２）のエミッタ端子とそれに対応する単位コンデンサの直流負側主回路端子とを、ほぼ均等な幅と厚みを持つ接続導体（１３）によって接続する。 - 特許庁

A USB host controller 711 outputs a bus reset signal to the USB devices 16, 18, 13, 17 when a predetermined standby time passes after a pull-up of a D+/D- signal line of the USB devices 16, 18, 13, 17 connected to a USB root hub 800 is detected (step S110).例文帳に追加

ＵＳＢホストコントローラ７１１は、ＵＳＢルートハブ８００に接続されたＵＳＢデバイス１６，１８，１３，１７の信号線Ｄ＋，Ｄ−のプルアップを検出した時から予め設定された待機時間の経過後に、当該ＵＳＢデバイス１６，１８，１３，１７へバスリセット信号を出力する（ステップＳ１１０）。 - 特許庁

A reference clock supplied from a clock package 12 is fed to each of interface packages 141-14n and a multiplexer demultiplexer package 16 via a multiplex data clock wire 18, multiplexer control circuits 421-42n of the interface packages 141-14n transmit the multiplexed data to the multiplexer demultiplexer package 16 via a multiplex bus 20, based on the supplied clock.例文帳に追加

クロックパッケージ１２から供給される基準クロックを多重データ用クロック配線１８を介して各インターフェイスパッケージ１４１〜１４ｎ及び多重分離パッケージ１６に供給し、各インターフェイスパッケージ１４１〜１４ｎの多重制御回路４２１〜４２ｎではその供給されたクロックに基づいて多重データを多重バス２０を介して多重分離パッケージ１６に伝送する。 - 特許庁

For a semiconductor device 10 for which the burn-in is performed, a signal that is a fine current is input into/output from a motherboard 30 via a device drive unit 20, and the supply of the main power that is a large current is carried out from bus bars 33 and 34 separate from the motherboard 30, via the device drive unit 20.例文帳に追加

バーンインが実施される半導体デバイス１０に対し、微小電流である信号の入出力はマザー基板３０からデバイス駆動ユニット２０を介して行い、大電流である主電源の供給はマザー基板３０とは別のバスバー３３，３４からデバイス駆動ユニット２０を介して行う。 - 特許庁

The electronic equipment having a serial ATA interface is configured to control the serial ATA interface (serial ATA bus) to enter a power-saving mode (Step S8) according to the confirmation of the execution completion of a command concerned (Step S4) when issue or reception of a predetermined command is detected (Step S2).例文帳に追加

シリアルＡＴＡインタフェースを持つ電子機器において、予め定められたコマンドの発行または受信が検知された場合に（ステップＳ２）、当該コマンドの実行完了が確認されたことに応じて（ステップＳ４）、シリアルＡＴＡインタフェース（シリアルＡＴＡバス）のパワーセーブモードへの移行が制御される（ステップＳ８）構成とする。 - 特許庁

When checking the connection condition for an address bus, a plurality of addresses is assigned in order to write data different in every address, to the device 5, the data of the first assigned address is read out thereafter, and it is checked whether the actually read-out data is different from the data assigned when writing the data to the first assigned address.例文帳に追加

そして、アドレスバスの接続状態をチェックする場合に、デバイス５に対して、複数のアドレスを順次に指定して該アドレス毎に異なるデータを書き込んだ後、最初に指定したアドレスのデータを読み出し、実際に読み出されたデータが、最初に指定したアドレスへのデータ書き込み時に指示したデータと異なるか否かを調べる。 - 特許庁

When the determination is made that the generation speed is higher than the output speed, a low- resolution image data is generated by lowering the resolution of the input image data, then the compression processing and the output processing to the bus for the low-resolution image data are re-processed (steps S307, S309).例文帳に追加

ＪＰＥＧ処理部による圧縮画像データの生成スピードがバスへの出力スピードを上回ると判定された場合、入力される画像データの解像度を下げて低解像度画像データを生成し、得られた低解像度画像データに対して圧縮処理とバスへの出力処理を再度実行させる（ステップＳ３０７、Ｓ３０９）。 - 特許庁

When a housing lock part 21 is brought into a regular attitude by regularly inserting, into a plurality of housing storage chambers 13 formed in the bus bar housing part 10, the sub-housings 70 respectively corresponding thereto, the housing lock part 21 is prevented from interfering with the detection piece 47 and an attachment operation of the cover 40 is permitted.例文帳に追加

バスバー収容部１０に形成された複数のハウジング収容室１３に、それぞれ対応するサブハウジング７０が正規挿入されることによってハウジングロック部２１が正規姿勢をとる場合には、そのハウジングロック部２１と検知片４７とが非干渉とされてカバー４０の組み付け動作が許容される。 - 特許庁

A second gate driver 11 outputs a delay scanning signal for turning the thin film transistor element on, in which the rising/falling of a signal waveform delays by a predetermined time as compared to the reference scanning signal, to the other ends of the gate bus lines G1 to Gn simultaneously with time when the first gate driver 10 outputs the reference scanning signal.例文帳に追加

第２ゲートドライバ１１は、基準走査信号に比べて信号波形の立ち下がりが既定の時間だけ遅れる、薄膜トランジスタ素子をオンするための遅延走査信号を、第１ゲートドライバ１０が基準走査信号を出力するときと同時に、ゲートバスラインＧ１〜Ｇｎの他端に出力する。 - 特許庁

To form a finger wiring pattern 71a to be a thick film (high aspect ratio) when forming finger wiring patterns 71a, 71b intersecting a bus wiring pattern 73a on a principal surface of a substrate 9 and prevent end thickening 3 and end thinning 4 of the finger wiring patterns 71a, 71b from occurring on an exposed surface of the substrate 9.例文帳に追加

バス配線パターン７３ａに対して交差するフィンガー配線パターン７１ａ，７１ｂを基板９の主面に形成する際に、フィンガー配線パターン７１ａを厚膜（高アスペクト比）に形成するとともに、基板９上の露出面にフィンガー配線パターン７１ａ，７１ｂの終端太り３および終端細り４が発生することを防止する。 - 特許庁

The IP-PBX 1 is provided with a call control information master table for accommodating call control information of a control object terminal in a memory in a multimedia gateway controller 2, and protocol handlers 4-1 to 4-4 are provided on system bus 101 or an extended system 102 by the number corresponding to the scale of channels.例文帳に追加

ＩＰ−ＰＢＸ１において、マルチメディア・ゲートウェイ・コントローラ２内のメモリ４に制御対象端末の呼制御情報を収容する呼制御情報マスタテーブルを備え、システムバス１０１ないし拡張されたシステム１０２上にプロトコルハンドラ４−１〜４−４を回線規模に応じた数だけ設ける。 - 特許庁

Further, a clock MDC propagation which complies with the standard of the MDIO interface and is carried out between the host controller IC 40 and the transceiver IC 1 and a clock SCL propagation of the standard of the I^2C which is carried out between the transceiver IC 1 and the peripheral IC 2 are all performed on the clock bus 3b.例文帳に追加

またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。 - 特許庁

This data source and sink successively and collectively performs polling of retransmission of refresh requests within the same cycle after finishing polling or a refresh request briefly with respect to a secondary station from which a normal response cannot be obtained as a primary station that uses a serial transmission bus and performs data transmission and reception with the secondary stations in a prescribed cycle due to polling and a refresh request.例文帳に追加

シリアル伝送バスを用いて所定の周期でポーリング及びリフレッシュ要求により二次局とのデータ送受信を行う一次局として、正常応答が得られなかった二次局に対して、ポーリングまたはリフレッシュ要求が一通り終わった後の同じ周期内に引き続いて再送のポーリングまたはリフレッシュ要求をまとめて行うようにした。 - 特許庁

An MCU 2 has bus control line output terminals 16 and 17, horizontal drive pulse input terminal 18, a vertical drive pulse input terminal 19, OSD signal output terminals 20 to 23, a reset pulse input terminal 24, a power source voltage output terminal 29, and a clock input terminal 31 concentrically provided at the same side.例文帳に追加

また、ＭＣＵ２が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１を、同一の辺に集約して設ける。 - 特許庁

The SCSI interfaces 132A and 132B are connected by an SCSI cable 144 and the data for self-diagnosis outputted to the SCSI interface 132A are inputted through the SCSI cable 144 and the SCSI interface 132B to the PCI bus 130 and returned through the PCI interface 136 to the RAM 138.例文帳に追加

ＳＣＳＩインタフェース１３２Ａと１３２Ｂとは、ＳＣＳＩケーブル１４４によって接続されており、ＳＣＳＩインタフェース１３２Ａに出力した自己診断用データは、ＳＣＳＩケーブル１４４及びＳＣＳＩインタフェース１３２Ｂを経てＰＣＩバス１３０より入力され、ＰＣＩインタフェース１３６を経てＲＡＭ１３８に再び戻される。 - 特許庁

By disabling buffers 101 and 102 for a fixed time after the start of a bus cycle until the convergence of the transient state of the potential of buses 400 (a and b) by a control circuit 103, bidirectional voltage conversion is made possible without the need of direction control signals between the open drain type buses 400 (a and b) provided with the different operation voltages.例文帳に追加

制御回路１０３が、バスサイクルの開始からバス４００の電位の過渡状態が収束するまでの一定時間、バッファ１０１と１０２をディセーブルとすることによって、異なる動作電圧を持つオープンドレイン型バス４００の間で、方向制御信号を必要とせずに双方向電圧変換を可能とする。 - 特許庁

Image signals in compliance with the SDVTR standards outputted from a camera unit 101 are fed to SDVTR units 400 and 500 via an IEEE 1394 bus 300 by using odd number of lines for a 1st channel and even number of lines for a 2nd channel and the signals of each channel are captured, recorded/reproduced respectively.例文帳に追加

カメラユニット１０１から出力されるＳＤＶＴＲ規格による画像信号は、奇数ラインが第１のチャンネル、偶数ラインが第２のチャンネルとして、ＩＥＥＥ１３９４バス３００を介してＳＤＶＴＲユニット４００と５００に送られ、各チャンネルの信号が取込まれてそれぞれ記録再生される。 - 特許庁

As one of managing/ controlling function like this, a display function for presenting the devices presently connected to the IEEE1394 bus is provided.例文帳に追加

また、ユーザネームは登録対象となったデバイスに固有のＮｏｄｅ Ｕｎｉｑｕｅ ＩＤと対応付けされてユーザネームリストファイルとして記憶されることになるため、例えばバスリセットなどが発生した後にあっても、各デバイスのＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを取得して、ユーザネームリストファイルに対して検索を行えば、バスリセット後に確立された接続に対応して各デバイスに登録されたユーザネームを適正に表示させるようにされる。 - 特許庁

The program execution device is provided with the electrically erasable nonvolatile save memory 5 which saves parameter values regarding a program and a system with write pulses and a write control circuit 14 which is provided between the bus of the CPU 2 and the save memory 5 and outputs data to the save memory 5.例文帳に追加

プログラム実行装置１において、プログラムやシステムに関するパラメータ値の保存を書き込みパルスにより行う電気的消去可能な不揮発性の退避用メモリ５と、ＣＰＵ２のバス３と退避用メモリ５との間に設けられてデータを退避用メモリ５に出力する書き込み制御回路１４を設ける。 - 特許庁

When the host 2 reads the sector data, a data switch means 11 simultaneously outputs the N-th sector data read from the first memory to a system bus and outputs the (N+1)-th sector data read from the second memory (next sector data to be read by the host computer) to the error correction means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

The MUX element is controlled so that the PROM element or the EEPROM element or the FPGA element can be selected, and data can be read from the element, and the FPGA is properly connected with the bus system, and the constitution of the FPGA is initialized by contents constituted of the EEPROM.例文帳に追加

ＭＵＸ要素は前記ＰＲＯＭ素子若しくは前記ＥＥＰＲＯＭ素子、または前記ＦＰＧＡ素子のいずれかを選択して、これらの素子からデータを読出すように制御され、それにより前記ＦＰＧＡが前記バス・システムに適切に接続され、前記ＦＰＧＡの構成が前記ＥＥＰＲＯＭから成る内容により初期化される。 - 特許庁

When data in a storage device is transmitted to the physical medium of a network, the data in the storage device are encapsulated according to the protocols of a network layer and a data link layer, and then transmitted to the physical medium of the network according to the protocol of a physical layer, without being processed via any bus or operating system.例文帳に追加

記憶デバイス内のデータをネットワークの物理媒体に送信する際に、バスおよびオペレーティングシステムの処理を介すことなく、前記記憶デバイス内のデータを、ネットワーク層とデータリンク層とのプロトコルでカプセル化した後に物理層のプロトコルに従いネットワークの物理媒体に送信する。 - 特許庁

Otherwise, the driving performance of the output buffer of the bus control part is reduced, and the reduction in driving performance is reported to an I/O control part.例文帳に追加

印刷処理を行なわない待機時、或いはバス制御部の温度を検出し予め決めた温度以上になった場合、全体の基準クロックの周波数を許容範囲の動作周波数まで徐々に減少させる、或いは擬似的なＤＭＡ読出しを行なわせ、或いはバス制御部の出力バッファの駆動能力を下げる共にＩ／Ｏ制御部に駆動能力を下げたことを通知する。 - 特許庁

A generated identifier is set in an ID register 32, and if an identifier included in composite data output to a data bus 30 matches an identifier set in the ID register 32, write data is written into and stored in an NVM20 by a WE signal of L level output by a comparison circuit 34.例文帳に追加

生成した識別子をＩＤレジスタ３２に設定し、データバス３０に出力された合成データに含まれる識別子とＩＤレジスタ３２に設定されている識別子が一致する場合は、比較回路３４により出力された、ＬレベルのＷＥ信号によりＮＶＭ２０に書込データが書込まれ、記憶される。 - 特許庁

A host device 10 set up an open drain output period on an output mode to a data bus 104 when performing receiving and transmission of the packet with a slave device 12, and communicates by switching to an open drain mode when the open drain output period is set up after starting receiving and transmission of the packet with the slave device 12.例文帳に追加

ホスト装置１０は、スレーブ装置１２とパケットの送受信を行う場合、データバス１０４への出力モードに、オープンドレイン出力期間を設定し、スレーブ装置１２とパケットの送受信を開始後に、オープンドレイン出力期間となると、オープンドレインモードに切り換えて通信を行う。 - 特許庁

In this recording and reproducing control system where a data processing controller 10 is connected to a digital still camera 20 through an IEEE 1394 serial bus 50, the digital still camera 20 assigns an unequivocal discrimination number to each of plural files, which are hierarchized and recorded in a set flash memory 32, and uses these discrimination numbers to manage the files.例文帳に追加

ＩＥＥＥ１３９４シリアルバス５０によりデータ処理制御装置１０とディジタルスチルカメラ２０とが接続された記録再生制御システムにおいて、ディジタルスチルカメラ２０は、装着されたフラッシュメモリ３２に階層化されて記録された複数のファイルのそれぞれに対して一意の識別番号を割り当て、これらの識別番号を用いてファイルの管理を行う。 - 特許庁

Signal lines (address buses) 24, 26 for applying a chip selection signal to the terminals of the first and second ROMs 31, 33 from the main board 201 are provided so as to be made accessible to not only the second ROM 33 but also the first ROM 31 using a bus line 22 for connecting a memory control part 25 and the second ROM 33.例文帳に追加

メモリ制御部２５と第２のＲＯＭ３３とを接続するバスライン２２を使用して、第２のＲＯＭ３３だけでなく第１のＲＯＭ３１へもアクセスが可能なように、メインボード２０１側から第１のＲＯＭ３１、第２のＲＯＭ３３の端子に対し夫々チップセレクト信号を印加するための信号線（アドレスバス）２４、２６が備えられている。 - 特許庁

An ECU(electronic control unit) 1 has control programs corresponding to various kinds of control at a control program part 5 to perform the control and is equipped with a communication program 7 to control the transmission and reception of messages including data according to specific communication specifications and further equipped with a driver 9 which hands the message over to a communication bus 3.例文帳に追加

ＥＣＵ１は、様々な制御を行うために、制御プログラム部５に、各制御に対応した制御プログラムを備えるとともに、所定の通信仕様に基づいて、データを含むメッセージの送受信のコントロールを行うために、通信プログラム部７を備えており、更に、通信バス３に対してメッセージを渡す等の処理を行うドライバ部９を備えている。 - 特許庁

To provide an information processor having plural clock systems such as an inside clock, L2 cache interface, and outside bus interface only by the distribution system of one system of an inside clock, and for performing frequency conversion control in which the in-and-out frequency rate of each clock system is N: 1 or N: 2 only by a logic circuit.例文帳に追加

内部クロック・Ｌ２キャッシュインターフェイス・外部バスインターフェイス等の複数のクロック系統を内部クロック１系統の分配系のみで実装し、各々のクロック系統の内外周波数比がＮ：１またはＮ：２の周波数変換制御を論理回路のみで行なう情報処理装置を提供する。 - 特許庁

Further, a clock signal for synchronizing control over the DRAMs DIMM21 to 2n is outputted from a clock drive circuit DRV1 of a memory control part 1, outputted through a clock line 3 which equalizes the signal propagation delay time to that of the data bus line 4, and connected to clock input terminals of respective SDRAMs DIMMs21 to 2n.例文帳に追加

また、ＳＤＲＡＭ ＤＩＭＭ２_1 〜２_n の制御の同期化を計るクロック信号は、メモリ制御部１のクロックドライブ回路ＤＲＶ１から出力され、データバス線４と信号伝搬遅延時間が等しくなるようなクロック線３を介して出力され、各ＳＤＲＡＭ ＤＩＭＭ２_1 〜２__n のクロック入力端子に接続されている。 - 特許庁

The process for manufacturing a junction box of automobile comprises steps of: forming upstream side wiring 11A; connecting a downstream side terminal 14 and an output side terminal 16 with the bus bar 22 of a joint connector 15; and combining the upstream side wiring 11A with a joint connector 16 connected with the downstream side terminal 14 and the output side terminal 16.例文帳に追加

上流側配線１１Ａを作製する上流側配線作製工程と、ジョイントコネクタ１５のバスバー２２に、下流側端子１４および出力側端子１６を接続する端子接続工程と、下流側端子１４および出力側端子１６が接続されたジョイントコネクタ１６と、上流側配線１１Ａを組み合わせる組立工程とを含む。 - 特許庁