「circuit processing」に関連した英語例文の一覧と使い方(253ページ目) - Weblio英語例文検索

A print processing control circuit 11 receives the temperature and humidity inside a printer 7 from a temperature sensor 25 and a humidity sensor 27, reads and refers the printing environment property table from the memory 13 of the paper roll, receives the ink duty according to the received temperature and humidity, and reads the color conversion table according thereto.例文帳に追加

印刷処理制御回路１１は、温度センサ２５及び湿度センサ２７によりプリンタ７内部の温度及び湿度を取得して、ロール紙メモリ１３から印刷環境特性テーブルを読込んで参照し、取得した温度及び湿度に応じたインクデューティを取得し、且つ、それに応じた色変換テーブルを読込む。 - 特許庁

A signal with 2V or more is output toward a signal dividing gate circuit 32 through two signal processing circuits 31 fitted to the discrimination part 30, respectively, the information is made to be informed to an operator by a signal for blinking/intermittent corresponding to a detected method, emitting light of an LED or the like.例文帳に追加

前記判別部３０に設ける２つの信号処理回路３１を各々通して、２Ｖ以上の強さの信号を信号分周ゲート回路３２に向けて出力させ、検知した方式に対応する信号の点滅・断続用の信号と、ＬＥＤを発光させる等して、作業員に情報を知らせるようにする。 - 特許庁

An address conversion circuit 4 converts an input address into a different address through the use of the symmetry of an impulse response characteristic to decrease number of bits of the address, and the storage of the same value (absolute value) in duplicate to different addresses of the memory 5 is avoided, to reduce the capacity of the memory required for filter processing.例文帳に追加

インパルス応答特性の対称性を利用して、アドレス変換回路４により、入力アドレスを異なるアドレスに変換することにより、アドレスのビット数を減らし、メモリ５の異なるアドレスに同じ値（絶対値）が重複して格納されることを避けて、フィルタ処理に必要なメモリ容量を低減する。 - 特許庁

A photographing lens 12, the imaging element 16 and a ROM 28 storing a control program of an MPU 34 provided on the side of the camera main body 40 or the like are provided on the side of the interchangeable lens unit 30, and a relatively expensive signal processing circuit 32 and the MPU 34 or the like are provided on the side of the camera main body 40.例文帳に追加

この交換レンズユニット３０側には、撮影レンズ１２と、撮像素子１６と、カメラ本体４０側に設けられたＭＰＵ３４の制御プログラムが格納されたＲＯＭ２８等が設けられており、カメラ本体４０側には、比較的高価な信号処理回路３２、ＭＰＵ３４等が設けられている。 - 特許庁

When any of a registered data sequence recorded in the N byte processing CAM cell array 11 is coincident with a data sequence of data to be compressed, a code generating circuit 15 generates an address of a CAM cell for recording data at the head of the data sequence and a compression code using a count of a coincidence length counter 13 for its component.例文帳に追加

そして、Ｎバイト処理用ＣＡＭセル列１１に履歴されている登録データ列の何れかと被圧縮データのデータ列が一致すると、コード生成回路１５はそのデータ列の先頭のデータを履歴するＣＡＭセルのアドレスと一致長カウンタ１３のカウンタ値を成分とする圧縮コードを生成する。 - 特許庁

An MPEG2 compression processing circuit 27 records the attached information (FF_PCK) having the same data size as that of NV_PCK being regenerated auxiliary information referred upon regenerating a dynamic image in a DVD-Video format or having a larger data size than the NV_PCK at the head of a VOBU of a region on which NV_PCK is recorded.例文帳に追加

ＭＰＥＧ２圧縮処理回路２７は、ＤＶＤ−Ｖｉｄｅｏ形式で動画像を再生する際に参照される再生補助情報であるＮＶ＿ＰＣＫと同一、もしくはＮＶ＿ＰＣＫよりも大きいデータサイズを有する付属情報（ＦＦ＿ＰＣＫ）を、ＮＶ＿ＰＣＫが記録される領域であるＶＯＢＵの先頭に記録する。 - 特許庁

A camera attached mobile phone 2 comprizes: a camera 11; an image processing section 58 provided with a particular area extract circuit 58a for extracting only a particularly shaped area from image data; a time display output section 57 for outputting an imaged time display image to display an imaged time; and a built-in memory 53.例文帳に追加

カメラ付き携帯電話２は、カメラ部１１、画像データから特定形状をした領域のみを抽出する特定領域抽出回路５８ａを備えた画像処理部５８、撮像時刻を表示するための撮像時刻表示画像を出力する時刻表示出力部５７、内蔵メモリ５３が組み込まれている。 - 特許庁

If the CPU 2_1 executes processing whose priority is higher than that of the factor A, an interruption request validity period signal RS2 is outputted, and an interruption request signal INT 2 is outputted from an AND circuit 16 when the count value of the distributed control counter 20 is within a set value of a second setting register 19.例文帳に追加

ＣＰＵ２_1 が、要因Ａよりも高い順位の処理を実行している場合、分配制御カウンタ２０のカウント値が第２の設定レジスタ１９に設定値内となった際に割り込み要求有効期間信号ＲＳ２を出力し、論理積回路１６から割り込み要求信号ＩＮＴ２を出力する。 - 特許庁

A helical antenna 50 includes a metal plate 54 arranged at the lower end of a helical element 52, a feeding conductor which is electrically connected to a signal processing circuit inside a terminal device at least when an antenna device is inserted into a portable communication terminal device and an insulation layer 56 arranged between the metal plate and the feeding conductor.例文帳に追加

ヘリカルアンテナ５０は、ヘリカル素子５２の下端に配置されている金属板５４と、少なくともアンテナ装置が携帯通信端末器に挿入された時に端末器の内部の信号処理回路に電気的に連結される給電導体と、金属板と給電導体との間に配置される絶縁層５６とを含む。 - 特許庁

By providing a block body 4 of spring structure which can be contracted and angularly corrected and a heater 2 as a heat source at a pressurizing head 1, a semiconductor element 5 is stably jointed with the circuit board 8, and the batch processing of a plurality of the semiconductors is achieved so s to improve productivity.例文帳に追加

加圧ヘッド１に収縮及び角度補正が可能なばね構造のブロック体４と熱源としてのヒータ２を設けた構成とすることにより、半導体素子５と回路基板８の安定した接合を実現し、また複数のフリップチップ実装の一括処理を可能にし、生産性を向上するようにした。 - 特許庁

This player is a display player which reproduces the data recorded on a disk 1 and this disk player is characterized by being provided with a decoder/servo circuit 35 which controls the rotational drive of the disk 1 by a servo and also executes prescribed processing to the data read out from the disk 1 in a time when servo control is unnecessary.例文帳に追加

ディスク１に記録されたデータを再生するディスク再生装置であって、ディスク１の回転駆動をサーボ制御すると共に、ディスク１から読み出されたデータに対してサーボ制御が不要とされる時間内に所定の処理を実行するデコーダ／サーボ回路３５を備えたことを特徴とするディスク再生装置を提供する。 - 特許庁

This optical information processing device has a constitution where a semiconductor operation circuit chip 17, the light-receiving element array which is formed integrally in one body on the chip and constituted by burying light-receiving elements 19 in penetration holes formed on a substrate, and a glass substrate 16 with a diffraction optical element which is provided with the diffraction optical element are formed in one body.例文帳に追加

光情報処理装置を、半導体演算回路チップ１７と、この半導体演算回路チップ上に一体化され、基板に形成した貫通穴へ受光素子１９を埋め込んで構成する受光素子アレイと、回折型光学素子を備えた回折型光学素子付ガラス基板１６とを一体化した構成とする。 - 特許庁

This incremental signal processing method and device therefor are constituted so as to perform highly accurate twice reading by being driven by the optimal driving clock signal 5 up to a high speed from a low speed by changing a frequency of the driving clock signal 5 for driving the twice reading circuit part 1 according to a rotating speed of an incremental signal 3.例文帳に追加

本発明によるインクリメンタル信号処理方法及び装置は、インクリメンタル信号(3)の回転速度に応じて２度読み回路部(1)を駆動する駆動用クロック信号(5)の周波数を変えることにより、低速から高速まで最適な駆動用クロック信号(5)で駆動して高精度の２度読みを行う構成である。 - 特許庁

To provide an image display device and method by which illuminance distribution is obtained at high speed by a simple circuit as compared with prior arts without increasing an operation processing time nor memory capacity even when the number of light sources or the number of steps of controlling illuminance are increased, and image display with a high dynamic range and high grayscale degree can be performed.例文帳に追加

光源数や光源の照度の制御ステップ数が増加しても演算処理時間又はメモリ量を増加させず、従来例に比較して簡易な回路により高速に照度分布を求め、高ダイナミックレンジ及び高階調の画像表示が行える画像表示装置及び画像表示方法を提供する。 - 特許庁

Then, in the drive circuit 10, the low band components of 200-800 Hz are emphasized in signal processing circuits 11 and 12 for input stereo acoustic signals L and R of two channels whihch are inputted to first attenuators 14 and 13 of channels opposite to each other, and polarity inversion and 3 dB attenuation are performed to prepare signals L2 and R2.例文帳に追加

そして、その駆動回路１０では、２チャネルの入力ステレオ音響信号Ｌ，Ｒを信号処理回路１１，１２で２００〜８００Ｈｚの低域成分を強調し、それを相互に逆チャネルの第１の減衰器１４，１３に入力し、極性反転および３ｄＢ減衰して信号Ｌ２，Ｒ２を作成する。 - 特許庁

The RF-ID tag almost comprises: an antenna 1 for transceiving a radio wave; and a software wireless communication means (a programmable RF /IF analog circuit 2, a programmable AD /DA converter 3, a program memory 4, and a programmable digital signal processing section 5) capable of performing a plurality of kinds of signal processes by switching programs.例文帳に追加

ＲＦＩＤタグは、概略、電波の送受信を行うアンテナ１と、プログラムを切り替えることによって複数種類の信号処理を実行可能なソフトウェア無線通信手段（プログラマブルＲＦ／ＩＦアナログ回路２、プログラマブルＡＤ／ＤＡコンバータ３、プログラムメモリ４、プログラマブルディジタル信号処理部５）とを備える。 - 特許庁

In a biomagnetism measuring apparatus used for an inspection on the reactions of brain and nerves of a living body within a magnetic shield room, optical fibers are used for wirings to connect signals from the apparatuses including a SQUID (superconducing quantum interference device) sensor located in the magnetic shield room with an electronic circuit system arranged outside the magnetic shield room for processing the signals.例文帳に追加

磁気シールドルーム内の生体の神経や脳の反応を検査する生体磁気計測装置において、前記磁気シールドルーム内に配置されたスクイッドセンサを含む機器からの信号と、前記磁気シールドルーム外に配置され前記信号の処理を行う電子回路系を結ぶ配線を光ファイバを用いて接続した。 - 特許庁

This winch control device is provided with a controller for outputting an electric signal for a control by performing an arithmetic processing for one and the other operation signals outputted from an operator, and an electric/hydraulic control circuit 45 for hydraulically driving one and the other winches 22HAL and 22HBL by the electric signal for the control from the controller.例文帳に追加

操作器から出力する一方および他方の操作信号を演算処理して制御用電気信号を出力する制御器と、この制御器からの制御用電気信号により一方および他方のウインチ２２ＨＡＬ，２２ＨＢＬを油圧駆動する電気・油圧式制御回路４５とを具備する。 - 特許庁

In a NAND flash memory, with respect to high-voltage driving transistors HV-P, HV-N and a low-voltage driving P-channel transistor LV-P of its peripheral circuit, after forming their gate electrodes 7, when ion-implanting impurities into them; their gate insulating films 6, 8 are so removed at the same time by a lithographic processing as to implant ions into them.例文帳に追加

ＮＡＮＤフラッシュメモリで、周辺回路の高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎと低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐについて、ゲート電極７の形成後に、不純物のイオン注入時に、リソグラフィ処理で同時にゲート絶縁膜６、８を除去し、イオン注入を行う。 - 特許庁

This inverse conversion circuit is provided with product-sum operation parts 3-6 each executing a product-sum operation of column data d_0-d_3 outputted from an input preprocessing part 1 and row data c outputted from a coefficient table 2, and a variable rounding part 7 executes separate rounding processing in each row element of an operation result in the product-sum operation part 3-6.例文帳に追加

入力前処理部１から出力された列データｄ_0〜ｄ_3と係数テーブル２から出力された行データｃとの積和演算を実施する積和演算部３〜６を設け、可変丸め部７が積和演算部３〜６における演算結果の行要素毎に、別々の丸め処理を実施するようにする。 - 特許庁

This integrated circuit is provided with the plurality of blocks including the input block, the output block, and the signal processing block; and a front side memory for writing and a back side memory for reading as a plurality of communication memories corresponding to a plurality of transmission paths among the blocks, wherein the front side memory and the back side memory are switched in each sampling cycle.例文帳に追加

入力ブロック、出力ブロック、信号処理ブロックを含む複数のブロックと、ブロック間の複数の伝送経路に対応した複数の通信メモリで書き込み用の表側メモリと読み出し用の裏側メモリとを有し、サンプリング周期毎に表側メモリと裏側メモリとが入れ替わるものとを含むようにする。 - 特許庁

In the circuit block (3) for performing deskewing and reference signal generation, the reference signal processing part (B) to/from which reference signals(DSC) are inputted/outputted, is arranged on a central route which divides into two a plurality of transmission lines (A00-A15) through which the signals (TXIN00-TXIN15) of the data channels are transmitted, respectively.例文帳に追加

スキューの除去や基準信号の生成を行う回路ブロック（３）において、基準信号（ＤＳＣ）が入出力される基準信号処理部（Ｂ）を、複数のデータチャネルの信号（ＴＸＩＮ００〜ＴＸＩＮ１５）がそれぞれ伝送される複数の伝送路（Ａ００〜Ａ１５）を２分する中央の経路上に配置する。 - 特許庁

An AF detecting circuit 51 of a digital camera 2 calculates a 1st focus evaluation value f1 which expresses the focusing state of image data outputted from a CCD36 and also reads image data after image processing from an SDRAM 44 and calculates a 2nd focus evaluation value f2 which expresses the focusing state of this image data.例文帳に追加

デジタルカメラ２のＡＦ検出回路５１は、ＣＣＤ３６から出力された画像データの合焦状態を表す第１のフォーカス評価値ｆ_1 を算出するとともに、画像処理後の画像データをＳＤＲＡＭ４４から読み出して、この画像データの合焦状態を表す第２のフォーカス評価値ｆ_2 を算出する。 - 特許庁

Image signals read with line sensor CCD 1 to 5 are converted to 16 bit digital signals A(n) and B(n), then converted to an 8-bit divided signal Dout by using a multiplexer 44, and outputted to a signal processing circuit 40 as a 1 bit serial signal Sout by using a parallel/serial converter 46.例文帳に追加

ラインセンサＣＣＤ１〜ＣＣＤ５によって読み取った画像信号を１６ビットのデジタル信号Ａ（ｎ）、Ｂ（ｎ）に変換した後、マルチプレクサ４４によりビット数の少ない８ビットの分割信号Ｄｏｕｔに変換し、パラレル／シリアル変換器４６で１ビットのシリアル信号Ｓｏｕｔとして信号処理回路４０に出力する。 - 特許庁

To provide a controller and a control method for properly executing data transfer between an internal bus master and an external bus slave and data transfer between an external bus master and an internal bus slave in a processing circuit transmitting signals each showing a transfer status to the internal bus mater and the internal bus slave via the same signal line.例文帳に追加

同一の信号線を介して、内部バスマスタと内部バススレーブに対して転送状態を示す信号を送信する処理回路において、内部バスマスタと外部バススレーブ間のデータ転送と、外部バスマスタと内部バススレーブ間のデータ転送とを適切に実行する制御装置及び制御方法を提供する。 - 特許庁

The distance measuring device includes a transparent electrode 44 which is disposed opposite to the electroconductive measuring object 2 on the optical axis of measuring light L_1 of a laser interferometer 1 and a signal processing circuit 52 as a capacitance detecting means which detects the capacitance between the transparent electrode 44 and the measuring object 2.例文帳に追加

距離測定装置は、レーザ干渉計１の測定光Ｌ_１の光軸上において導電性の被測定物２に対向配置された透明電極４４と、透明電極４４および被測定物２の間の静電容量を検出する静電容量検出手段としての信号処理回路５２とを備える。 - 特許庁

For example, some embodiments of the present invention provide data processing circuits including a pattern detection circuit having at least two data detector circuits operable to receive the same series of data samples and to provide first detected data output and second detected data output, respectively.例文帳に追加

たとえば、本発明のいくつかの実施形態は、それぞれが同一の一連のデータ・サンプルを受け取り、第１検出データ出力および第２検出データ出力を供給するように動作可能な少なくとも２つのデータ検出器回路を有するパターン検出回路を含むデータ処理回路を提供する。 - 特許庁

A central processing unit 2 decrypts encrypted IP activation software, develops the software in a semiconductor memory 7, encrypts the serial number stored in the fuse circuit 3 in accordance with an encryption program, and judges whether the serial number is matched with the serial number encrypted beforehand and developed in the semiconductor memory 7.例文帳に追加

中央処理装置２は、暗号化されたＩＰ活性化ソフトウェアを復号化して半導体メモリ７に展開し、暗号化プログラムによってヒューズ回路３に記憶されたシリアルナンバーを暗号化し、該シリアルナンバーと半導体メモリ７に展開された予め暗号化されたシリアルナンバーとが一致するか否かを判定する。 - 特許庁

To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.例文帳に追加

１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁

This portable telephone set has a digital signal processing part having a level detecting circuit 4 for detecting the peak level of voice/music data inputted from the outside and a volume 5 for setting a reproducing level thereof, and a memory 1 for storing the detected peak level and a preset peak level optimal for the speaker to be used.例文帳に追加

外部から入力した音声・音楽データのピークレベルを検出するレベル検出回路４、及びその再生レベルを設定するボリューム５を有するデジタル信号処理部と、前記検出されたピークレベル、及び予め設定された使用スピーカに対する最適なピークレベルを記憶するメモリ１を有する。 - 特許庁

An image processing circuit 6 sets a digital gain of each image imaged by an imaging element 2 in the multiple exposure mode depending on the number of frames imaged in the multiple exposure mode and composes the images by reducing the gain of each image on the basis of the set digital gain and thereafter summating pixel data at the same positions of each image.例文帳に追加

画像処理回路６は、撮像素子２によって多重露出により撮像された各画像のデジタルゲインを多重露出によって撮像されたコマ数に応じて設定し、設定されたデジタルゲインに基づいて各画像をゲインダウンしてから画像上の同一位置の画素データを加算することによって合成する。 - 特許庁

During receiving operation of AM broadcasting of the portable telephone, a switching circuit 90 is made conductive, a broadcast signal of AM broadcasting received by the AM antenna is supplied to an AM demodulation unit 80, and the AM demodulation unit 80 performs demodulation processing, or the like and outputs sound of AM broadcasting from the speaker 30.例文帳に追加

携帯電話機のＡＭ放送の受信動作時にスイッチ回路９０を導通状態にして当該ＡＭアンテナによって受信されたＡＭ放送の放送信号をＡＭ復調ユニット８０に供給し、ＡＭ復調ユニット８０で復調処理を行うなどしてスピーカ３０からＡＭ放送の音声を出力する。 - 特許庁

Thus, even when plural kinds of liquid crystal display panels 100A, 100B having different V-T characteristics and an image signal processing circuit 300A are combined, since respective data values of the input image data Da can be assigned to be within a desired impression voltage range, the optoelectronic device can display the highly accurate image.例文帳に追加

これにより、Ｖ−Ｔ特性の異なる複数種類の液晶表示パネル１００Ａ、１００Ｂと画像信号信号処理回路３００Ａを組み合わせても、入力画像データＤａの各データ値を所望の印加電圧範囲に割り当てることができるから、高精細な画像を表示することが可能となる。 - 特許庁

A CCU (Camera Control Unit) is provided with a PinP circuit 55 that combines an RGB signal after gamma correction resulting from applying signal processing to an imaging signal received from a camera head with an external video signal received from an external input terminal and converted into a digital signal to provide an output of a composite image signal.例文帳に追加

ＣＣＵ（画像処理装置）は、カメラヘッドから入力される撮像信号を信号処理して得たγ補正後のＲＧＢ信号に、外部入力端子から入力された外部映像信号をデジタル信号に変換した後、合成して合成画像信号を出力するＰｉｎＰ回路５５を設けている。 - 特許庁

In a gradation conversion circuit 201, a signal processing part 211 applies prescribed basic correction to an inputted input Y signal a plurality of times and generates a Y signal subjected to gradation conversion by respectively multiplying the inputted Y signals by a gain signal supplied to a microcomputer 204 to adjust the degree of correction, synthesizing the inputted Y signals.例文帳に追加

階調変換回路２０１は、入力された入力Y信号に対して、信号処理部２１１において、所定の複数の基本補正を行い、それぞれ、マイクロコンピュータ２０４に供給されたゲイン信号を乗算して補正の度合いを調整し、合成して、階調変換されたＹ信号を生成する。 - 特許庁

A data processing part 51 creates a chromatogram and mass spectral on the basis of a detection signal obtained by a detector 24 of the MS part 2, and calculates the similarity of each odor component and the contribution of odor index to standard odor on the basis of a detection signal obtained by a detecting circuit 33 of the discrimination part 3.例文帳に追加

データ処理部５１はＭＳ部２の検出器２４で得られた検出信号に基づいてクロマトグラムやマススペクトルを作成するとともに、におい識別部３の検出回路３３で得られる検出信号に基づいて標準においに対する各におい成分の類似度や臭気指数の寄与度などを算出する。 - 特許庁

The arithmetic circuit 28 of a master control part 20 is provided with a data conversion processing part 30 as the manipulated variable adjusting means of a slave manipulator 2 for adding offset data offset in the direction of increasing the manipulated variable of the manipulator 2 to command value data of a control signal of the manipulator 2 at the time of manipulating a master manipulator 3.例文帳に追加

マスターマニピュレータ３の操作時にスレーブマニピュレータ２の操作量を増大させる方向にオフセットさせたオフセットデータをスレーブマニピュレータ２の制御信号の指令値データに付加するスレーブマニピュレータ２の操作量調整手段としてのデータ変換処理部３０をマスター制御部２０の演算回路２８に設けたものである。 - 特許庁

The processing section 13 includes a layout division section 13A for dividing the layout stored in the first storage section 11A into a plurality of sub-layouts, a timing analysis section 13B for statistically analyzing timings of the each sub-layout, and a data gathering section 13C for gathering the timings of the each sub-layout to decide a timing of the integrated circuit.例文帳に追加

処理部１３は、第１の記憶部１１Ａに格納されているレイアウトを複数のサブレイアウトに分割するレイアウト分割部１３Ａと、各サブレイアウトのタイミングをそれぞれ統計的に解析するタイミング解析部１３Ｂと、各サブレイアウトのタイミングを集積回路のタイミングに集約するデータ集約部１３Ｃとを含む。 - 特許庁

Furthermore, the output terminal of a transmission processing section 206 of a transmission system block 200 is connected to the input/output terminal 10 via an overvoltage protection circuit 203, a high-pass filter 202 for overvoltage countermeasures and a low pass filter 201 that suppresses harmonics generated in the high-pass filter 202.例文帳に追加

また送信系ブロック２００の送信処理部２０６出力端子は、過電圧保護回路２０３、過電圧対策用の高域通過フィルタ２０２、この高域通過フィルタ２０２で生じる高調波を抑圧するための低域通過フィルタ２０１を介して先の入出力端子１０に接続されている。 - 特許庁

A signal output from an X-ray detector 10 by dispersion of X-rays released from a sample S and introduction of it into the X-ray detector 10 is input into an A/D converter 30 through a preamplifier 14, sampled and digitized with a predetermined sampling period, and then input into a digital processing circuit 32.例文帳に追加

試料Ｓから放出されたＸ線が分光され、Ｘ線検出器１０に導入されることにより該Ｘ線検出器１０から出力される信号はプリアンプ１４を経てA/D変換器３０に入力され、所定のサンプリング周期でサンプリングされディジタル化された後、ディジタル処理回路３２に入力される。 - 特許庁

To realize the ideal specified DSV, e.g. DSV=0 and to attain the reduction of the circuit scale and the improvement of the processing speed by permitting the automatic slice level control with respect to a differential input signal, differentially transferring an analog signal to remove the noise of same phase an reducing the influence to the S/N caused thereby.例文帳に追加

差動入力信号に対する自動スライスレベルコントロールを可能とし、アナログ信号を差動転送して同相雑音を除去し、これによるＳ／Ｎへの影響を改善し、理想的な所定のＤＳＶ、例えば、ＤＳＶ＝０を実現すること、また、回路規模の縮小及び処理速度の向上を図る。 - 特許庁

This processing controls a large deviation between the present position and the floating target position of the rotor to gradually decrease from the input of the floating start command to the attainment of the stationary state so as to prevent a power amplifier circuit 12 from being damaged by the heavy current and the contact sound from generated by the contact with the protection bearing.例文帳に追加

この処理により浮上開始指令が入力されてから定常状態に到達するまでの回転体の現在位置と浮上の目標位置との大きな偏差を徐々に小さくなるように制御され、大電流によるパワー増幅回路１２の損傷や保護ベアリングとの接触音の発生が防止される。 - 特許庁

This position demodulating device has a servo demodulator circuit (30) to demodulate the first and second vector information from the reproduced phase servo pattern signals of the recording medium (10), a processing unit (40) to calculate the tan value of the difference angle from the first and second vector information and to calculate the deviations at the track center in an approximate expression, and a difference table (64).例文帳に追加

記憶媒体（１０）の位相サーボパターンの再生信号から第１のベクトル情報と第２のベクトル情報を復調するサーボ復調回路（３０）と、第１、第２のベクトル情報から角度差のｔａｎ値を計算し、近似式で、トラック中心に位置ずれ量を計算する処理ユニット（４０）と差分テーブル（６４）とを有する。 - 特許庁

Also, the data processing circuit is provided with a program counter 27 for reading the program in the program memory 22 and the coefficients in the coefficient RAMs 32, 33, and a coefficient interpolating means 40 which produces the coefficients sequentially changing from the coefficient in the coefficient RAM (old) 33 toward the coefficient in the coefficient RAM (new) 32, and which outputs them to the arithmetic circuitry 23.例文帳に追加

また、プログラムメモリ２２内のプログラムおよび係数ＲＡＭ３２、３３内の係数を読み出すプログラムカウンタ２７と、係数ＲＡＭ（旧）３３内の係数から係数ＲＡＭ（新）３２内の係数に向かって順次変化する係数を生成し、演算回路２３へ出力する係数補間手段４０が設けられている。 - 特許庁

Also, at the time of switchover processing to the normal mode, after power voltage is stabilized following the initialization of the CPU 1 in the process of power voltage rising, on confirming clock synchronization for synchronizing each circuit provided in its own-unit, the power saving controller decides the own-unit is in an operable condition.例文帳に追加

通常モードに切り替える処理の際にも、省電力制御部は、電源電圧の立ち上がりの過程において、ＣＰＵ１を初期化して電源電圧が安定後、自装置が有する各回路の同期を取るためのクロックが同期していることを確認すると、自装置が動作可能な状態であると判断する。 - 特許庁