「circuit processing」に関連した英語例文の一覧と使い方(252ページ目) - Weblio英語例文検索

An initialization processing circuit 1 performs the processes of grouping subcarriers, generating representative channel matrixes representing respective subcarrier groups, determining the implementation order of signal point candidate selection for each group, determining the implementation order of signal point candidate selection for each subcarrier, performing matrix conversion, and so on.例文帳に追加

初期化処理回路１は、サブキャリアをグループ化し、該サブキャリアグループの各々を代表する代表チャネル行列を生成し、グループ毎における信号点候補選定の実施順番を決定し、サブキャリア毎における信号点候補選定の実施順番を決定し、行列変換を行うなどの処理を実施する。 - 特許庁

To provide a manufacturing method of a semiconductor device for simultaneously suppressing deterioration of a charge holding life and improving current driving ability of a selected transistor, for simultaneously improving the number of rewriting times and improving speed of a circuit operation, and for performing one processing or both processings.例文帳に追加

▲１▼電荷保持寿命の低下の抑制と、選択トランジスタの電流駆動能力の向上とを同時に行えること、▲２▼書き換え回数の向上と回路動作の速度の向上とを同時に行えることの▲１▼、▲２▼それぞれ又は両方を行うことができる半導体装置の製造方法を提供する。 - 特許庁

The logic simulator decides an output of a cell of a digital circuit defined by a netlist with delay 20 and an error message to be outputted to an error message 70 in accordance with processing of a timing error constraint specifying information 50, when an allowed value of a timing constraint defined by a standard cell library for delayed simulation 30 is violated.例文帳に追加

論理シミュレータは、遅延シミュレーション用標準セルライブラリ３０に規定されているタイミング制約の許容値を違反した場合、タイミングエラー制約指定情報５０の処理にしたがって、遅延付きネットリスト２０で定義されるデジタル回路のセルの出力およびエラーメッセージ７０に出力するエラーメッセージを決定する。 - 特許庁

The oscillator 1000 has a first vibrator device 901 with a first vibrator 201, a second vibrator device 902 with a second vibrator 202, and an arithmetic processing circuit 104 which computes the output signal of the first vibrator device 901 and the output signal of the second vibrator device 902.例文帳に追加

発振器１０００が、第一の振動子２０１を有する第一の振動子デバイス９０１と、第二の振動子２０２を有する第二の振動子デバイス９０２と、第一の振動子デバイス９０１の出力信号と第二の振動子デバイス９０２の出力信号とを演算する演算処理回路１０４と、を備える。 - 特許庁

In the signal processing circuit suitable to be used for at least one node of plural nodes forming the communication network, when the state of the link layer of one node is changed from the active state capable of communication to the inactive state incapable of communication, one node automatically issues bus reset.例文帳に追加

通信ネットワークを形成する複数のノードのうちの少なくとも１のノードに使用するのに適した信号処理回路であって、１のノードのリンク層の状態が通信可能なアクティブ状態から通信ができない非アクティブ状態に変化した場合に、１のノードが自動的にバスリセットを発行する。 - 特許庁

To provide an application dependent pen type electronic apparatus configured to be separable into an upper unit, a battery unit, and an element unit part comprising a function element, the upper unit being provided with an information processing circuit coping with a plurality of functions and combined with the element unit part comprising the function element.例文帳に追加

ペン型電子機器を上部ユニットと電池ユニットと機能素子からなる素子ユニット部分とに分離可能な構成にし、上部ユニットは複数の機能に対応する情報処理回路を備えており、機能素子からなる素子ユニット部分と組合せることにより、用途別のペン型電子機器を提供することを目的とする。 - 特許庁

Pulse compressing means composed of a signal processing circuit 17 and the control device 3, performs pulse compression to a reception signal of each chirp modulation pulse signal by using the chirp modulation pulse signal with the same pulse width and chirp zone as the transmitted chirp modulation pulse signal, and cancels target range movement by the change of a range error.例文帳に追加

信号処理回路１７と制御装置３から構成されるパルス圧縮手段は、各チャープ変調パルス信号の受信信号に対して、送信したチャープ変調パルス信号と同じパルス幅とチャープ帯域のチャープ変調パルス信号を使ってパルス圧縮を行い、目標のレンジ移動をレンジ誤差の変化で相殺させる。 - 特許庁

Thereby, the electro-optical device can display the highly precise image because each data value of the input image data Da can be assigned to be within an expected impression voltage range even if several kinds of liquid crystal display panels 100A, 100B that have different V-T characteristics and an image signal processing circuit 300A are combined.例文帳に追加

これにより、Ｖ−Ｔ特性の異なる複数種類の液晶表示パネル１００Ａ、１００Ｂと画像信号信号処理回路３００Ａを組み合わせても、入力画像データＤａの各データ値を所望の印加電圧範囲に割り当てることができるから、高精細な画像を表示することが可能となる。 - 特許庁

The ultrasonic probe 3 comprises a group 27 of oscillators containing a plurality of oscillators which convert ultrasonic waves to electric reception signals, a plurality of LNAs 29 and a receiving circuit such as a sub array beam former 30 for carrying out a receiving processing of the reception signals, a sequence control part 31, and a bias control part 32.例文帳に追加

超音波プローブ３は、超音波を電気的な受信信号に変換する振動子を複数含んだ振動子群２７と、受信信号に対して受信処理を施す複数のＬＮＡ２９およびサブアレービームフォーマ３０などの受信回路と、シーケンス制御部３１およびバイアス制御部３２とを備える。 - 特許庁

A DR history calculation circuit 81 calculates a history DR_hist representing a temporal transition of a dynamic range DR of an SD pixel at a position corresponding to a pixel of interest based on an ADRC code resulting from applying ADRC processing to an inputted image, the dynamic range DR and data representing the dynamic range DR in data representing a minimum value MIN.例文帳に追加

入力される画像に対してADRC処理が施されることで得られるADRCコード、ダイナミックレンジDR、最小値MINを表すデータのうちのダイナミックレンジDRを表すデータに基づいて、注目画素に対応する位置のSD画素のダイナミックレンジDRの時間的な遷移を表す履歴DR_histがDR履歴算出回路８１により算出される。 - 特許庁

A photographic print system DP is equipped with a laser diode which emits a laser beam; a data processing part 41, a D/A converter 43 and an LD control circuit 45 which control a drive current supplied to the laser diode so that the laser beam modulated according to the gradation value corresponding to each pixel included in image data is emitted.例文帳に追加

写真プリントシステムＤＰは、レーザ光を出射するレーザダイオードと、画像データに含まれる各画素に対応した階調値に応じて変調されたレーザ光が出射されるようにレーザダイオードに供給される駆動電流を制御するデータ処理部４１、Ｄ／Ａコンバータ４３及びＬＤ制御回路４５とを備えている。 - 特許庁

To solve the problem that a mounted liquid crystal timing controller must be changed each time when a connected liquid crystal panel is changed and the problem that adjustment using resistances and capacitors on the outside of an LSI, like fine timing adjustment is necessary because connectable liquid crystal panels are determined, with respect to a liquid crystal panel drive processing circuit for an onboard TV.例文帳に追加

車載用テレビジョンの液晶パネル駆動処理回路で、接続する液晶パネルが変更になる都度、搭載する液晶タイミングコントローラを変更しなければならなく、また、接続できる液晶パネルが決まっているため、細かいタイミング調整など、ＬＳＩの外部で、抵抗やコンデンサを使用しての調整が必要になる。 - 特許庁

The instruction processing device for successively executing the plurality of instructions of different lengths is equipped with: data buses 11-14 to transfer the instruction code of the maximum instruction length to the post stage at once; and a pointer control circuit 8 for adding a value to a pointer in accordance with an instruction length bit 6 added to the instruction code.例文帳に追加

複数の異なった長さの命令を順次実行する命令処理装置において、命令長が最大の命令コードを１度に後段に渡せるだけの数のデータバス１１〜１４と、命令コードに付加された命令長ビット６に応じてポインタに値を加算するポインタ制御回路８を備える。 - 特許庁

To configure an inexpensive image processing system, having superior forgery preventive function in which an image data controller controls the destination of an image signal, depending on whether a decision circuit is incor porated in each device, at scan printing operation where a printer prints out an image read out from a scanner via a network.例文帳に追加

ネットワークを介して、スキャナから読み込んだ画像をプリンタで出力するスキャン−プリント動作を行う場合に、各装置に判定回路が内蔵されているかどうかに応じて出力先を画像データコントローラが制御して、優れた偽造抑止機能を有する画像処理システムを安価に構築すること。 - 特許庁

Shoulder position detectors 9 and 10 each constituted of an infrared laser receiving and emitting element by a semiconductor and a circuit for processing its detected result are provided at a pillow part 4a swelled from a backrest part 4 to correct reference shoulder positions by the detected result of the heights of the shoulders 8a and 8b of the person 8 to be treated, for carrying out treatment operation.例文帳に追加

半導体による赤外線レーザ受発光素子およびその検知結果を処理する回路から成る肩位置検出器９，１０を、背もたれ部４から膨らんでいる枕部４ａに設け、それによる被施療者８の肩部８ａ，８ｂの高さの検出結果によって基準肩位置を補正して、施療動作を行う。 - 特許庁

A frame weighted-average processing circuit 17 detects the image motion in the region of the target pixel and the neighboring pixels of the target pixel by the weighted-average intensity of the target pixel in units of pixels so that the smaller the detected motion is, the more a ratio of a frame weighted-average value in the target pixel in the weighted-average value is increased.例文帳に追加

フレーム加算平均処理回路１７は、注目画素の加算平均強度によって注目画素及びその周辺画素の領域の画像の動きを画素単位で検出し、この検出した動きが小さいほど、加重平均値における注目画素におけるフレーム加算平均値の割合を大きくする。 - 特許庁

The first board 1 is provided with a tuner 3 and a digital processing circuit 4, that digitally processes the signal received by the tuner 3, connection sections 5, 6, 7 respectively connected to the connection wiring bodies 11, 12, 13 are placed to one side edge 1a and used in common by the digital television receiver and the digital television-set-top box.例文帳に追加

第１の基板１は、チューナ３と、チューナ３で受信した信号をデジタル処理するデジタル処理回路４とが備えられ、接続配線体１１、１２、１３にそれぞれ接続される接続部５、６、７が一側縁部１ａに設けられていて、デジタルテレビとデジタルテレビ−セットトップボックスに共用される。 - 特許庁

A voltage adjusting circuit 18 secures a dynamic range by generating a bias voltage so as to obtain the maximum number of rotations of a spindle motor 11 even though the required torque of the spindle motor 11 is increased due to the eccentricity or the like of the optical disk 1 and the necessary control voltage exceeds the dynamic range of the signal processing section 15.例文帳に追加

電圧調整回路１８は、光ディスク１の偏心等によりスピンドルモータ１１の必要トルクが増大して、必要制御電圧が信号処理部１５のダイナミックレンジを越える場合でも、スピンドルモータ１１の最大回転数が得られるように、バイアス電圧を生成することで、ダイナミックレンジを確保することができる。 - 特許庁

The valid line detecting circuit detects lines of no signal in consecutive fields in a valid line variable region resulting from eliminating a region of a minimum number of valid lines which video signals Y, Pb, Pr can take from a maximum number of valid lines which the video signals Y, Pb, Pr being processing objects can take.例文帳に追加

本発明は、処理対象のビデオ信号Ｙ、Ｐｂ、Ｐｒが取り得る最大数の有効ラインによる領域から、このビデオ信号Ｙ、Ｐｂ、Ｐｒが取り得る最小数の有効ラインによる領域を除いた有効ライン可変領域において、連続したフィールドで無信号のラインを検出する。 - 特許庁

The MRI apparatus uses the plurality of independently usable and single RF coil assemblies 30A (30B) each having one or more RF coil elements for simultaneously collecting MR signals for examinees from the plurality of RF coil assemblies 30A, 30B and transferring them to a processing circuit in a MRI device body.例文帳に追加

１つ又は複数のＲＦコイル素子を有する単独で使用可能な単一のＲＦコイルアセンブリ３０Ａ（３０Ｂ）を複数用いて、この複数のＲＦコイルアセンブリ３０Ａ，３０Ｂから被検体のＭＲ信号を同時的に収集してＭＲＩ装置本体内の処理回路に伝送するＭＲＩ装置。 - 特許庁

Whereupon, a CPU 1010 of the special pattern display device 100 executes an interruption, receives it through a data receiver circuit 1140 to buffer it in a RAM 1090, and controls the drive of an image processing LSI 1060 according to the command to thereby make a desired display on an LCD panel 1120.例文帳に追加

すると、特別図柄表示装置１００のＣＰＵ１０２０は割り込み処理を実行し、データ受信回路１１４０を介してこれを受信しＲＡＭ１０９０にバッファリングすると共に、このコマンドにしたがって画像処理用ＬＳＩ１０６０を駆動制御してＬＣＤパネル１１２０に所望の表示を行わせる。 - 特許庁

This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).例文帳に追加

デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁

The PDS control section comprising a subscriber multiplex/ demultiplex part 21, a service multiplex/demultiplex part 22 and a test mode circuit part 23, and an Ethernet interface section comprising an Ethernet (trademark) signal terminating function part 25, a filtering function part 26, an Ethernet packet processing function part 27 and a common control part 28 are made into one chip LSI.例文帳に追加

加入者多重分離機能部２１とサービス多重分離機能部２２とテストモード回路部２３とからなるＰＤＳ制御部、及び、イーサネット（登録商標）信号終端機能部２５とフィルタリング機能部２６とイーサネットパケット処理機能部２７と共通制御部２８とからなるイーサインタフェース部を１チップＬＳＩ化する。 - 特許庁

When it is detected by a comparison circuit 70 that a position to be controlled reaches the target position, an operation prohibition signal generation unit 71 supplies an operation prohibition signal 71a to an operation permission/prohibition signal processing unit 66 to set an H bridge driving unit 67 to control the operation of a motor to be in an operation prohibition state.例文帳に追加

動作禁止信号生成部７１は、比較回路７０によって制御対象の位置が目標位置に達したことが検出されると、動作禁止信号７１ａを動作許可／禁止信号処理部６６へ供給して、モータの運転を制御するＨブリッジ駆動処理部６７の動作禁止状態にする。 - 特許庁

The image forming apparatus using a line head with a plurality of light sources arranged linearly in a main scanning direction is equipped with an image processing part (a printer controller 72, an engine controller 73, and a line head control circuit 74) which generates image data on the basis of an image signal from a host computer 70, and an operation command.例文帳に追加

複数の光源が主走査方向にライン状に配列されたラインヘッドを用いた画像形成装置において、ホストコンピュータ７０からの画像信号、および動作指令に基づいて、画像データを生成する画像処理部（プリンタコントローラ７２、エンジンコントローラ７３、ラインヘッド制御回路７４）を備える。 - 特許庁

The mobile information terminal device provided with the camera has an imaging part which photographs objects and generates image information, an image information processing circuit which corrects second image information that is acquired by photographing the objects by the toy camera using the first image information, a storage part which stores the second image information, and a display part which displays the second image information.例文帳に追加

対象物を撮影し画像情報を生成する撮影部と、前記対象物をトイカメラで撮影して得られる第２画像情報に前記第１画像情報を補正する画像情報処理回路と、第２画像情報を格納する記憶部と、第２画像情報を表示する表示部とを具備する。 - 特許庁

This division unit is constructed by cascading the number of arithmetic circuits corresponding to the numbers of bits of a divisor and a dividend while shifting them to the low-order bit side of the dividend as much as prescribed bits at a time, and calculates a quotient and a remainder obtained by sequentially performing processing from the arithmetic circuit on the top stage to divide the dividend by the divisor.例文帳に追加

除算器は、除数および被除数のビット数に対応する個数の演算回路を、被除数の下位ビット側に、所定ビットずつずらしながらカスケード接続して構成され、最上段の演算回路から順次処理を行って被除数を除数で割り算した商および余りを算出する。 - 特許庁

By this constitution, the binary signal is processed with an internal repeat frequency, which is higher than the repeat frequency of an output signal and is at least independent of the signal processing to be executed, on the basis of the circuit arrangement where the binary signal is internally processed with the same repeat frequency as the output signal.例文帳に追加

この構成により、２進信号を出力信号が発生する繰返し周波数と同一の繰返し周波数で内部処理する回路配置に基づいて、出力信号の繰返し周波数より高く且つ実行すべき信号処理と少なくともほぼ無関係の内部繰返し周波数で処理する。 - 特許庁

A base cartridge 100A and a printing tape cartridge 100B including a base material tape 101 and a cover film 103 are attached to and detached from a cartridge holder portion provided in a housing 9, the identification information of the cartridges 100A and 100B are received by a receiving section 33 through antennas 20A and 20B and read into a signal processing circuit 22.例文帳に追加

筐体９に設けたカートリッジホルダ部に、基材テープ１０１及びカバーフィルム１０３を内包するベースカートリッジ１００Ａ及び印字テープカートリッジ１００Ｂを着脱し、カートリッジ１００Ａ，１００Ｂの識別情報がアンテナ２０Ａ，２０Ｂを介し受信部３３で受信されて信号処理回路２２に読み込まれる。 - 特許庁

When receiving UL Synchronization from a radio base station 2, an inter-device phase difference measurement executing unit 10 compares synchronization results (arrival time difference) with an arrival time difference assumption range, and ends processing without re-measuring an inter-device phase difference by an inter-device phase difference measuring circuit 13 when the arrival time difference is within the assumption range.例文帳に追加

装置間位相差測定実行部１０は無線基地局２からのＵＬ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎを受信すると、同期結果（到着時間差）と到着時間差想定範囲との比較を行い、到着時間差が想定範囲内の場合、装置間位相差測定回路１３による装置間位相差の再測定を実施せずに処理を終了する。 - 特許庁

An arithmetic processing circuit 34 measures a moving position in a Z direction by a Z-axis driving mechanism 54 every time when scanning of one line in an X-direction is finished, of two-dimensional scanning, and calculates output adjustment data by using an adjustment data table according to the measurement result to store the output adjustment data in a table holding section 28.例文帳に追加

演算処理回路３４は、２次元走査のうち、Ｘ方向の１ラインの走査が終了する毎に、Ｚ軸駆動機構５４によるＺ方向の移動位置の計測を行い、その計測結果に応じて、調整データテーブルを用いて出力調整データを演算して、テーブル保持部２８に格納する。 - 特許庁

A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.例文帳に追加

マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁

At the time of receiving the energy saving request signal from the external device 11 through a communication means 25, a control means 20 in the camera body 1 controls a power supply means 26 and stops power supply to a circuit group such as an image pickup means 22, a signal processing means 23, a storage means 24, and the communication means 25.例文帳に追加

一方、カメラ本体１の制御手段２０は通信手段２５にて外部装置１１からの省エネ要求信号を受信すると、電源供給手段２６を制御して撮像手段２２，信号処理手段２３，記憶手段２４及び通信手段２５等の回路群への電源供給を停止させる。 - 特許庁

The information processing device and the printed circuit board support housing include at least one PKG, a PKG rail 1 which supports the PKG and guides the PKG as far as the connection part of a main board, an in-device structure 2 which supports the PKG rail 1 while allows sliding in inserting/extracting direction of the PKG, a spacer 22, and a screw 23.例文帳に追加

少なくとも一つのＰＫＧと、ＰＫＧを支持し、ＰＫＧをメインボードの接続部まで導くＰＫＧレール１と、ＰＫＧレール１をＰＫＧの挿抜方向にスライド可能に支持する装置内構造物２、スペーサ２２、ネジ２３と、を備える情報処理装置、プリント基板支持筐体を提供する。 - 特許庁

The generating means 31c for random number for wining determination starts the updating processing of the random number for winning determination 33a at the time when a period decided based on the random number generated by the random number generation circuit 34 is elapsed after a RAM 33 is initialized in the case the RAM 33 is initialized.例文帳に追加

当たり判定用乱数生成手段３１ｃは、ＲＡＭ３３が初期化される場合には、ＲＡＭ３３が初期化されてから、乱数生成回路３４で生成されている乱数に基づいて決定される期間が経過した時点で当たり判定用乱数３３ａの更新処理を開始する。 - 特許庁

The data processing time can be very much shortened, since in a system provided with a multiple port memory controller and at least one protocol conversion arbitration circuit according to the present invention, each of two or more modules can perform data transmission or reception with an external memory via the multiple port memory controller directly, without causing data to pass through a system bus, respectively.例文帳に追加

多重ポートメモリコントローラと、本発明による少なくとも一つのプロトコル変換仲裁回路とを備えるシステムは、複数個のモジュールのそれぞれがシステムバスを介さずに、直接的に前記多重ポートメモリコントローラを介して外部メモリとデータを送受信しうるので、データプロセシング時間が非常に短縮される。 - 特許庁

The arithmetic processing part 21 outputs a tripping signal when thermal data operated from the terminal voltage of the current detecting resistor R_3 exceeds a tripping level, and controls switching-on and switching-off of the switching elements S_1, S_2 so that the terminal voltage V_p of the smoothing capacitor C which is detected by the resistor voltage dividing circuit becomes a prescribe value.例文帳に追加

演算処理部２１は、電流検出抵抗Ｒ_３の端子電圧から演算した負荷の熱データがトリップレベルを越えたときに引き外し信号を出力し、かつ、前記抵抗分圧回路により検出した平滑コンデンサＣの端子電圧Ｖ_ｐが所定値になるようにスイッチング素子Ｓ_１，Ｓ_２のオン、オフを制御する。 - 特許庁

The scan base ATPG test circuit comprises a scan chain group 400 comprising a plurality of scan chains 401, 403, 405 and 407 connected so that test and diagnosis for these scan chains can be performed; and a scan test point group 410 performing processing so that an unknown value present in the scan chain have no influence on a test result.例文帳に追加

スキャンベースＡＴＰＧテスト回路は、複数個のスキャンチェーン４０１，４０３，４０５，４０７についてのテスト及び診断が可能なように、これらを連結したスキャンチェーングループ４００、及びスキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンテストポイントグループ４１０を含む。 - 特許庁

The apparatus is provided with interfaces 70-72 for each inputting sound data of a plurality of channels, a channel activating/stopping detecting circuit 50 for each detecting whether each of the channels is in an activation state or in a stopping state from the inputted sound data, and an audio signal processor 20 for applying signal processing to the sound data.例文帳に追加

複数チャネルの音声データを各々入力するインターフェース７０乃至７２と、入力された音声データから各チャネルが起動状態にあるか又は停止状態にあるかを各々検出するチャネル起動・停止検出回路５０と、音声データに信号処理を施すオーディオ信号処理部２０とを備える。 - 特許庁

Switches SW1, SW2 are thrown to the position A, a received parallel information signal is fed to an 8-DFT 23 to convert a time region into a frequency region, an equalizer 24 uses a pilot signal to estimate a transmission line to apply equalization processing to each signal point, and a demapping circuit 26 arranges the signal points again.例文帳に追加

スイッチＳＷ１，ＳＷ２をＡ側に接続して、受信並列情報信号を８−ＤＦＴ２３に入力し、時間領域から周波数領域に変換した後、等化器２４にて、パイロット信号を用いて伝送路推定して各信号点の等化処理を行い、デマッピング回路２６で再配列する。 - 特許庁

To eliminate phase difference between both synchronizing signals by accurately detecting the phase difference between both the synchronizing signals, without tentatively performing A/D conversion of all horizontal synchronizing signals as in the conventional cases, in a synchronizing signal processing circuit for generating an internal horizontal synchronizing signal made to synchronize with the horizontal synchronizing signal of a video signal.例文帳に追加

ビデオ信号の水平同期信号に同期させた内部水平同期信号を発生するための同期信号処理回路において、従来のように水平同期信号を一旦全てＡ／Ｄ変換しなくても、両同期信号の位相差を正確に検出できるようにして、両同期信号の位相差を無くす。 - 特許庁

In the prober 11, a travel control stage 111 for placing a wafer WF and a probe card 112, and a circuit substrate 113 for signal relay are arranged to test a probe via a tester body 13 where a test system related to the generation and analysis of a test signal is constructed, and a test head 12 for processing the transmission of a signal.例文帳に追加

プローバー１１は、ウェハＷＦを載置する移動制御ステージ１１１及びプローブカード１１２、信号中継用の回路基材１１３を配備し、試験信号の生成、解析に関係するテストシステムが構築されたテスター本体１３と、信号伝達を処理するテストヘッド１２を介してプローブ試験が行える。 - 特許庁

This interruption control circuit is provided with interruption level control registers 15a, 15b set respectively with interruption levels in a usual time and an emergency time for an interruption signal line 21, the interruption level control register 15b for emergency is selected by a preference processing execution register 19, when interrupted from an emergency interruption signal 21a.例文帳に追加

割込信号線２１に対する通常時と緊急時の割込レベルがそれぞれ設定された割込レベル制御レジスタ１５ａ，１５ｂを備え、緊急割込信号線２１ａからの割り込みがあると、優先処理実行要求レジスタ１９によって緊急用の割込レベル制御レジスタ１５ｂが選択される。 - 特許庁

When a power source monitoring circuit 42c detects a voltage drop of AC 24 V to less than a reference voltage of rectified and smoothed voltage in a power source substrate, a service interruption detection signal is outputted to the main board and paying out control board, and a data waiting processing is performed in each of the main board and paying out control board.例文帳に追加

電源基板に電源監視回路４２ｃがＡＣ２４Ｖを整流及び平滑した電圧の基準電圧未満への電圧降下を検出すると、停電検出信号を主基板及び払出制御基板に出力し、主基板及び払出制御基板では、各々、データの待避処理を行う。 - 特許庁

To provide an image forming apparatus, an image forming method, and a projection-side display device, which allow toner to be discharged with less variations while suppressing the rise of cost, without providing a special circuit, realize processing of toner discharge in a relatively short period of time, and surely suppress moderation of a selection phenomenon.例文帳に追加

特別な回路を設けることなく、コストアップを抑止しつつ、ばらつきの少ないトナー排出が可能で、比較短時間でトナー排出の処理を実現でき、確実に選択現象の節制を抑止できる画像形成装置および画像形成方法を提供する画像形成装置および投射側表示装置を提供する。 - 特許庁