「clock status」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The synchronization circuit is so designed as to generate a clock signal and to output the clock signal based on a time profile for a signal of a status input part 3 and a signal of a second clock input part 4 to a clock signal output part 621.例文帳に追加

同期回路はクロック信号を生成し、状態入力部３の信号用の時間プロファイルと、第２クロック入力部４の信号とに基づく該クロック信号を、クロック信号出力部６２１に出力するように、設計される。 - 特許庁

In response to this, the module A shifts to an SLEEP status where the supply of a clock may be stopped, and activates a clock stop permission signal RUN_A.例文帳に追加

これに応じてモジュールＡは、クロックの供給が停止しても構わないＳＬＥＥＰ状態へと遷移してから、クロック停止許可信号ＲＵＮ＿Ａをアクティブ化する。 - 特許庁

In this measuring method, status of master clock signal MCK is maintained by FF38 at rising time of test clock signal TCK, then AND of this FF38 output signal and inversion signal of the test clock signal TCK is taken to be input into clock terminal of a counter 34.例文帳に追加

テストクロック信号ＴＣＫの立ち上がり時点において、マスタクロック信号ＭＣＫの状態をＦＦ３８で保持し、このＦＦ３８の出力信号とテストクロック信号ＴＣＫを反転した信号のＡＮＤを取ってカウンタ３４のクロック端子に入力する。 - 特許庁

To allow a printer not including a time clock function to send a status to a server for every certain time period.例文帳に追加

時計機能を内蔵していないプリンタであっても、ある程度の時間間隔でステータスをサーバに送信できるようにする。 - 特許庁

Those respective signal processing blocks 7a to 7d are made operable in parallel in an independent status, so that a clock frequency is reduced.例文帳に追加

それぞれの信号処理ブロック７ａ〜７ｄは独立した状態で並列的に動作可能であるので、クロック周波数が低下する。 - 特許庁

To provide a computer system which can supply a reference clock signal to each IC even if a low signal of link power status is detected.例文帳に追加

リンクパワーステータスのロー信号を検知しても、各ＩＣに基準クロック信号を供給することができるコンピュータシステムを提供する。 - 特許庁

Here, the real-time characteristics can be sustained, by designating the data to be obtained on real-time basis, in parallel with reception of status signals from the slave apparatuses (in synchronization with a clock signal for receiving the status signals).例文帳に追加

この時スレーブ装置からステータス信号を受信するのと並行して（ステータス信号を受信するためのクロック信号に同期して）、リアルタイムで取得する情報を、指定することでリアルタイム性を維持できる。 - 特許庁

That is, when a microcomputer 2 stops and starts clock generation, each operational amplifier is held in a status that the constant currents are increased, and that the responding speed is high.例文帳に追加

つまり、マイコン２がクロック生成を停止するときおよび開始するときは、各オペアンプを定電流が増加した応答速度の速い状態に維持しておく。 - 特許庁

Among them, the timer generates a clock signal, the sensor detects the environmental status and generates a sensing signal, and the displaying unit displays image data.例文帳に追加

そのうち、タイマは、クロック信号を発生し、センサは、周辺状況を検出し、センシング信号を発生させ、表示ユニットは、画像データを表示させる。 - 特許庁

To freely set a power saving status for each block by stopping or resuming the supply of a clock signal to a portion of a memory module to be blocked.例文帳に追加

ブロック化されるメモリモジュールの一部へのクロック信号の供給を停止したり、再開したりしてブロック毎に節電状態を自在に設定できる。 - 特許庁

To reduce power consumption by reproducing a high speed clock in a status prior to the shift of a normal mode to a sleep mode in recovering the normal mode from the sleep mode.例文帳に追加

スリープモードから通常モードへ復帰するとき、スリープモードへ移行前の状態に高速クロックを再現することで、消費電力を削減可能とする。 - 特許庁

Therefore, by sequentially shifting rise timing of the test clock signal TCK output from such a measuring instrument as logic tester or the like to count status of the master clock signal MCK in that rise timing, jitter of this master clock signal MCK can correctly be measured.例文帳に追加

従って、ロジックテスタ等の測定器から出力するテストクロック信号ＴＣＫの立ち上がりのタイミングを順次ずらして、その立ち上がりのタイミングにおけるマスタクロック信号ＭＣＫの状態をカウントすることにより、このマスタクロック信号ＭＣＫのジッタを正確に測定することができる - 特許庁

An image-processing device that processes image data on the basis of received data, is provided with: a selection part which selects a CPU clock on the basis of an operating mode of the device and processing status information of the device; and a changing part which changes a clock of the CPU on the basis of the selected CPU clock.例文帳に追加

受信したデータに基づき画像データを処理する画像処理装置において、装置の動作モードと装置の処理状況情報に基づきＣＰＵクロックを選択する選択部と、選択されたＣＰＵクロックに基づきＣＰＵのクロックを変更する変更部とを設ける。 - 特許庁

To provide an operating frequency autonomous setting circuit for changing clock frequency according to the generating status of an interrupting signal to a CPU, and for reducing the power consumption of a circuit.例文帳に追加

ＣＰＵへの割込み信号の発生状態に応じてクロック周波数を変化させ、回路の消費電力を低減する動作周波数自律設定回路を提供する。 - 特許庁

The counter 210 is counted up, in synchronization with the one edge of the trace clock and starts the countup, when the first message start status information is detected.例文帳に追加

カウンタ２１０はトレースクロックの片方のエッジに同期してカウントアップをするものであり、最初のメッセージ開始ステータス情報が検出されたときにカウントアップを開始する。 - 特許庁

The cellular phone detects the "L" status of the data output signal line L1c and outputs a clock signal C1 from a data request signal line L1b to the digital camera(t2).例文帳に追加

携帯電話機はデータ出力信号線Ｌ１ｃの“Ｌ”状態を検出し、データ要求信号線Ｌ１ｂからクロック信号Ｃ１をディジタルカメラに出力する（ｔ２）。 - 特許庁

A control section 10 adjusts the reference time of the reference clock section 18 in accordance with a predetermined index value (e.g., the amount of stored data in the buffers) representing a communication status on the network.例文帳に追加

制御部１０は、ネットワークの通信状況を表す所定の指標値（例えばバッファのデータ蓄積量）に応じて基準時計部１８の基準時間を調整する。 - 特許庁

To provide a clock with spring winding status display arrangement so constituted as to arrange the rotation center of stem needle at an arbitrary proper position within its movement.例文帳に追加

巻印針の回転中心を時計のムーブメント内で任意適当な位置に配置できるように構成したぜんまい巻き状態表示装置付き時計を提供する。 - 特許庁

In this case, the operation of the counter circuit may be stopped by giving an output of the counter circuit to the clock generating circuit, or a determination circuit for determining a specific status, e.g. Slow Precharge Power Down state may be connected to the clock generating circuit, to control the clock generating circuit by referring to the determination result of the determination circuit.例文帳に追加

この場合、カウンタ回路の出力をクロック生成回路に与えることによってカウンタ回路の動作を停止させても良いし、また、特定の状態、例えば、Slow Precharge Power down状態を判定する判定回路をクロック生成回路に接続して、当該判定回路の判定結果を参照してクロック生成回路を制御しても良い。 - 特許庁

To provide an alarm clock system for remote-controlling the operation time of the alarm of an alarm clock by integrally utilizing various information affecting on time for commutation/attending school such as weather, traffic information and the operation status of transportation.例文帳に追加

天候、道路交通情報に加え、交通機関の運行状況等の、通勤／通学時間に影響を与える多種多様な情報を総合的に活用して、目覚まし時計のアラームの作動時間を遠隔制御する目覚ましシステムを提供する。 - 特許庁

A dimming signal generation section 74 calculates a period of a PWM signal on the basis of a lighting condition of a lamp 12 detected by a status detection section 73 and the designated motion clock.例文帳に追加

状態検出部73により検出したランプ12の点灯状態および所定の動作クロックなどに基づいて調光信号生成部74がＰＷＭ信号の周期を演算する。 - 特許庁

The PWM signal with the period calculated by the status detection section 73 is generated by the dimming signal generation section 74 capable of generating the PWM signal corresponding to the period of non-integer times of the motion clock.例文帳に追加

動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能な調光信号生成部74によって、状態検出部73で演算した周期のＰＷＭ信号を生成する。 - 特許庁

A transmission command 210 of multibyte data is transmitted to devices to be controlled by multicast synchronizing with a clock signal, and multibyte data 213 are transmitted to the devices to be controlled in response to a status response from the devices to be controlled.例文帳に追加

マルチバイトデータの送信コマンド２１０をクロック信号に同期して被制御装置にマルチキャストで送信し、被制御装置からのステータス応答に応じてマルチバイトデータ２１３を被制御装置に送信する。 - 特許庁

Also, when the pausing status rush signal SL is changed to the L level, the control signal IS is changed to the H level, and the clock stop signal STP is changed to the L level after the lapse of the td time.例文帳に追加

また、休止状態突入信号ＳＬがＬレベルに変化したときに制御信号ＩＳをＨレベルに変化させ、そのｔｄ時間経過後にクロック停止信号ＳＴＰをＬレベルに変化させる。 - 特許庁

If it can be determined from the detected difference that a receiving status of a reception signal is excellent for just recent N reception frames (S46: Yes), processing frequency of a clock reproducer 19 is decreased (S47).例文帳に追加

直近Ｎ個の受信フレームについて検出差から受信信号の受信状態が良好と判定することができれば（Ｓ４６正）、クロック再生器１９の処理頻度を減少させる（Ｓ４７）。 - 特許庁

To provide a duty correction voltage generating circuit capable of speedily normalizing a duty correction voltage used to decrease the duty error of a clock in the initial status of a delay locked loop.例文帳に追加

遅延固定ループの初期状態においてクロックのデューティ誤差を減少させるのに用いられるデューティ補正電圧を迅速に正常化させることができるデューティ補正電圧発生回路を提供すること。 - 特許庁

During a shift to the sleep mode, the program counter (PC), the personal status word (PSW) and the general purpose register group (destructive register) are saved on the stack (saving on stack) before a step F202 for shifting to the sleep mode with a clock halted.例文帳に追加

スリープモードへの移行時に、プログラムカウンタ（ＰＣ）、プロセッサステータスワード（ＰＳＷ）レジスタ、汎用レジスタ群（破壊レジスタ）のスタックへの退避（スタック退避）を、クロックを停止してスリープモードへ移行するステップＦ２０２の前に行っておく。 - 特許庁

In a camera for performing wireless communication, a communication velocity is changed in accordance with a radio communication status and further, a clock frequency of a network processing control unit that generates packet data, is changed in accordance with the changed communication velocity.例文帳に追加

無線通信を行うカメラにおいて、無線通信状況に応じて通信速度を変更し、さらに、変更した通信速度に応じてパケットデータを生成するネットワーク処理制御部のクロック周波数を変更する。 - 特許庁

To provide a PLL circuit which can generate a clock synchronized with a signal by which synchronization is hardly obtained owing to its low pulse frequency under a status where the signals of mutually different frequencies coexist.例文帳に追加

互いに異なる周波数を有する信号が混在する状況下、そのパルス頻度が低いために同期をとることが困難な信号に同期したクロックを生成することのできるＰＬＬ回路を提供する。 - 特許庁

A write part, 211 writes the order tag reported in instruction execution order trace information gathering mode to a trace memory 213 at every clock cycle by using a clock cycle as an address and writes the execution status reported in instruction description trace information gathering mode to the trace memory 213 by using the reported order tag as an address.例文帳に追加

書き込み部２１１は、命令実行順トレース情報採取モードのときに通知された順序タグをクロックサイクル値をアドレスとしてトレースメモリ２１３にクロックサイクル毎に書き込み、命令記述順トレース情報採取モードのときに通知された実行ステータスを通知された順序タグをアドレスとしてトレースメモリ２１３に書き込む。 - 特許庁

To provide a reset control circuit and a reset control method which allows a reset operation to be properly performed, in particular, in abnormality in a system including a clock synchronizing circuit when a clock signal stops or the cycle is long in contrast with a reset response requested for the detection of an abnormal status.例文帳に追加

クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。 - 特許庁

To provide a reset control circuit and a reset control method for properly operating a reset operation in abnormality in a system including a clock synchronizing circuit when a clock signal stops, or the cycle is long in contrast with a reset response requested for the detection of an abnormal status.例文帳に追加

クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。 - 特許庁

The clock is supplied to a signal processing circuit processing an input data signal at a frequency lower than a maximum frequency determined by a frequency decision circuit, and the clock is varied according to the processing status of one frame by a frequency determination circuit, thereby reducing power consumption.例文帳に追加

入力データ信号を処理する信号処理回路への供給クロックを、周波数判定回路で判定した最大周波数より低い周波数を供給し、周波数決定回路により１フレームの処理状況に応じてクロックを変化させることにより、消費電力を低減させることが可能である。 - 特許庁

Furthermore, it is determined in such an operational status whether or not a control value X' of a VCXO 213 in a standby system 210 satisfies a relation of α'<X'<β' and determines fault of a reference clock 2a when the value is within the range, and the active system is operated as it is.例文帳に追加

また、この運用状態で予備系のシステム２１０のＶＣＸＯ２１３の制御値X’がα’＜X’＜β’にあるかを判定し、その範囲内にある場合には基準クロック２ａの異常と判定し、現用系のまま運用する。 - 特許庁

The driver comprises a first memory circuit 13 storing number data, the number of times of which the same N-bit status data correspondent to plural driving pulses is repeated for each clock signal; and a second memory circuit 16, which reads the N-bit status data correspondent to the number data out of the first memory circuit 13 and outputs the data as the plural driving pulses.例文帳に追加

複数の駆動パルスに対応するＮビットの状態データがクロック信号毎に繰り返される回数データを格納している第１の記憶回路１３と、第１の記憶回路から出力される回数データに対応したＮビットの状態データを読み出し、複数の駆動パルスとして出力する第２の記憶回路１６とを備えた。 - 特許庁

A QR code 4 is printed in an employee card 3, identification data on an employee 2 coded into the QR code 4 are read by photographing the QR code 4 by a camera function-equipped cellphone 5, and the identification data and status information of 'clock-in', 'clock-out' or the like are transmitted to a system computer 6 by the cellphone 5.例文帳に追加

社員カード３にはＱＲコード４が印刷されており、このＱＲコード４をカメラ機能付き携帯電話機５で撮影することによって、ＱＲコード４にコード化された社員２の識別データが読み取られ、この識別データと「出勤」、「退勤」等のステータス情報とが携帯電話機５によってシステムコンピュータ６に送信される。 - 特許庁

When the reading clock is stopped, the operation state detecting part detects it and transmits it to the writing side by a reading-side status signal STA to prevent overwriting of new data to a data storing position from which valid data are not read yet.例文帳に追加

動作状態検出部は、読み出しクロックが停止されると、それを検出し、読み出し側ステータス信号ＳＴＡによって書き込み側に伝達し、有効なデータが未だ読み出されていないデータ記憶位置に新たなデータが上書きされるのを防止する。 - 特許庁

In contrast, when the self-node device operates as a stand-by status, the power control means compares the second threshold Th2 with the detection result of the load detection means 2, to determine whether to make the frequency of the clock smaller than that in the normal state.例文帳に追加

これに対して、自ノード装置１が待機系として動作している場合は、第２の閾値Ｔｈ２と負荷検出手段２の検出結果とを比較することにより、クロックの周波数を通常状態よりも低減させるか否かを判定する。 - 特許庁

The MP3 outputs a trouble/abnormal condition confirmation input signal 26' to the trouble/abnormal condition signal output circuit 53 according to the status level of the trouble/abnormal condition output OR signal 25', and determines any of an abnormal state, a clock trouble state and a normal state based on the result of switching control of the status level of the trouble/abnormal condition output OR signal 25'.例文帳に追加

ＭＰ３では、故障／異常出力論理和信号２５´の状態レベルの変化に応じて故障／異常信号出力回路５３に対して故障／異常確認入力信号２６´を出力し、故障／異常出力論理和信号２５´の状態レベルを切り替え制御した結果に基づいて異常状態、クロック故障状態、並びに正常状態の何れかを確定する。 - 特許庁

As a transport status of both the data, either the left eye video data or the right eye video data are added to the other for the unit of one pixel and video data of one pixel are constituted of the double predetermined number of bits and transported in a timing synchronous with the pixel clock.例文帳に追加

両データの伝送状態としては、左目用映像データと右目用映像データのいずれか一方に、他方を１画素単位で付加して、１画素の映像データを、所定ビット数の２倍のビット数で構成して、画素クロックに同期したタイミングで伝送する。 - 特許庁

A power management section 362 controls a clock control section 146 and/or a power control section 148 according to the contents of the data written to the status register 322 when the interruption signal from the interruption signal generation part 330 is activated, thereby managing the power consumption.例文帳に追加

電力管理部３６２は、割込信号発生部３３０からの割込信号が活性化されたときに、状態レジスタ３２２に書き込まれたデータの内容に従って、クロック制御部１４６および電源制御部１４８またはこれらのいずれかを制御して、電力消費量を管理する。 - 特許庁

The main processor MP includes a co-processor controller CPC outputting the extension instruction to the co-processor CP, and the co-processor CP includes a task controller TC, the task controller controlling a task performed based on the extension instruction and outputting the status information ST of the task on every clock.例文帳に追加

基本プロセッサＭＰは、コプロセッサＣＰに対し拡張命令を出力するコプロセッサコントローラＣＰＣを備え、コプロセッサＣＰは、拡張命令に基づいて実行されるタスクを制御し、かつ、当該タスクのステータス情報ＳＴをクロック毎に出力するタスクコントローラＴＣを備える。 - 特許庁

To provide a responsiveness measurement evaluation device and a distributed computer system which can measure response time even in a status where an internal clock of each computer is not synchronized in the computer system connected via a network with a plurality-layered configuration.例文帳に追加

複数段の階層構成になっているネットワークで接続された計算機システムで各計算機の内部時刻が同期されていない状態でも、正確な応答時間を測定できる応答性測定評価装置及びこの装置を利用した分散計算機システムを提供する。 - 特許庁

Then, the sampling circuit 5 outputs a digital signal at every quarter cycle of the AC power supply 2 according to an output signal of the clock pulse and the photo diode 4, and based on the output state of the sampling circuit 5, an abnormality detecting circuit 7 judges the status of the fluorescent lamp 1.例文帳に追加

そして、サンプリング回路５がクロックパルスおよびフォトダイオード４の出力信号に応じて交流電源２の四半周期毎にデジタル信号を出力し、そのサンプリング回路５の出力状況に応じて異常検出回路７が蛍光灯１の状態を判定する。 - 特許庁

At a receiving side device, a flag detection portion 1-5 detects a flag bit string from the received signal by the flag bit timing signal with a period of one clock and notifies the frame reception status to a data extraction portion 1-6, and the data extraction portion 1-6 extracts the data bit from the received signal by the data bit timing signal with a period of two clocks.例文帳に追加

受信側装置では、フラグ検出部１−５は、１クロック周期のフラグビットタイミング信号で受信信号からフラグビット配列を検出し、データ抽出部１−６にフレーム受信状態を通知し、データ抽出部１−６は、２クロック周期のデータビットタイミング信号で受信信号からデータビットを抽出する。 - 特許庁