「field-effect」に関連した英語例文の一覧と使い方(91ページ目) - Weblio英語例文検索

In the case of standby, in order that the output ϕ2 of the first function circuit cell 13 may be in a high potential state and the output ϕ3 of the second function circuit cell 14 may be in a low potential state, the first and second insulated gate field-effect transistors M1 and M2 are driven to suppress through current flowing through the other function circuit cell.例文帳に追加

スタンバイ時に、第１機能回路セル１３の出力φ２が高電位状態となり、第２機能回路セル１４の出力φ３が低電位状態となるように、第１および第２絶縁ゲート電界効果トランジスタＭ１、Ｍ２を駆動し、他方の機能回路セルに流れる貫通電流を抑制する。 - 特許庁

To obtain a rotating machine which can reduce eddy current loss generated in the housing by suppressing generation of induction magnetic field on the periphery of a lead wire being led out of the housing even if the distance between the bearing for supporting the rotating shaft is shortened, and can reduce generation of heat or voltage drop in the lead wire by suppressing increase of wiring resistance in the lead wire resulting from skin effect.例文帳に追加

この発明は、回転軸を軸支する軸受間距離を短くしても、ハウジング外に引き出される口出し線周辺での誘導磁場の発生を抑えて、ハウジングに発生する渦電流損失を低減し、かつ表皮効果による口出し線での配線抵抗の増加を抑え、口出し線での発熱や電圧降下を低減できる回転機を得る。 - 特許庁

To provide a thermoplastic resin net which has a levee protecting function of a conventional levee sheet, has water permeability, permits the development of a reinforcing effect using the roots of small weeds, can endure to the running of agricultural machines, and is light weight, flexible, can thereby easily be set, and is suitable for preventing the collapse of tenaced rice field levees.例文帳に追加

従来の畦シートが持つ畦の形状の保護機能を有しつつ透水性を有し、小型の雑草の根による補強効果も発現可能で、農機の走行に耐え、比較的軽量で可撓性を有するため敷設が容易であり、段差のある水田の畦の崩落防止に好適な熱可塑性樹脂ネットを提供する。 - 特許庁

A MOS field-effect transistor is provided with a SOI substrate 30, where contact holes 13-1 and 13-2 are each bored in source/drain diffused layers 10 and 11 from above extending over an adjacent element isolation oxide film 7 so as to reach to a silicon substrate 1, and impurity ions are implanted into the exposed surface region of the silicon substrate 1 for the formation of P-N junctions.例文帳に追加

ＳＯＩ基板３０を用いたＭＯＳ型電界効果トランジスタにおいて、コンタクト孔１３−１，１３−２をソース・ドレイン拡散層１０，１１上から隣接する素子分離用の酸化膜７上に亘って、シリコン基板１に到達する深さに形成し、露出されたシリコン基板の表面領域に不純物をイオン注入してＰＮ接合を形成することを特徴としている。 - 特許庁

In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.例文帳に追加

ＧａＮ系ＦＥＴ用エピタキシャル結晶基板において、下地基板１０１の上に設けられるエピタキシャル結晶が、ゲート層１０８の下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層１０７と、第２の緩衝層１０６と、開口部１０４Ａを有する絶縁層１０４と、ｐ伝導型半導体結晶層１０３とを有している。 - 特許庁

The nitride semiconductor field-effect transistor has at its gate a channel comprising a double heterostructure which has an Al_xGa_1-xN layer, a GaN layer, and an Al_yGa_1-yN layer laminated in order in a +c direction of crystal orientation and is depleted by setting (x) and (y) in a relation of x≥y.例文帳に追加

結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。 - 特許庁

To provide an ion mobility meter and an ion mobility measuring method in which base gas ions are generated using soft X-rays and sample molecule ions are generated by an ion molecular reaction of this base gas ions and sample molecules, thereby contamination of the device, decomposition of the sample, and effect to electric field of an ionization chamber etc. can be suppressed with high safety, and the sample molecules can be ionized efficiently.例文帳に追加

軟Ｘ線を用いてベースガスイオンを生成し、このベースガスイオンと試料分子とのイオン分子反応により試料分子イオンを生成することによって、安全性が高く、装置の汚染、試料の分解、及びイオン化室の電界への影響などを抑制でき、試料分子を効率よくイオン化できるイオン移動度計およびイオン移動度計測方法を提供する。 - 特許庁

A protective circuit against electrostatic breakdown composed of an insulated gate field effect transistor is replaced with an equivalent circuit using a bipolar transistor, a current flowing at least from a collector to a substrate between a current flowing from the collector to the substrate and a current flowing from an emitter to a substrate is expressed by two current sources, and the protective resistance to electrostatic breakdown is simulated by circuit simulation.例文帳に追加

絶縁ゲート型電界効果トランジスタによって構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、コレクタから基板に流れる電流とエミッタから基板に流れる電流の内の少なくともコレクタから基板に流れる電流を２つの電流電源によって表し、静電破壊保護耐性を回路シミュレーションする。 - 特許庁

The semiconductor device has a MIS type field effect transistor having a silicon substrate (1), an insulation film (6) formed on the silicon substrate containing at least one of nitrogen and oxygen, and silicon, a metallic acid nitride film (7) formed on the insulation film containing at least one kind of a metallic atom of zirconium and hafnium, and a gate electrode (8) formed on the metallic acid nitride film.例文帳に追加

シリコン基板（１）と、前記シリコン基板上に形成され、窒素および酸素の少なくとも１種とシリコンとを含有する絶縁膜（６）と、前記絶縁膜上に形成され、ジルコニウムおよびハフニウムの少なくとも１種の金属原子を含む金属酸窒化膜（７）と、前記金属酸窒化膜上に形成されたゲート電極（８）とを具備するＭＩＳ型電界効果トランジスタを備える半導体装置である。 - 特許庁

To make the recording density higher for magnetic recording by reducing what is called side erasure caused by what is called recording magnetic field fringe effect while using the same manufacturing process of a thin film magnetic recording head as conventional one, namely, while avoiding such a problem in the manufacturing process as depositing a wide one on a narrow one.例文帳に追加

薄膜磁気記録ヘッドの製造工程は従来と同じにしたまま、すなわち、幅狭なものの上に幅広なものを成膜するという製造工程上の問題を生じないまま、いわゆる記録磁界フリンジングによるサイドイレースを減少させ、これにより、磁気記録の高密度化を図ることを課題とする。 - 特許庁

A memory element 1 comprises a field effect transistor element which is composed of two impurity diffusion areas 11, a gate electrode 13, and a gate insulating layer 12 on a p-type silicon board 10; and a variable resistance element which is composed of a lower electrode 19, an upper electrode 21, and a variable resistance layer 20 interposed between the lower and upper electrodes 19, 21.例文帳に追加

メモリ素子１は、ｐ型シリコン基板１０に、２箇所の不純物拡散領域１１とゲート電極１３およびゲート絶縁層１２から構成される電界効果型トランジスタ素子部と、下部電極１９と上部電極２１とで可変抵抗層２０を挟み構成された可変抵抗素子部とからなる。 - 特許庁

Plural memory cells are divided into blocks of one or more, memory cells in each block are provided on the same semiconductor substrate 10, and a memory cell is composed of a field effect transistor having a source 14a, a drain 14b, a floating gate 16, and a control gate 18, and their sources are commonly coupled so as to be connected electrically.例文帳に追加

複数のメモリセルは１以上のブロックに分割され、各ブロック内のメモリセルは、同一の半導体基体１０上に設けられ、ソース１４ａ・ドレイン１４ｂ、浮遊ゲート１６および制御ゲート１８を有する電界効果トランジスタによりそれぞれ構成され、それらのソースが互いに電気的に接続されるように共通に繋がっている。 - 特許庁

The structure utilizes the gradient structure of two functions including the primary coil set of high efficiency for strengthening the performance of an ultra high speed MR sequence while minimizing an eddy current effect and dB/dt and is appropriate for an MR use including the primary coil set of low efficiency provided with a high quality gradient magnetic field appropriate for an image formation use having originally low dB/dt and eddy current level.例文帳に追加

この構造は、ｄＢ／ｄｔと渦電流効果を最小にしつつ超高速ＭＲシーケンスの性能を強化する高効率の一次コイルセットを含む２機能の勾配構造を利用すると共に本来的に低いｄＢ／ｄｔと渦電流レベルとを有する従来の画像形成用途に適切な高品質勾配磁場を有する低効率の一次コイルセットを含むＭＲ用途に適切である。 - 特許庁

To provide a liquid development device and an image forming apparatus which are designed such that the need for the application of electric field for the removal of residual liquid developer on an image carrier after development is eliminated, driving force for cleaning is restrained, thereby degradation in the durability of the developer carrier is prevented, satisfactory cleaning effect is ensured, and image density is stabilized.例文帳に追加

現像後、現像剤担持体上に残存する液体現像剤を除去するにあたり、電界印加の必要がなく、クリーニングのための駆動力も抑えて現像剤担持体の耐久性を損なわず、且つ十分なクリーニング効果を有し、画像濃度を安定化することのできる液体現像装置及び画像形成装置を提供する。 - 特許庁

The silicon layer is doped with ions at an angle based on the height of a second field effect transistor adjacent to the first one so that ions of a predetermined type, which have concentration that is the same as that of a portion adjacent to the channel region of the silicon layer and is not equal to zero, are implanted into one portion of the channel region.例文帳に追加

シリコン層は、シリコン層のチャネル領域に隣接する部分と同じゼロでない濃度の特定のタイプのイオンがチャネル領域の一部に注入されるように、第１電界効果型トランジスタに隣接する第２電界効果型トランジスタの高さに基づいた角度でイオンをドープされている。 - 特許庁

The liquid crystal display device in this invention is the one 20 provided with the data storage function having electric field effect transistors as active elements, and is characterized by that pixel circuits 261 have a data holding function and a data reading function, or the data holding function (memory transistors STij) and the data reading function are added thereto.例文帳に追加

本発明の液晶表示装置は、電界効果型トランジスタを能動素子として有するデータ記憶機能付き液晶表示装置２０であって、画素回路２６１は、データ保持機能およびデータ読出し機能を有し、または画素回路２６１には、データ保持機能（メモリ用トランジスタＳＴ_ij）およびデータ読出し機能が付属してなることを特徴とする。 - 特許庁

In a closed loop composed of a power distributor 5, a power compositor 6 and field effect transistors 3 and 4, bandpass filters 19 and 21 that allow only a carrier fundamental frequency to pass through are inserted to attenuate loop gain in all frequency bands other than the carrier fundamental frequency to be a level lower than 0dB.例文帳に追加

電力分配器５および電力合成器６と、電界効果トランジスタ３，４によって形成される閉ループにおいて、搬送波の基本周波数のみを通過するバンドパスフィルタ１９，２１を挿入し、搬送波の基本周波数以外の全ての周波数帯域でループ利得を０ｄＢより低いレベルに減衰する。 - 特許庁

In the field effect transistor of the double-hetero structure including channel layers 5 sandwiched in the upper and lower portions by a couple of carrier supplying layers 3a, 3b, higher electron mobility can be attained by setting doping concentration of the upper carrier supplying layer 3a to 2 to 4 times the doping concentration of the lower carrier supplying layer 3b.例文帳に追加

上下に二つのキャリア供給層３ａ、３ｂで挟まれたチャネル層５を有するダブルヘテロ構造の電界効果トランジスタにおいて、上側のキャリア供給層３ａのドーピング濃度を下側のキャリア供給層３ｂのドーピング濃度の２〜４倍の範囲内することにより、より高い電子移動度が得られる。 - 特許庁

To provide a shift register circuit which is constituted by using field effect transistors and in which malfunction and an operation characteristic can be improved by suppressing variation of a transistor characteristic caused by a time integration value of a signal level applied to a gate electrode, its drive control method, a display driving device, and a readout driving device.例文帳に追加

電界効果トランジスタを用いて構成されるシフトレジスタ回路において、ゲート電極に印加される信号レベルの時間積分値に起因するトランジスタ特性の変動を抑制して、誤動作や動作特性の改善を図ることができるシフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置を提供する。 - 特許庁

A source region 12, a source extension region 10 connected with the source region 12, and a junction field effect transistor (JFET) extension region 11 connected with a JFET region are formed in each well region 20, and the region between the source extension region 10 and the JFET extension region 11 becomes a channel region.例文帳に追加

各ウェル領域２０には、ソース領域１２、当該ソース領域１２に接続したソースエクステンション領域１０、およびＪＦＥＴ領域に接続したＪＦＥＴエクステンション領域１１が形成され、ソースエクステンション領域１０とＪＦＥＴエクステンション領域１１の間がチャネル領域となる。 - 特許庁

A field-effect transistor 10 includes a source 18s and a drain 18d formed in a surface region of a semiconductor active layer 13 comprising a group III nitride semiconductor, a gate electrode 15 formed on the semiconductor active layer 13 through a gate oxide film 14, and a passivation film 20 formed on the semiconductor active layer 13 between the gate electrode 15 and the drain 18d.例文帳に追加

電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。 - 特許庁

To provide the structure of a fin-type field-effect transistor (FinFET) having an embedded oxide layer 130 on a substrate 110, at least one-layer first structure 112 on the embedded oxide layer and at least one-layer second fin structure 114 on the embedded oxide layer and a manufacturing method of the same.例文帳に追加

基板１１０の上の埋め込み酸化膜層１３０、この埋め込み酸化膜層の上にある少なくとも１層の第１のフィン構造１１２、およびこの埋め込み酸化膜層の上にある少なくとも１層の第２のフィン構造１１４を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の構造および製造方法を提供すること。 - 特許庁

To provide a method for processing a nanotube, capable of selectively processing the tip part of the nanotube into a fixed shape by an extremely simple method without using a chemical wet process, especially processing the tip part of the nanotube into a shape useful as an electronic element such as a field-effect electron gun, etc.例文帳に追加

化学的なウェットプロセスを用いることなく、極めて簡便な方法によりナノチューブの先端部を選択的に所定の形状に加工することができ、特に、ナノチューブの先端部を電界効果型電子銃等の電子素子として有用な形状に加工することができるナノチューブの加工方法を提供する。 - 特許庁

The semiconductor element 4 is formed in a self-alignment manner in which magnetic contact is made in the first electrode 2 and the second electrode 3 with respect to a source electrode 22 and a drain electrode 23 having a magnetized layer of a magnetic material by connecting the two electrodes so that the field-effect transistor 20 is formed.例文帳に追加

帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。 - 特許庁

A heterojunction field effect semiconductor device includes an electron traveling layer 31; first and second electron supply layers 32, 33; a cap layer 34; a source electrode 8; a drain electrode 9; a gate electrode 10; an insulation film 11 made of a silicon oxide; and a p-type metal oxide semiconductor film 12.例文帳に追加

本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。 - 特許庁

To provide a semiconductor epitaxial wafer for realizing improved characteristics by preventing a highly conductive part (conductive layer) from being formed in a buffer layer due to the mixture of conductive impurities in the epitaxial layer, when manufacturing an electronic device, such as a field effect transistor and a hetero junction bipolar transistor including a high electron mobility transistor, on the semiconductor epitaxial wafer.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

The heterojunction field effect transistor comprises a nitride semiconductor layer including a barrier layer 4 and a cap layer 5 formed thereon, a gate electrode 10 provided on the nitride semiconductor layer so that the lower part is buried therein, and a drain electrode 8 and a source electrode 9 provided, respectively, on both sides of the gate electrode 10 with a space between one other.例文帳に追加

本発明のヘテロ接合電界効果型トランジスタは、バリア層４及びバリア層４上に形成されたキャップ層５を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極８及びソース電極９とを備える。 - 特許庁

This field-effect transistor includes a source 43 formed in the sidewall of a trench, a drain 42 formed in the semiconductor main body and provided with a surface in common with the upper face of the semiconductor main body, a channel region including both vertical and horizontal parts, and a polycrystalline silicon gate at the upper part of the trench.例文帳に追加

この電界効果トランジスタは、トレンチの側壁内に形成されたソース４３、半導体本体内に形成された、そして半導体本体の上面と共通の表面を有するドレイン４２、及び垂直と水平の両方の部分を含むチャネル領域、及びトレンチの上部の多結晶シリコンゲートとを含んでいる。 - 特許庁

In the semiconductor integrated circuit apparatus, a drain D, a gate G, a source S, and a back gate BG in a high-concentration diffusion region are formed in this order, and an insulating gate field effect transistor having a drain output terminal pad is included.例文帳に追加

ドレインＤ、ゲートＧ、ソースＳ及び高濃度拡散領域のバックゲートＢＧが、この順序で形成され、ドレイン出力端子ｐａｄを有する絶縁ゲート電界効果型トランジスタを含む半導体集積回路装置において、バックゲート用に形成された前記高濃度拡散領域の一部分の、ドレイン出力端子ｐａｄが設けられた位置とは反対側のみに金属配線を設ける。 - 特許庁

The display device having an image reading function is miniaturized and made compact by forming new element constitution having a semiconductor device for display and a semiconductor device for receiving light in one pixel, that is, having a semiconductor device (an insulation gate type electric field effect semiconductor device) performing both display control and light receiving control in one pixel.例文帳に追加

１つの画素内に表示用半導体装置と受光用半導体装置を有する新規な素子構成、すなわち、１つの画素内に表示と受光の両方の制御を行う半導体装置（絶縁ゲート型電界効果半導体装置）を有する構成とすることで、画像読み取り機能を有する表示装置を小型化、コンパクト化する。 - 特許庁

To provide a microwave amplifier by which a variation in the threshold voltage of a field-effect element can be suppressed by changing the structure of a spiral inductor element and can be also suppressed by changing the structure of a capacitor element using a wiring layer as a lower electrode and to provide its manufacturing method.例文帳に追加

スパイラルインダクタ素子の構造を変更することで、電界効果素子のしきい値電圧の変動を抑え、また、配線層を下部電極として用いるキャパシタ素子の構造を変更して、同様に、電界効果素子のしきい値電圧の変動を抑えることを可能とする、マイクロ波増幅装置およびその製造方法を提供する。 - 特許庁

The semiconductor device has a field effect transistor formed of a semiconductor substrate, a gate insulation film formed on the substrate and a gate electrode formed on the gate insulation film, wherein the gate insulation film contains silicon oxynitride (SiON) as a major component and the state of strain of the gate insulation film is a compression strain state.例文帳に追加

半導体基板と、前記基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されるゲート電極とを有する電界効果型トランジスタが形成され、前記ゲート絶縁膜が酸窒化シリコン（SiON）を主成分とし、前記ゲート絶縁膜のひずみ状態が圧縮ひずみ状態であることを特徴とする半導体装置である。 - 特許庁

In the electrostatic apparatus for applying an electrostatic field on the copying substrate by a receptor facing a current generation unit 100, the dynamic current density guided from the current generation unit 100 to the copying substrate is controlled within a prescribed extent, and the end leakage current effect for a system wherein the width of the copying substrate is variable is integrated.例文帳に追加

電流発生ユニット１００に対向するレセプタによって複写基板に静電界を加える静電装置において、電流発生ユニット１００から複写基板に導かれる動電流密度を所与の範囲内に制御し、複写基板の幅が可変なシステムにおける端部漏れ電流効果を組み込む。 - 特許庁

In the hetero-junction field effect transistor element 100, a distance between an intersection A 110 of primary gate wiring 105 and secondary wiring 106 and an intersection B 116 of a gate electrode 102a as one end in a plurality of gate electrodes 102 and the primary gate wiring 105 is set at 10 μm or less.例文帳に追加

ヘテロ接合型電界効果トランジスタ素子１００において、第１次ゲート配線１０５と第２次ゲート配線１０６の交点Ａ：１１０と、複数のゲート電極１０２において一方の端をなすゲート電極１０２aと第１次ゲート配線１０５との交点Ｂ：１１６の間の距離は１０μｍ以下となるよう配置されている。 - 特許庁

A semiconductor device is a p-channel MOS field-effect transistor which comprises a semiconductor substrate, a gate oxide film provided on the semiconductor substrate, a gate electrode provided on the gate oxide film, and two p^+ source/drain diffusion regions formed in an n-well region in the semiconductor substrate, each having a p^- offset region.例文帳に追加

半導体装置は、半導体基板と、半導体基板上に設けられたゲート酸化膜と、ゲート酸化膜上に設けられたゲート電極と、半導体基板内のｎウエル領域に形成され、それぞれＰ^−のオフセット領域を有する２つのＰ^＋のソース／ドレイン拡散領域とを有する、Ｐチャネル型ＭＯＳ電界効果トランジスタである。 - 特許庁

The configuration is comprised of a combination of a signal current input buffer circuit 3, one simulation resistor circuit 2 and one amplification circuit 4, the signal current input buffer circuit 3 comprising two field-effect trasnsistors J1, J2 and a resistor Rj, to have functions to enhance the high current input efficiency and to widen a circuit bandwidth.例文帳に追加

シグナル電流入力緩衝回路３と一模擬抵抗回路２及び一増幅回路４の組合せから構成され、かつ前記シグナル電流入力緩衝回路３は二つの電界効果トランジスタＪ_１，Ｊ_２と抵抗Ｒ_Ｊより構成されて、高電流入力効率と回路バンド幅を引き上げる機能を有する。 - 特許庁

A field effect transistor includes: a thin oxide semiconductor with a thickness of 1 nm or more and 30 nm or less formed approximately perpendicular to an insulation surface; a gate insulation film formed covering the oxide semiconductor; and stripe-shaped gates each with a width of 10 nm or more and 100 nm or less formed covering the gate insulation film.例文帳に追加

絶縁表面に略垂直に形成された厚さが１ｎｍ以上３０ｎｍ以下の薄片状の酸化物半導体と、前記酸化物半導体を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜を覆って形成されたストライプ状の幅１０ｎｍ以上１００ｎｍ以下のゲートを有する電界効果トランジスタ。 - 特許庁

To reduce power consumption for deciding a logic level of a data bus supplied with the memory cell read-out data in a synchronous DRAM output circuit and to generate an output of a nearly source voltage level by latching the memory cell read-out data, generating a boosted voltage based on the latched data and driving an n-channel field effect transistor.例文帳に追加

シンクロナスＤＲＡＭの出力回路において、メモリセル読み出しデータが供給されるデータバスの論理レベルを確定するための消費電力を低減するとともに、メモリセル読み出しデータをラッチし、ラッチしたデータに基づいて昇圧された電圧を発生させてｎチャネル電界効果トランジスタを駆動することでほぼ電源電圧レベルの出力を発生できるようにする。 - 特許庁

The field effect transistor includes: a first semiconductor layer 14 made of a first group III-V nitride; a second semiconductor layer 15 formed on the first semiconductor layer 14, made of a second group III-V nitride and having a gate recess 16 for exposing the first semiconductor layer 14; and a gate electrode 18 formed on the gate recess 16 in the first semiconductor layer 14.例文帳に追加

電界効果トランジスタは、第１のIII−Ｖ族窒化物からなる第１の半導体層１４と、第１の半導体層１４の上に形成された第２のIII−Ｖ族窒化物からなり、第１の半導体層１４を露出するゲートリセス部１６を有する第２の半導体層１５と、第１の半導体層１４におけるゲートリセス部１６の上に形成されたゲート電極１８とを備えている。 - 特許庁

In the plasma etching system, control of plasma density spatial distribution performed by varying the ratio of field strength between an outer upper electrode 36 and an inner upper electrode 38 has substantially no effect on the control of radical density spatial distribution performed by varying the ratio of flow rate of processing gas between central shower heads (62, 56a) and peripheral shower heads (64, 56a).例文帳に追加

このプラズマエッチング装置では、外側上部電極３６と内側上部電極３８との間で電界強度の比率を可変することによって行なわれるプラズマ密度空間分布の制御が、中心シャワーヘッド（６２，５６ａ）と周辺シャワーヘッド（６４，５６ａ）との間で処理ガスの流量の比率を可変することによって行なわれるラジカル密度空間分布の制御に実質的な影響を及ぼさない。 - 特許庁

To provide a solution for forming an insulating thin film that can be applied at low temperature, has high insulation and dielectric constant properties, and allows surface processing, the insulating thin film formed using the same, a field effect transistor having superior performance using the insulating thin film as a gate insulating layer and a method of manufacturing the same, and an image display device.例文帳に追加

低温で塗布形成可能で高い絶縁性と誘電率を有し、かつ表面処理可能な絶縁性薄膜の形成用溶液、それを用いて形成した絶縁性薄膜、絶縁性薄膜をゲート絶縁層として用いることで優れた性能を有する電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供する。 - 特許庁

The field effect transistor (FET) includes a plurality of device layers disposed vertically in a stack, each device layer has a source region, a drain region and a plurality of nanowire channels 110 connecting the source region and the drain region, wherein the source and drain regions of one or more of the device layers are doped with an n-type dopant or a p-type dopant.例文帳に追加

電界効果トランジスタ（ＦＥＴ）インバータは、スタック内で垂直方向に配置された複数のデバイス層を含み、各デバイス層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネル１１０を有し、ここで１つ又は複数のデバイス層のソース及びドレイン領域はｎ型ドーパント、又はｐ型ドーパントでドープされる。 - 特許庁

In the field effect transistor wherein a substrate 10, a diamond semiconductor layer 11, and a compound semiconductor layer 12 are formed in this order, the diamond semiconductor layer 11 is formed of (111)-plane diamond and the compound semiconductor layer 12 is formed of a (0001)-plane hexagonal compound semiconductor or (111)-plane hexagonal compound semiconductor.例文帳に追加

基板１０、ダイヤモンド半導体層１１、化合物半導体層１２がこの順で形成された電界効果トランジスタにおいて、ダイヤモンド半導体層１１を（１１１）面ダイヤモンドにより構成すると共に、化合物半導体層１２を（０００１）面の六方晶化合物半導体、あるいは、（１１１）面の立方晶化合物半導体により構成する。 - 特許庁

The mask 1, in which a window hole 1a corresponding to the shape of a photographic image plane is bored, is mounted on the front of the photographing lens 2 and is used together with the lens hood 3, thus the shielding effect of the harmful incident light from the outside of the field is enhanced.例文帳に追加

本発明は、レンズ鏡筒前部のフィルター取り付け枠２ａが、ピント合わせやズーミング時に回転しない方式の撮影レンズに用いるフレアーカットマスク１であって、撮影画面の形状に対応する窓穴１ａを開けたフレアーカットマスク１を、撮影レンズ２の前面に取り付け、レンズフード３と併用することにより、視野外からの有害な入射光の遮断効果をより高めたものである。 - 特許庁

With the use of a mis-orientated wafer 10 with a plurality of steps 11 and terraces 12 formed by rearranged surface silicon atoms, a MOS field-effect transistor is structured with a very thin crystalline silicon dioxide film 15 which is grown epitaxially on the terrace 12 of the wafer 10 as a gate insulating film.例文帳に追加

表面シリコン原子の再配列によって形成した複数のステップ１１およびテラス１２を有するミスオリエンテーション基板１０を用いて、その基板１０のテラス１２上にエピタキシャル成長させた極薄の結晶質二酸化シリコン膜１５をゲート絶縁膜としてＭＯＳ電界効果型トランジスタを構成する。 - 特許庁