「field-effect」に関連した英語例文の一覧と使い方(88ページ目) - Weblio英語例文検索

Accordingly, the electric field intensity due to the applied voltage is increased by a shape effect of the whisker 27a in the surface layer of the dielectric layer 27, it is considered that a quantity of electrons emitted toward a discharge space 35 is increased, and as a result, it is considered that the response of the generation of discharge to the applied voltage is improved.例文帳に追加

このことにより、誘電体層２７表層において、印加電圧による電界強度がウィスカーの形状効果により大きくなり、放電空間３５に向けて放出される電子の量が多くなるものと考えられ、その結果、印加電圧に対する放電の発生の応答性が改善されるものと考えられる - 特許庁

To provide a method for effectively obtaining polyphenols as a physiologically active substance found only in minute amounts in a plant body, that is, a method for obtaining a plant of increased polyphenol content by raising the plant under specific conditions, and to obtain the polyphenols as the physiologically active substance having hepatopathy prophylactic and/or mitigating effect so as to use the substance in the pharmaceutical or functional food field.例文帳に追加

植物体中に微量にしか含まれない、生理活性物質であるポリフェノールを効果的に取得する方法、すなわち植物を特定条件下で生育させて、増加したポリフェノール含量を有する植物を得る方法、及び肝障害予防及び／又は軽減作用を有するポリフェノール生理活性物質を取得し、その医薬或いは機能性食品分野への利用を図ること。 - 特許庁

A system for modeling an integrated circuit including at least one insulated gate field-effect transistor comprises a generator means (MLB) for defining parameter representating of mechanical stresses applied to the active area of the transistor, and a processing means (MT) for determining at least several electric parameters (P) of the transistor while taking account of the stress parameters.例文帳に追加

少なくとも１つの絶縁ゲート電界効果トランジスタを含む集積回路をモデル化するシステムにおいて本システムは、トランジスタの動作領域に加えられる機械的応力を表すパラメータを定義する生成手段（MLB）と、応力パラメータを考慮してトランジスタの少なくともいくつかの電気パラメータ（P）を決定する処理手段（MT）とを含む。 - 特許庁

Furthermore, replacement of a tetrode magnet can be made possible by converging the charged particle beam to a vertical and horizontal directions by an edge focus effect giving a slope to the charged particle beam with an incident surface and an outgoing surface of the charged particle beam in a magnetic field area formed by a structure magnet of the inserting light source.例文帳に追加

さらに、挿入光源の構成磁石が形成する磁場領域における荷電粒子ビームの入射面と出射面が荷電粒子ビームに対して傾斜を持たせてエッジフォーカス効果により荷電粒子ビームを縦横方向に収束させるようにすることにより４極磁石の代替をさせることができる。 - 特許庁

A thin film field effect transistor has at least a gate electrode, a gate insulating film, an active layer, a source electrode and a drain electrode formed on a substrate, wherein a resistive layer is connected electrically between the active layer and at least one of the source electrode and drain electrode.例文帳に追加

基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層が電気的に接続して配されていることを特徴とする薄膜電界効果型トランジスタ。 - 特許庁

Using ion implantation N for forming the source/drain of an N channel field effect transistor, an over impurity introduction layer 10 is formed in a polysilicon gate 5 and N type impurities contained in the over impurity introduction layer 10 are diffused in the direction of an active region 7 in the polysilicon gate 5.例文帳に追加

Ｎチャネル電界効果型トランジスタのソース／ドレインを形成するためのイオン注入Ｎを用いて、多結晶シリコンゲート５にオーバー不純物導入層１０を形成し、オーバー不純物導入層１０に含まれるＮ型不純物を多結晶シリコンゲート５内でアクティブ領域７の方向に拡散させる。 - 特許庁

A carbon layer (22) is offset to depart from a gate electrode (15), relative to the tip of a source/drain extension region (18) of a field effect transistor formed in a semiconductor substrate (11); and is positioned to enclose a source/drain impurity diffusion region, in sectional profile.例文帳に追加

半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。 - 特許庁

To provide structure where the drop of drain resistance or the increase of an output conductance can be suppressed even if gate width becomes large, and to provide a transistor where the maximum permission voltage of output voltage is improved and an operation in positive and negative potentials on body potential is realized, on the field effect transistor formed in a semiconductor thin film on an insulating substrate and on the integrated circuit.例文帳に追加

絶縁性基板上の半導体薄膜に形成された電界効果トランジスタとその集積回路に関し、ゲート幅が大きくなってもドレイン耐圧の低下または出力コンダクタンスの増加が抑えられる構造、および出力電圧の最大許容電圧を改善すると共にボディ電位に関して正負両電位での動作が可能なトランジスタを提供する。 - 特許庁

The field effect transistor is provided with a layer of an organic conductive compound having mixed or combined structure capable of being bonded with a metal compound at least at two or more parts in the layer and at the end of the layer; and the gate electrode, an insulator layer separating the gate electrode, and the layer of the organic conductive compound are formed on the layer of the organic conductive compound.例文帳に追加

基板上に、その層中の少なくとも２箇所以上の部分で金属化合物と混合若しくは化合した、該金属化合物と結合しうる構造を末端に有する有機伝導性化合物の層を有し、該有機伝導性化合物の層上に、ゲート電極と、該ゲート電極及び上記有機伝導性化合物の層を隔てる絶縁体層を設けたことを特徴とする電界効果トランジスタ。 - 特許庁

To hasten a flow of a plasma air flow by throwing a high speed rectification gas into an arc surrounding; to strengthen an electromagnetic force and a magnetic field that act on the arc to improve an arc energy density and arc directivity and rigidity to thereby enable to perform high-speed welding; and moreover to improve a shield effect to enable to perform a high-quality welding.例文帳に追加

アーク周囲に高速整流ガスを流してプラズマ気流の流れを速め、アークに作用する電磁力及び磁界を強化してアークのエネルギー密度、アークの指向性及び硬直性を高めて高速溶接を行えるようにし、また、シールド効果を高めて高品質な溶接を行えるようにする。 - 特許庁

The magnetoresistance effect element is provided with a magnetization fixing layer in which a magnetization direction is substantially fixed in one direction, a spacer layer arranged on the magnetization fixing layer while having an insulating layer and a metallic conductor penetrating through the insulating layer, and a magnetization free layer which is arranged on the spacer layer oppositely to the metallic conductor and in which the magnetization direction changes corresponding to an external magnetic field.例文帳に追加

磁気抵抗効果素子が，磁化方向が実質的に一方向に固着される磁化固着層と，磁化固着層上に配置され，かつ絶縁層と，この絶縁層を貫通する金属導電体と，を有するスペーサ層と，スペーサ層上に，金属導電体と対向して配置され，かつ磁化方向が外部磁界に対応して変化する磁化自由層と，を具備する。 - 特許庁

Disclosed is a magneto-optical space light modulator which has many pixels 14 imparting rotation in a polarizing direction by Faraday effect, arrayed in two dimensions of an X direction and a Y direction while alienated from one another and which individually controls magnetization directions of the respective pixels with a composite magnetic field produced with drive currents flowing through X-side and Y-side driving lines.例文帳に追加

ファラデー効果によって偏光方向の回転を与える画素１４が、多数、互いに離間した状態でＸ方向及びＹ方向に２次元的に配列され、Ｘ側及びＹ側の駆動ラインを流れる駆動電流によって発生する合成磁界により各画素の磁化方向を個別に制御する方式の磁気光学式空間光変調器である。 - 特許庁

To prevent an electric field formed at a secondary transfer position from giving an adverse effect to the other processing operation and also to prevent an untransferred toner image on an intermediate transfer drum from being disturbed in an image forming apparatus by which a toner image formed on a photoreceptor is primarily transferred to the intermediate transfer drum and the toner image on the intermediate transfer drum is electrostatically secondarily transferred to transfer paper.例文帳に追加

感光体上に形成したトナー像を中間転写ドラムに一次転写し、中間転写ドラム上のトナー像を転写紙に静電的に二次転写する画像形成装置において、二次転写位置に形成した電界が、他のプロセス動作に悪影響を与えることを防止し、かつ中間転写ドラム上の未転写トナー像が乱されることを防止する。 - 特許庁

In the field-effect silicon-carbide semiconductor device provided with a metal/semiconductor contact formed on one major surface of the silicon carbide substrate 1, contact electrodes contacted with at least one of a gate contact 16 and a source contact 14 or a drain contact 15 are made of an identical material (e.g., Ti, Mo or Ni), and are formed concurrently in the same step.例文帳に追加

炭化珪素基板１の一主面に形成した金属−半導体接触を具有する電界効果型の炭化珪素半導体装置であって、ゲート接触１６と、ソース接触１４またはドレイン接触１５の少なくとも一方の接触の接触電極が同一材料（例えばＴｉ、Ｍｏ、Ｎｉ）であり、かつ同一工程で並行して形成された接触電極である炭化珪素半導体装置。 - 特許庁

To provide an ER gel, in which electric rheology particles (ER particles) are not precipitated/flocculated even when allowed to stand for a long period and stable ER effect is exhibited, returning to original state when application of voltage is stopped, having good controlling property of shear stress by electric field, free from leaching of a liquid electric insulation medium and keeping good storage stability.例文帳に追加

長期間静置しても電気レオロジー粒子（ＥＲ粒子）が沈降・凝集せず、安定したＥＲ効果を示し、電圧印加を止めると短い時間で元の状態に戻り、電界による剪断応力の良好なコントロール性と液状電気絶縁性媒体の滲出がなく良好な保存安定性が維持されるＥＲゲルを提供する。 - 特許庁

The semiconductor element includes a semiconductor nano-wire 1 having a first region 7 provided with pn junction or pin junction, and a second region 8 provided with a field effect transistor structure; a pair of electrodes (2, 3) to be connected to both ends of the semiconductor nanowire 1; and a gate electrode 4 provided on at least one part of the second region via an insulation layer 5.例文帳に追加

ＰＮ接合またはＰＩＮ接合を備える第１の領域７と、電界効果型トランジスタ構造を備える第２の領域８とを有する半導体ナノワイヤ１と、半導体ナノワイヤ１の両端に接続される一対の電極（２，３）と、第２の領域の少なくとも一部に絶縁層５を介して設けられているゲート電極４とを備えている。 - 特許庁

By matching the impressing direction of the read gradient magnetic field pulses GR with the flowing direction of the blood stream and impressing the dephase pulses P_dephase, a difference of a flow void effect is generated corresponding to a flow velocity of the blood and the arteriovenous separation images are generated on the basis of the relative difference of signal values due to the difference.例文帳に追加

読出し傾斜磁場パルスＧ_Ｒの印加方向を血流の流れ方向に合わせたこと及びディフェーズパルスＰ_ｄｅｐｈａｓｅの印加により、血液の流速に応じてフローボイド効果の差異を生じさせ、この差異に因る信号値の相対的な差に基づき動静脈分離画像を生成することができる。 - 特許庁

To enable an insulated gate field effect transistor (MOSFET), whose gate length is of the order of sub-micron or sub-0.1 μm to be enhanced in characteristics and improved in characteristics uniformity by a method, where the planarity of a resist underlying layer serving as a gate electrode is ensured, and a gate electrode is formed accurately by actuate patterning.例文帳に追加

絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ）において、ゲート電極となるレジスト下地層の平坦性を確保し、ゲート電極の精度良いパターニングを実現することによりゲート長がサブミクロン領域、或いはサブ0.1μｍ領域のＭＯＳＦＥＴにおいて、トランジスタ特性の向上、ばらつきの低減を図る。 - 特許庁

In this MOS field effect transistor 1, having a plurality of unit cells and a current detection function, the MOS transistor cells include at least one main unit cell 10 with its source electrically connected to a main source electrode 110 and at least one detecting unit cell 20 with its source electrically connected to a detecting source electrode 210.例文帳に追加

単位セルを複数有してなる電流検出機能付ＭＯＳ型電界効果トランジスタ１において，ＭＯＳ型トランジスタセルとしては，そのソースが主ソース電極１１０と電気的に接続してある少なくとも１個の主単位セル１０と，そのソースが検出用ソース電極２１０と電気的に接続してある少なくとも１個の検出用単位セル２０とがある。 - 特許庁

To provide a reliable method and a device which enable design-keeping transition from an existing non-fin design structure to a functionally identical structure based on a technology of a double-gate fin-base field-effect transistor FinFET in a metal-oxide semiconductor MOS, a device of a complementary metal-oxide semiconductor CMOS, and designing chips of the semiconductors.例文帳に追加

金属酸化物半導体（ＭＯＳ）、相補型金属酸化物半導体（ＣＭＯＳ）のデバイス、並びにそれらのチップ設計に於いて、既存の非フィン設計構造からＦｉｎＦＥＴ（ダブル・ゲート・フィン・ベース電界トランジスタ）技術に基づく機能的に同一の構造に設計を維持したまま移行する事ができる信頼できる方法及び装置の提供。 - 特許庁

To provide the manufacturing method of a semiconductor device suitably controlling the concentration of nitrogen in a gate insulating film according to predetermined characteristics required for each transistor, while suppressing the deterioration of characteristics in the transistors and the complicatedness of a manufacturing process with regard to the manufacturing method of the semiconductor device having a field effect transistor containing nitrogen in the gate insulating film.例文帳に追加

ゲート絶縁膜に窒素を含有する電界効果トランジスタを有する半導体装置の製造方法に関し、トランジスタの特性劣化や製造工程の複雑化を抑制しつつ、各トランジスタに要求される所定の特性に基づいてゲート絶縁膜中の窒素濃度を適宜制御しうる半導体装置の製造方法を提供する。 - 特許庁

A method of manufacturing the field-effect transistor comprises a step of forming an oxide film 14 on a silicon substrate 12, a step of forming a polysilicon electrode film 16 on the oxide film 14, and a step of supplying deuterium ions to the interface between the oxide film 14 and silicon substrate 12 through the polysilicon electrode film 16 by means of an ion implanter.例文帳に追加

本発明は、シリコン基盤１２上に酸化膜１４を形成するステップと、酸化膜１４の上にポリシリコン電極膜１６を形成するステップと、ポリシリコン電極膜１６を介して、酸化膜１４とシリコン基盤１２との界面に、イオン注入機により重水素イオンを供給するステップとにより構成される。 - 特許庁

Patterning is applied on the first conductive layer in the logical operation circuit area based on the resist layer processed by patterning while the gate electrode of an insulation gate electric field effect transistor is formed in the logical operation circuit area and a dummy layer is formed above the element separating area in the logical operation circuit area based on the stopper layer processed by patterning.例文帳に追加

パターニングされたレジスト層に基づいてロジック回路領域内の第１導電層をパターニングし、ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成し、パターニングされたストッパ層に基づいてロジック回路領域内の素子分離領域の上方にダミーゲート層を形成する。 - 特許庁

The present protective circuit for the field effect transistor 10 is a protective circuit for a Schottky gate HFET in which a series of diodes 14 including 5 diodes 12 connected in series in the normal direction and one diode 16 in the reverse direction are connected in parallel, and a gate line Vgg connected to the gate electrode of the HFET is grounded via the protective circuit 10.例文帳に追加

本電界効果トランジスタの保護回路１０は、ショットキーゲートＨＦＥＴの保護回路であって、縦続接続させた５個の順方向のダイオード１２からなるダイオード列１４と、１個の逆方向のダイオード１６とを並列接続した回路であって、ＨＦＥＴのゲート電極に接続されたゲート線Ｖｇｇは、保護回路１０を介して接地されている。 - 特許庁

With respect to the constitution of the semiconductor device in a semiconductor substrate wherein a source, a drain and a gate are so provided as to constitute the field effect transistor, a metal wiring connected with either one of the source, and the drain is so disposed in the form of a plane as to provide a heat radiating surface.例文帳に追加

半導体基板に、ソースと、ドレインと、ゲートとを設けて構成した電界効果トランジスタの半導体基板には、ソースまたはドレインのいずれか一方に接続した金属配線を平面状に配置して放熱面を設けるとともにビアホールを設け、金属配線と接続されていないドレインまたはソースと、半導体基板の他面に設けた電極とをビアホールを経て接続する構成とする。 - 特許庁

A mute means 18 comprises a plurality of n-channel type field effect transistors TR each connected in parallel between the output terminal 1602 of the switching circuit 16 and the input terminal of a low pass filter 20, and a controller 19 for independently controlling turning on/off each of the transistors TR.例文帳に追加

ミュート手段１８はスイッチング回路１６の出力端１６０２とローパスフィルタ２０の入力端２００２との間に並列接続された複数のＮチャンネル型電界効果型トランジスタＴＲと、各トランジスタＴＲのオン、オフを独立して制御するコントローラ１９とを含んで構成されている。 - 特許庁

A first protection insulating film 106 is deposited on first and second field-effect transistors formed on a semiconductor substrate 100, and a capacity lower electrode 109, a capacity insulating film 110A comprising of an insulated metal oxide film and a capacity element mode of a capacity upper electrode 111 are formed on the first protection insulating film 106.例文帳に追加

半導体基板１００上に形成された第１及び第２の電界効果型トランジスタの上には第１の保護絶縁膜１０６が堆積されており、該第１の保護絶縁膜１０６の上には、容量下部電極１０９、絶縁性金属酸化膜からなる容量絶縁膜１１０Ａ及び容量上部電極１１１からなる容量素子が形成されている。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer, when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer; and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

In the field-effect transistor which has a source region 3, a channel region 4, and a drain region 5 within the nitride system semiconductor, a gate electrode 7 is made of tungsten, tungsten alloy, molybdenum, or molybdenum alloy, and the carrier concentration of the source region 3 is higher than the carrier concentration of the channel region 4.例文帳に追加

ナイトライド系半導体内に、ソース領域３、チャネル領域４およびドレイン領域５を有する電界効果トランジスタにおいて、ゲート電極７がタングステン、タングステン合金、モリブデンまたはモリブデン合金からなり、ソース領域３のキャリア濃度がチャネル領域４のキャリア濃度よりも高いことを特徴とする電界効果トランジスタを構成する。 - 特許庁

The phase change memory device includes a phase change layer, an electrode whose one end contacts the phase change layer, a contact plug connected to the other end of the electrode, and a field-effect transistor in which a source or drain is electrically connected to the contact plug, wherein the electrode is formed of zirconium boron nitride.例文帳に追加

相変化層と、この相変化層に一端が接触する電極と、この電極の他端に接続するコンタクトプラグと、このコンタクトプラグにソースまたはドレインが電気的に接続された電界効果型トランジスタとを備えた相変化メモリ装置であって、前記電極がジルコニウムボロンナイトライドにより形成されている。 - 特許庁

The MFS type field effect transistor 100 includes a semiconductor layer 10, a PZT-based ferroelectric layer 15 formed on the semiconductor layer 10, a gate electrode 16 formed on the PZT-based ferroelectric layer 15, and impurity layers 14, which are formed on the semiconductor layer 10 and constitutes a source or drain.例文帳に追加

ＭＦＳ型電界効果型トランジスタ１００は、半導体層１０と、半導体層１０の上に形成されたＰＺＴ系強誘電体層１５と、ＰＺＴ系強誘電体層１５の上に形成されたゲート電極１６と、半導体層１０に形成された、ソースまたはドレインを構成する不純物層１４と、を含む。 - 特許庁

To provide an electrode film/silicon carbide structure whose structure is easy and its manufacturing process is simple and short preventing an electrode film from peeling, to provide a silicon carbide schottky barrier diode, to provide a field effect transistor of a metal-silicon carbide semiconductor structure, to provide the optimum method for forming an electrode film, and to provide a method for manufacturing an electrode film/silicon carbide structure.例文帳に追加

電極膜の剥離を防止しつつ、構造が容易で製造工程が簡易で短い電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法を提供することにある。 - 特許庁

In the touch panel disposed in the front of a field effect type liquid crystal cell and having a transparent conductive film between an input operation face and the liquid crystal cell, a polarizing plate 9 having the absorption axis in the direction relating to the liquid crystal cell, a 1/2 wavelength plate 8 and a 1/4 wavelength plate 7 are successively disposed from the input operation face to the transparent conductive film.例文帳に追加

電界効果型液晶セルの前面に配置されて、入力操作面と液晶セルとの間に透明導電膜を有するタッチパネルにおいて、入力操作面側より上記透明導電膜に向かって順に前記液晶セルと関連する方向に吸収軸を有する偏光板９、１／２波長板８及び１／４波長板７が配置されていることを特徴とする。 - 特許庁

The MOS field-effect transistor includes a device isolating region disposed on a predetermined portion of the semiconductor substrate to define an active region, a source region and a drain region spaced apart from each other about a channel region within the active region, a gate electrode formed on the active region between the source region and the drain region, and a gate insulating layer formed between the active region and the gate electrode.例文帳に追加

半導体基板の所定領域に配置されて活性領域を限定する素子分離領域を含み、活性領域内でチャンネル領域を介在してソース領域及びドレイン領域が互いに離隔されて形成されており、ソース領域とドレイン領域間の活性領域上にゲート電極が形成されており、活性領域とゲート電極との間にゲート絶縁膜が形成されているトランジスタ。 - 特許庁

On each of the radiation axes that pass through a center O, in the radial direction, inside the region where the magnetic field varies as a linear function of the direction of the radiation axis, the position of the detector 10 on the X-Y coordinate can be known, by detecting the variations in the electrical resistance of each of the magnetoresistance effect elements inside the detector 10.例文帳に追加

中心Ｏを通り半径方向に延びるそれぞれの放射軸上において、放射軸の方向の磁界の強度が一次関数で変化する領域内では、前記検知器１０内の各磁気抵抗効果素子の電気抵抗の変化を検知することで、検知器１０のＸ−Ｙ座標上の位置を知ることができる。 - 特許庁

Rise and fall of light control driving signal from a light control circuit 4 is made dull, and the light control driving signal inputted into a gate of field-effect transistors T5, T6, T7, T8 lift a gate potential by a potential lifting circuit 5 so as not to completely fall in a low level even if it moves from the high level to the low level.例文帳に追加

調光回路４からの調光駆動信号の立上り及び立下りは鈍らせており、電解効果トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のゲートに入力される調光駆動信号は、ハイレベルからローレベルに移っても完全にローレベルに落ちないように電位持上げ回路５によってゲート電位を持ち上げている。 - 特許庁

In the field effect transistor of a top gate type or a bottom gate type which has a gate electrode, a gate insulating layer, a source electrode, a drain electrode and an organic semiconductor layer on the surface of a substrate, an interface between the gate insulating layer and the organic semiconductor layer exists at a gate electrode side from an interface at the gate insulating layer, the source electrode, and the drain electrode.例文帳に追加

基板の表面にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、有機半導体層を有するトップゲート型あるいはボトムゲート型の電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。 - 特許庁

When the level of the signal is high, a variable amplifier circuit 7 discriminates that the deterioration of a high-frequency component is large and operates an auxiliary deflecting coil 5 to increase its velocity modulating effect when the level of the color difference signal is high by changing a superimposed deflecting magnetic field by increasing the current flowing to the coil 5 so that the scanning speed of a beam current may be changed.例文帳に追加

増幅可変回路７は、色差信号のレベルが大きい場合には、高域成分の劣化が大きいと判断し、補助偏向コイル５に流れる電流を増加させることで重畳偏向磁界を変化させて、その結果ビーム電流の走査速度を変化させて色差信号レベルの大きい所では速度変調効果を強くするように動作させる。 - 特許庁

To provide an electronic application instrument, noticing the electromagnetic field distribution determined by the size of a metallic casing, on which the electronic instrument is mounted, and the distribution of a current which flows on the surface of the metal casing, while being compatible with the reduction of leakage electromagnetic waves at the resonance frequency of the metal casing and a heat radiating effect especially, without complicating the constitution.例文帳に追加

電子機器が搭載される金属筐体寸法で決まる共振周波数の電磁界分布、および金属筐体表面を流れる電流分布に着目し、構成を複雑にすることなく、とくに金属筐体の共振周波数での漏洩電磁波の低減と放熱効果を両立した電子応用機器を提供することにある。 - 特許庁

In this electron emitting element having a field effect transistor(FET) formed on the surface of a semiconductor layer and a conical emitter having a sharpened tip, an emitter forming area 11 is formed into a circular shape or a polygon, and a FET gate electrode 4 and a FET source electrode 9 in the form of a circular ring or a polygonal ring are disposed in the peripheral area of the emitter forming area.例文帳に追加

半導体層の表面に形成された電解効果型トランジスタ（ＦＥＴ）と、先端が先鋭化されたコーン型エミッタを有する電子放出素子において、エミッタ形成領域１１を円形または多角形状とし、エミッタ形成領域の周辺に円形環または多角形環型のＦＥＴゲート電極４とＦＥＴソース電極９を配置する。 - 特許庁

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9.例文帳に追加

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

This plant controller is made to apply an electric brake by outputting a command value to the effect that it should zero an exciting current to an excitation current control means 63a on one hand, and switching on an earth disconnector 56 after completion of the trip of a transmission breaker 55 on the other thereby severally controlling the exciting currents to be supplied to the field winding of a plurality of generator-motors.例文帳に追加

励磁電流を零にすべき旨の指令値を励磁電流制御手段６３ａ、６３ｂに対して出力する一方、送電遮断器５５のトリップが完了したのち接地断路器５６を投入し、複数の発電電動機の界磁巻線に供給する励磁電流をそれぞれ制御して電気ブレーキを印加するようにしたものである。 - 特許庁

A DC current (DCT current) which generates a magnetic field in the direction opposite to the predetermined magnetizing direction of the pin layer adjacent to an antiferromagnetic layer, is supplied to the spin valve magnetoresistance effect element 23 (SV element) while supplying a nearly rectangular alternating current (ACT current) to a recording element 22 of the magnetic head 21 equipped with the recording element 22 and the SV element 23.例文帳に追加

記録素子２２とスピンバルブ磁気抵抗効果素子２３（ＳＶ素子）とを備える磁気ヘッド２１の記録素子２２に略矩形状の交番する電流（ＡＣＴ電流）を供給しつつ、ＳＶ素子２３に反強磁性層に隣接するピン層の所定の磁化方向に対して逆方向の磁界を発生させる直流電流（ＤＣＴ電流）を供給する。 - 特許庁

A diode D0 where an anode is connected to a power source voltage VDD, a resistor R0 connected in series to the cathode of the diode D0, a depletion field-effect transistor Q1 connected in series between the resistor R0 and a ground voltage GND, and a bias voltage take-out terminal T provided between the cathode of the diode D0 and the resistor R0, are provided.例文帳に追加

本バイアス電圧発生回路は、アノードが電源電圧ＶＤＤに接続されているダイオードＤ０と、ダイオードＤ０のカソードに直列に接続されている抵抗Ｒ０と、抵抗Ｒ０と接地電圧ＧＮＤとの間に直列に接続されているデプリーション型電界効果トランジスタＱ１と、ダイオードＤ０のカソードと抵抗Ｒ０との間に配置されたバイアス電圧取り出し端子Ｔと、からなる。 - 特許庁