「field-effect」に関連した英語例文の一覧と使い方(87ページ目) - Weblio英語例文検索

A semiconductor device 1 comprises an embedded gate electrode 104 that is embedded in a semiconductor board 10 and constitutes a field-effect transistor, a drawing electrode 105 arranged on the semiconductor board 10 and connected to the embedded gate electrode 104, and a zener diode 106 placed on the semiconductor board 10.例文帳に追加

半導体装置１は、半導体基板１０内に埋め込まれ、電界効果トランジスタを構成する埋込ゲート電極１０４と、半導体基板１０上に設けられ、埋込ゲート電極１０４に接続された引出電極１０５と、半導体基板１０上に設けられたツェナーダイオード１０６と、を備えている。 - 特許庁

The information recording element comprises a field effect transistor having a gate electrode 20, a dielectric layer 30, a semiconductor layer 50, and a drain and source electrode 40 formed on a substrate 10 wherein at least one of the materials forming the dielectric layer 30 is dioxyribonucleic acid (DNA).例文帳に追加

また、基板１０上に、ゲート電極２０、誘電体層３０、半導体層５０、ドレイン及びソース電極４０を有する電界効果型トランジスタであって、上記誘電体層３０を形成する材料の少なくとも一つがデオキシリボ核酸（DNA）であることを特徴とする電界効果型トランジスタにより構成される情報記録素子。 - 特許庁

A high-mobility Ge channel field effect transistor with a layered heterostructure incorporates multiple semiconductor layers on a semiconductor substrate, and a channel structure of a compressively strained epitaxial Ge layer having a higher barrier or a deeper confining quantum well and having an extremely high hole mobility for complementary MODFETs and MOSFETs.例文帳に追加

半導体基板上に複数の半導体層と、より高いバリアまたはより深い閉じ込め量子井戸を有し、相補型ＭＯＤＦＥＴおよびＭＯＳＦＥＴのための非常に高い正孔移動度を有する圧縮ひずみエピタキシャルＧｅ層のチャネル構造を取り込み、層状ヘテロ構造をもつ高移動度Ｇｅチャネル電界効果トランジスタを形成する。 - 特許庁

To separately control the adjustment of transmittance and antireflection conditions without excessively improving the precision of thickness of each layer with respect to a light absorbing antireflection body formed on the display surface of an image display and having good contrast performance and a good effect of shielding a leakage electromagnetic field.例文帳に追加

画像表示装置の表示面上に形成され、良好なコントラスト性能と漏洩電磁界のシールド効果とを実現する光吸収性反射防止体に対し、各層の膜厚を必要以上に精度良くしなくとも、透過率調整と反射防止条件とをそれぞれ個別に独立してコントロールすることを可能にする。 - 特許庁

This field effect transistor 1 has a buried gate region 5 formed by doping an impurity in a compound semiconductor substrate 19, wherein concave portions 6L and 6R are provided on both the sides of the buried gate region 5 of the compound semiconductor substrate 19.例文帳に追加

本発明に係る電界効果トランジスタ１は、化合物半導体基体１９に不純物をドーピングして形成した埋め込みゲート領域５を有する電界効果トランジスタ１において、前記化合物半導体基体１９に埋め込みゲート領域５の両側に隣接する凹部６Ｌ、６Ｒを設けることを特徴とする。 - 特許庁

A semiconductor structure including the vertical metal-insulator-metal capacitor, and a method for fabricating the semiconductor structure including the vertical metal-insulator-metal capacitor, each use structural components from a dummy metal oxide semiconductor field effect transistor located and formed over an isolation region located over a semiconductor substrate.例文帳に追加

垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。 - 特許庁

To enable to perform surely latch of complementary signals having minute potential difference even when threshold voltage of a pair of field effect transistors being a driving element are unbalanced, with respect to a latch type sense amplifier incorporated and used in a semiconductor device requiring a circuit for amplifying a complementary signal having minute potential difference.例文帳に追加

微小電位差の相補信号を増幅するための回路を必要とする半導体装置に搭載して使用されるラッチ型センスアンプに関し、駆動素子をなす一対の電界効果トランジスタのスレッショルド電圧にアンバランスがある場合であっても、微小電圧差の相補信号のラッチを確実に行うことができるようにする。 - 特許庁

This invention discloses the field effect transistor comprising a nitride semiconductor layer including a channel layer, a Schottky electrode 20 including a GZO layer 22 provided in contact with the nitride semiconductor layer and heat-treated under an inert gas atmosphere and ohmic electrodes 16 and 18 connected to the channel layer, and its manufacturing method.例文帳に追加

本発明は、チャネル層を含む窒化物半導体層と、窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたＧＺＯ層２２を含むショットキ電極２０と、チャネル層に接続して設けられたオーミック電極１６、１８と、を具備する電界効果トランジスタおよびその製造方法である。 - 特許庁

(1) The electrochemical sensor element has a field effect transistor structure with at least a gate insulating layer, a semiconductor layer structured so as to contact a solution and comprising an oxide film including indium, gallium and zinc, and source and drain electrodes sequentially stacked on a gate electrode.例文帳に追加

（１）ゲート電極上に、少なくともゲート絶縁層、半導体層、ソース及びドレイン電極を順に積層した電界効果型トランジスタ構造を有し、該半導体層が溶液と接する構造であり、かつ該半導体層が、インジウム、ガリウム、亜鉛を含む酸化物薄膜からなることを特徴とする電気化学センサ素子。 - 特許庁

The field effect transistor includes a substrate formed of the organic polymer compound, a gate electrode, a gate insulating layer, the semiconductor layer, and a source electrode, and a drain electrode where the semiconductor layer contains a carbon nanotube composite having a conjugate polymer stuck on at least a part of the surface thereof.例文帳に追加

有機高分子化合物からなる基板、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極を有する電界効果型トランジスタであって、前記半導体層が表面の少なくとも一部に共役系重合体が付着したカーボンナノチューブ複合体を含有する電界効果型トランジスタ。 - 特許庁

To provide a field effect transistor which can adjust a threshold of a gate voltage for switching an energization state between a source electrode and a drain electrode to a predetermined value while generating a secondary electron gas layer on a first semiconductor layer by the hetero-junction of a first semiconductor layer and a second semiconductor layer.例文帳に追加

第１半導体層と第２半導体層とのヘテロ接合により第１半導体層に二次電子ガス層を生じさせつつ、ソース電極とドレイン電極との間の通電状態を切り換えるためのゲート電圧のしきい値を所定の値に調整することができる電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor device that is made faster and less in loss (lower in power consumption) by greatly reducing ohmic contact resistance of a heterojunction field effect transistor using a nitride semiconductor and simultaneously greatly reducing resistance (access resistance) from a source electrode 2 to a channel, and a method of fabricating the same.例文帳に追加

窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、オーミック接触抵抗を大きく低減し、同時に、ソース電極２からチャネルまでの抵抗（アクセス抵抗）を大きく低減し、その結果として、高速化および低損失化（低消費電力化）が可能となる半導体装置およびその作製法提供すること。 - 特許庁

A source electrode 8, a drain electrode 9, a source pad 8', and a drain pad 9' in a nitride semiconductor heterojunction type field effect transistor are formed by sequentially laminating Ti, Al, Mo and Au and parts of the source pad 8' and the drain pad 9' are opened by etching to form an Al exposed part.例文帳に追加

窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部を形成している。 - 特許庁

The thin film field-effect transistor includes at least a gate electrode, an insulating film, an active layer, etching stopper layer, a source electrode, and a drain electrode formed on a substrate, wherein the etching stopper layer is formed on the active layer, and the source electrode and the drain electrode are formed on the etching stopper layer.例文帳に追加

薄膜電界効果型トランジスタは、基板上に、少なくともゲート電極、絶縁膜、活性層、エッチングストッパ層、ソース電極、およびドレイン電極が形成されており、活性層上にエッチングストッパ層が形成され、エッチングストッパ層上にソース電極およびドレイン電極が形成されている。 - 特許庁

The method for radiation monitoring includes: applying a backgate voltage to a radiation monitor, the radiation monitor comprising a field effect transistor (FET); exposing the radiation monitor to radiation; determining a change in a threshold voltage of the radiation monitor; and determining an amount of radiation exposure based on the change in threshold voltage.例文帳に追加

放射線モニタリングのための方法が、電界効果トランジスタ（ＦＥＴ）を含む放射線モニタにバックゲート電圧を印加すること、放射線モニタを放射線に曝露することと、放射線モニタの閾値電圧の変化を求めることと、閾値電圧の変化に基づいて放射線曝露量を求めることとを含む。 - 特許庁

To provide a diamond field effect transistor and diamond multilayer film, solving problems such that the value of the drain current in conventional devices is practically speaking too low, and when temperature of a specimen is raised, the drain current dramatically decreases, at a certain temperature and higher and does not return to the original current which causes deterioration of the device.例文帳に追加

本発明の目的は、従来技術のデバイスのドレイン電流値が実用的には少なすぎ、試料を昇温すると、ある温度以上でドレイン電流が劇的に減少し、元に戻らず、デバイスが劣化するという問題を解決するダイヤモンド電界効果トランジスターおよびダイヤモンド多層膜。 - 特許庁

To provide a field-effect transistor that is a flexible device, can be fabricated with good reproducibility and high yield, and does not generate abnormal surface geometry because of breaking or scratches in a post process by giving solidity to an underlying layer itself, a method of manufacturing the same, and to provide an image display apparatus.例文帳に追加

再現性良く、高収率でフレキシブルデバイスとしての電界効果型トランジスタを作製することができ、下地層そのものに堅牢性を与えることによって後工程による破壊や傷による表面形状の異常が生じない電界効果型トランジスタ及びその製造方法、並びに画像表示装置を提供する。 - 特許庁

To provide an eddy current measuring sensor capable of performing a hardening depth/hardness measuring test with high detection precision by the strong magnetic field in a probe type coil even when a high-frequency hardening unit largely changed in its outer diameter is inspected and capable of further reducing edge effect, and an inspection method using the same.例文帳に追加

外径が大きく変化するような高周波焼入れ部品を検査する場合であっても、プローブ型コイルにおける強い磁界により高い検出精度で焼入れ深さ／硬度測定試験を行うことができ、さらにエッジ効果を低減させることが可能となる、渦流計測用センサ、及び、渦流計測用センサによる検査方法を提供する。 - 特許庁

To provide a brushhead adapted for cleaning teeth as part of a power toothbrush and including a brushhead member which includes a bristle field, as for the brushhead in operation moves in a reciprocating action, wherein as much fluid as possible from the action of bristles is directed toward the teeth and gums of a user providing cleaning and a sensory effect for the user.例文帳に追加

本発明は、電動歯ブラシの一部として歯を清掃するのに適しており、ブリッスル領域を含むブラシヘッド部材を具備するブラシヘッドであり、動作中に往復運動で動くブラシヘッドに関するものであり、ブリッスルの動作からできるだけ多量の流体をユーザの歯及び歯ぐきに向かって方向づけるようにして、ユーザのために清掃及び感覚的効果をもたらすことを目的とする。 - 特許庁

In an element substrate 10, a conductive film 11 for detecting temperature, in which impurity is doped in a semiconductor layer formed at the same time with a semiconductor layer of field effect transistors 30, is provided, and the data conversion part 113 performs correction corresponding to resistance change of the conductive film 11 for detecting temperature, when the digital driving signal is created.例文帳に追加

素子基板１０には、電界効果型トランジスター３０の半導体層と同時に形成された半導体層に不純物をドープしてなる温度検出用導電膜１１が設けられており、データ変換部１１３は、デジタル駆動信号を生成する際に温度検出用導電膜１１の抵抗変化に対応する補正を行なう。 - 特許庁

In the diamond field effect transistor, a first surface layer containing hydrogen is formed on diamond; on the first surface layer, a source electrode, a gate electrode and a drain electrode are arranged, in this order; and a protective layer containing fluorine is formed on the first surface layer of the diamond crystal between the source electrode and the gate electrode and between the gate electrode and the drain electrode.例文帳に追加

ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。 - 特許庁

Semiconductor devices include an insulated trench electrode 11 in a trench 20, for example, trench-gate field effect power transistors and trenched Schottky diodes, a cavity 23 is provided between the bottom 25 of the trench electrode 11 and the bottom 27 of the trench 20 to reduce the dielectric coupling between the trench electrode 11 and the body portion 14 at the bottom 27 of the trench 20.例文帳に追加

トレンチ型電界効果パワートランジスタ及びトレンチ型ショットキダイオードのような、トレンチ２０において絶縁トレンチ電極１１を含む半導体デバイスにおいて、トレンチ２０の底部２７において本体部分１４とトレンチ電極１１との間の誘電結合部を低減させるために、トレンチ２０の底部２７とトレンチ電極１１の底部２５との間にキャビティ２３がもたらされる。 - 特許庁

In the field effect transistor having at least a gate insulation film, a gate electrode, a source electrode, a drain electrode, and a semiconductor layer, the source electrode and/or drain electrode are disposed at a recess of the gate insulation film, and the height of the source electrode and/or drain electrode to the surface of the gate insulation film is not lower than 10 nm.例文帳に追加

少なくともゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極及び半導体層を有する電界効果トランジスタにおいて、ソース電極及び／又はドレイン電極がゲート絶縁膜の凹部に配置された構造を有し、ゲート絶縁膜表面に対するソース電極及び／又はドレイン電極の高さが１０ｎｍ以上であることを特徴とする電界効果トランジスタ。 - 特許庁

The heterojunction field-effect transistor consisting of a nitride semiconductor includes a barrier layer 4, a cap layer 5 provided on the barrier layer 4, a gate electrode 10 provided on the cap layer 5 with the lower portion thereof buried in the cap layer 5, and a source electrode 9 and a drain electrode 8 provided on both sides of the gate electrode 10 and spaced from each other.例文帳に追加

本発明の窒化物半導体からなるヘテロ接合電界効果トランジスタは、バリア層４と、バリア層４上に設けられたキャップ層５と、キャップ層５に下部を埋没するようにしてキャップ層５上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたソース電極９及びドレイン電極８と、を備える。 - 特許庁

According to the typical configuration, at each completion of measurement, the strength of the given coil magnetic field H is returned to the initial value and the spin-valve type magnetoresistance effect elements 11, 12 are magnetically saturated, so that an operating point of current control is always performed at a fixed route from among routes having linearity in a hysteresis curve.例文帳に追加

この特徴的な構成によると、測定が完了するたびに、与えられるコイル磁界Ｈの強度が初期値に戻されるとともに、スピンバルブ型磁気抵抗効果素子１１，１２が磁化飽和されるから、電流制御の動作点は、常に、ヒステリシス曲線の線形性を有するルート部分のうち、一定のルート部分で行われることになる。 - 特許庁

Two Schottky barrier diodes (SBDs) which are connected in parallel to a field effect transistor that is a switching element, and composed of silicon carbide (SiC) and gallium nitride (GaN), respectively, are configured to vary a rate of change of a current with respect to a forward voltage in accordance with the level of an ON voltage which is started to be conducted forward.例文帳に追加

スイッチング素子である電界効果トランジスタに並列に接続されており、夫々炭化珪素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）からなる２つのショットキバリアダイオード（ＳＢＤ）について、順方向に導通し始めるオン電圧の高低に応じて、順方向の電圧に対する電流の変化率が大小となるようにする。 - 特許庁

The field effect transistor 10 includes a GaN layer 13 formed of i-type GaN, an AlGaN layer 14 formed of i-type AlGaN having a lattice constant different from that of the i-type GaN, and an AlInN layer 15 formed of i-type AlInN having an etching rate smaller than that of the i-type AlGaN formed sequentially on a sapphire substrate 11.例文帳に追加

電界効果トランジスタ１０では、サファイア基板１１上に、ｉ型のＧａＮからなるＧａＮ層１３と、ｉ型のＧａＮと格子定数が異なるｉ型のＡｌＧａＮからなるＡｌＧａＮ層１４と、ｉ型のＡｌＧａＮよりもエッチングレートが小さいｉ型のＡｌＩｎＮからなるＡｌＩｎＮ層１５とが順に形成されている。 - 特許庁

To provide a server for managing a WEB site, a management method and management program, for executing distribution of profit to a user in proper reflection of activity of improving value of the WEB site wherein a blog or the like is arranged without delay, and properly providing a field wherein the user receives an effect of the distributed profit.例文帳に追加

ブログ等をまとめたＷＥＢサイトの価値を向上する活動を遅滞なく適切に反映して、ユーザへの利益の配分を実行し、さらに分配された当該利益の効用を当該ユーザが享受する場を適切に提供するＷＥＢサイトの管理用サーバ、管理方法及び管理プログラムを提供すること。 - 特許庁

The semiconductor device includes an MIS field-effect transistor including a silicon substrate, a gate insulating film provided on this silicon substrate via a silicon-containing insulating film and having a high-permittivity metal oxide film, and a silicon-containing gate electrode formed on this gate insulating film, and further including a nitrogen-containing part on at least a side face side of the high-permittivity metal oxide film.例文帳に追加

シリコン基板と、このシリコン基板上にシリコン含有絶縁膜を介して設けられた高誘電率金属酸化膜を有するゲート絶縁膜と、このゲート絶縁膜上に形成されたシリコン含有ゲート電極とを有し、少なくとも前記高誘電率金属酸化膜の側面側に窒素含有部を有するＭＩＳ型電界効果トランジスタを備えた半導体装置。 - 特許庁

An exemplary structure for a gate electrode for a Field Effect Transistor comprises a lower portion 326 formed of a first metal material having a recess 326a and a first resistance; and an upper portion 328 formed of a second metal material having a protrusion 328a and a second resistance, wherein the protrusion extends into the recess, wherein the second resistance is lower than the first resistance.例文帳に追加

電界効果トランジスタのゲート電極の例は、凹部３２６ａを有し、かつ、第一抵抗を有する第一金属材料からなる下側部分３２６と、突起３２８ａを有し、かつ、第二抵抗を有する第二金属材料からなる上側部分３２８とからなり、突起が凹部に延伸し、第二抵抗は第一抵抗より小さい材料で形成される。 - 特許庁

The semiconductor integrated circuit includes a well region 13 of second conductivity type composed by connecting first regions 14a, 14b and 14c having a first resistance and second regions 15a and 15b having a second resistance higher than the first resistance, and insulated gate field effect transistors 16 and 17 formed in the first regions 14b and 14c.例文帳に追加

第１抵抗を有する第１領域１４ａ、１４ｂ、１４ｃと第１抵抗より高い第２抵抗を有する第２領域１５ａ、１５ｂとが連接してなる第２導電型のウェル領域１３と、第１領域１４ｂ、１４ｃに形成された絶縁ゲート電界効果トランジスタ１６、１７と、を具備する。 - 特許庁

The diamond field effect transistor has a P-type nitride layer containing at least one of Al, Ga, B and In on P-type diamond, and also includes: a source electrode and a drain electrode coming in electric ohmic contact with a heterojunction between the P-type diamond and P-type nitride layer; and a gate electrode on the P-type nitride layer between the source electrode and the drain electrode.例文帳に追加

Ｐ型ダイヤモンド上に、少なくともＡｌ、Ｇａ、Ｂ、Ｉｎの１つを含むＰ型窒化物層を有し、Ｐ型ダイヤモンドとＰ型窒化物層との間のヘテロ接合に電気的にオーミック接触するソース電極およびドレイン電極と、ソース電極とドレイン電極との間のＰ型窒化物層上にゲート電極を有することを特徴とする。 - 特許庁

The spin MOS field effect transistor includes, at least one of a source and a drain, a structure including a full Heusler alloy layer 13 formed on a semiconductor substrate 10, a ferromagnetic layer 14 formed on the full Heusler alloy layer 13 and having a face-centered cubic lattice structure, a nonmagnetic layer 15 formed on the ferromagnetic layer 14, and a ferromagnetic layer 16 formed on the nonmagnetic layer 15.例文帳に追加

半導体基板１０上に形成されたフルホイスラー合金層１３と、フルホイスラー合金層１３上に形成された、面心立方格子構造を有する強磁性体層１４と、強磁性体層１４上に形成された非磁性層１５と、非磁性層１５上に形成された強磁性体層１６とを含む構造をソース及びドレインのうち少なくとも一つに備える。 - 特許庁

The SRAM device uses a field effect transistor as the selection transistor having a gate to drive the transistor and a terminal to control a threshold voltage, which are electrically separated from each other, and the SRAM device includes a circuit for gradually increasing, on a reading operation, a voltage to be supplied to a threshold control terminal of the selection transistor from a voltage at the start of the reading.例文帳に追加

電気的に切り離されたトランジスタ駆動用のゲート及びしきい値制御用の端子を有する電界効果トランジスタを選択トランジスタとして用い、前記選択トランジスタのしきい値制御用端子に対して与える電圧を、読み出し動作時には、読み出し開始時の電圧から徐々に増加させていく回路を具備したＳＲＡＭ装置。 - 特許庁

In the signal propagation circuit including the photocoupler, the resistor, an FET (Field-Effect Transistor), a pulse generation circuit, and a filter circuit, the FET is ON/OFF operated by the pulse generation circuit to reduce the current flowing through the photocoupler and the resistor, thereby reducing the aged deterioration of the light-emitting diode of the photocoupler and the solder-joined part of the resistor.例文帳に追加

フォトカプラ、抵抗器、ＦＥＴ、パルス発生回路、フィルタ回路を備えた信号伝播回路において、パルス発生回路によりＦＥＴをＯＮ、ＯＦＦ動作させて、フォトカプラと抵抗器に流れる電流を低減することにより、フォトカプラの発光ダイオードおよび抵抗器の半田接合部の経年劣化を低減する。 - 特許庁

While the surface of channels of a field effect transistor is being scanned by a probe, the surface potential of the channels and potentials by trap charge just beneath the probe at each point are measured through potential measurement using an atomic force microscope, and the local mobility is calculated from the measured potentials, and further the distribution of mobility is obtained based on the mobilities calculated at each point.例文帳に追加

探針で電界効果トランジスタのチャンネル表面を走査しながら、各点において探針直下のチャンネルの表面電位およびトラップ電荷による電位を、原子間力顕微鏡を用いた電位測定により測定し求めた電位から局所的な移動度を算出し、さらに各点で算出された移動度に基づいて移動度分布を求める。 - 特許庁

To provide a solidification agent which allows the curing temperature and curing time to be reduced, and has a high energy saving effect and is excellent in the environment though materials such as the blast furnace cement in mixed cement, slag plaster and blast furnace slag-plaster are inexpensive compared with normal cement, and are widely used, e.g., in the field of building material production and application for soil stabilizers.例文帳に追加

混合セメントの高炉セメント、スラグ石膏、高炉スラグ・石膏などの材料は、普通セメントに比較して安価であり、建材生産などの分野や土質安定材などの用途に広く使用されているが養生温度や養生時間を低減でき、省エネ効果も大きく、環境に優れた固化剤を提供する。 - 特許庁

A technique of processing a high-quality organic field effect device comprises steps of: depositing from a solution an organic semiconductor layer 3; and depositing from a solution a layer 2 of low permittivity insulating material forming at least a part of a gate insulator, such that the low permittivity insulating material is in contact with the organic semiconductor layer 3, in which the low permittivity insulating material is of relative permittivity from 1.1 to below 3.0.例文帳に追加

溶液から有機半導体層３を堆積させる工程、および、溶液から低誘電率絶縁材料の層２を堆積させて、その低誘電率絶縁材料が上記有機半導体層３と接触するようにゲート絶縁体の少なくとも一部を形成する工程を含み、上記低誘電率絶縁材料は比誘電率が１．１から３．０未満とする。 - 特許庁

A field effect transistor includes: a substrate 101 comprising a semi-insulating InP; a hole transit layer 102 formed on the substrate 101 and comprising GaAsSb in which carbon (C) is introduced as a p-type impurity; a channel layer 103 formed on the hole transit layer 102 and comprising InGaAs; an electron supply layer 104 formed on the channel layer 103; and a barrier layer 105 formed on the electron supply layer 104.例文帳に追加

半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 - 特許庁

The field-effect transistor includes: a semiconductor layer 5; a source electrode 1 that is in ohmic contact with the semiconductor layer 5; a drain electrode 2 that is in ohmic contact with the semiconductor layer 5; a gate electrode 3 that is in Schottky contact with the semiconductor layer 5; and a Schottky electrode 4 that is provided in a gap formed in a portion of the source electrode 1 and is in Schottky contact with the semiconductor layer 5.例文帳に追加

本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 - 特許庁

Moreover, by not forming the layer 14 under the lower parts of source and drain electrodes 30 and 32, a reduction in a series resistance between the electrodes 30 and 32 becomes possible and moreover, it becomes possible to reduce the effect of a DX center in the high-electric field region at the time of the operation of the FET.例文帳に追加

また、ソース電極３０およびドレイン電極３２の下方に部分結晶成長層１４を形成しないことによって、ソース電極３０とドレイン電極３２の間の直列抵抗を低減することが可能となり、更に、ＦＥＴ動作時の高電界領域におけるＤＸセンタの影響を低減することが可能となる。 - 特許庁

The carbon nanotube field-effect transistor comprises a channel 4 electrically connecting the source electrode 2 and the drain electrode 3 structure by a carbon nanotube and arranged on the surface of a gate insulating film 5 formed on the gate electrode 1, and uses a dielectric material having relative permittivity higher than that of an SiO_2as a material of the gate insulating film 5.例文帳に追加

本発明のカーボンナノチューブ電界効果トランジスタは、ソース電極２とドレイン電極３間を電気的に接続するチャネル部４をカーボンナノチューブによって構成すると共に、ゲート電極１上に形成されたゲート絶縁膜５表面に配置し、前記ゲート絶縁膜５の材料として、ＳｉＯ_２よりも高い比誘電率を有する誘電材料を用いた。 - 特許庁

The direct current high voltage vacuum apparatus has a casing formed by an insulation wall, an evacuated sealed space formed in the casing, electrodes provided in the sealed space to which direct current is applied and a dust capture container for capturing dust in the sealed space; and the dust capturing container is provided at a position free from effect of an electric field formed by the electrodes.例文帳に追加

本発明による直流高電圧真空装置は、絶縁壁によって形成されたケーシングと、該ケーシング内に形成された真空排気された密閉空間と、該密閉空間内に配置され直流が印加される電極と、上記密閉空間内の塵埃を捕捉する塵埃捕捉容器と、を有し、該塵埃捕捉容器は上記電極によって形成される電界の影響を受けない位置に配置されている。 - 特許庁

A vertical field effect transistor 40 has an n-Si layer 14 which is epitaxially grown on an n+-silicon substrate 12, a p-base diffusion layer 16 formed on the surface of the n-Si layer and an n+ source diffusion layer 18 formed on the inner side of the p-base diffusion layer on the surface of the n-Si layer.例文帳に追加

本縦型電界効果トランジスタ４０は、ｎ^+ シリコン基板１２上にエピタキシャル成長させたｎ−Ｓｉ層１４と、ｎ−Ｓｉ層の表面部に形成されたｐ−ベース拡散層１６と、ｎ−Ｓｉ層の表面部でｐ−ベース拡散層の内側に形成されたｎ^+ ソース拡散層１８とを備える。 - 特許庁

The magnetoresistive effect device comprises: a magnetization-fixed layer containing a first ferromagnetic film whose direction of magnetization is substantially fixed in a certain direction; a non-magnetic layer deposited on the magnetization-fixed layer; a magnetization free layer containing a second ferromagnetic film whose direction of magnetization varies corresponding to an external magnetic field; and an amorphous conductive layer formed on the magnetization free layer.例文帳に追加

磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた非結晶質の導電層と、を備えたことを特徴とする磁気抵抗効果素子を提供する。 - 特許庁