「layout patterns」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To realize optical proximity effect correction(OPC) with higher accuracy by eliminating the correction drop-out for layout patterns regardless of the presence or absence of level differences.例文帳に追加

段差の有無にかかわらずレイアウトパターンに対する補正抜けをなくし、より高精度な光近接効果補正（ＯＰＣ）を実現する。 - 特許庁

(Step S2) A dummy pattern is inserted between design patterns of the division regions as shown in a division region enlarged view A of a layout pattern 1c.例文帳に追加

レイアウトパターン１ｃの分割領域拡大図Ａに示すように、分割領域の設計パターン間にダミーパターンを挿入する（ステップＳ２）。 - 特許庁

The pseudo element setting portion 12 inputs the circuit diagram to the layout data, and sets the pseudo elements respectively corresponding to the pseudo patterns.例文帳に追加

擬似素子配置部１２は、レイアウトデータに対する回路図を入力し、前記擬似パターンのそれぞれに対応する擬似素子を配置する。 - 特許庁

In a rating process, all the layout patterns prepared in the layout pattern preparing process are rated direction by direction on the basis of the preset degree of column adjacency, degree of plane dispersion and degree of vertical dispersion to rate each layout pattern.例文帳に追加

点数付け工程では、配置パターン作成工程で作成された全ての配置パターンに対し、各方向毎に、予め設定された柱隣接度，平面的分散度，立面的分散度に基づいて点数付けを行うことで、各配置パターン毎に点数を付ける。 - 特許庁

To provide a system and a method for analyzing layout patterns via simulation using a lithography model to characterize the patterns and generate rules to be used in rule-based optical proximity correction (OPC).例文帳に追加

パターンを特徴付け、ルールベース光学近接効果補正（ＯＰＣ）に用いるルールを生成するために、リソグラフィ・モデルを用いたシミュレーションによってレイアウト・パターンを分析するシステムおよび方法を提供する。 - 特許庁

In such a constitution, wiring patterns can be provided in the region on the lower side of the heat radiating fin 2 on the printed substrate 1 thereby enabling the pattern layout to be miniaturized.例文帳に追加

上記プリント基板１の放熱フィン２の下側の領域に配線パターンを設けることが可能となり、パターンレイアウトを小さくできる。 - 特許庁

To provide a semiconductor signal processor that performs matching determination without increasing layout area even when the number of data patterns to be retrieved is increased.例文帳に追加

被検索データパターン数が増大しても、レイアウト面積を増大させることなく、一致判定可能な半導体信号処理装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device having a plurality of memory macros capable of reducing the area occupied by patterns, while having a high degree of freedom of layout.例文帳に追加

パターン占有面積を低減でき、且つ配置の自由度も高い複数のメモリマクロを備えた半導体集積回路装置を提供する。 - 特許庁

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

A plurality of test patterns prepared by varying the layout area of line-and-space pattern in different levels of factors are formed on a mask substrate by lithographic processes (S1, S2).例文帳に追加

リソグラフィー処理により、ラインアンドスペースパターンの展開面積を水準振りした複数のテストパターンをマスク基板上に形成する（Ｓ１，Ｓ２）。 - 特許庁

For example, when a figure in a divided region is classified into 7 kinds of patterns, library data are created from the 7 kinds of patterns as the basic figures, and in which order the 7 kinds of patterns are laid out and their pitches are recorded as the layout information data.例文帳に追加

例えば、各区切られた領域内の図形が７種類の図形に分類されると、これら７種類の図形が基本図形としてライブラリデータが作成され、７種類がどのような順序で並んでいるか、および、そのピッチを配置情報データとする。 - 特許庁

A CPU 100 prepares a plurality of layouts in which layout patterns of parts are different, and accepts user selection by using a plurality of selected parts.例文帳に追加

ＣＰＵ１００は選択された複数のパーツを使用して、パーツの配置パターンが異なる複数のレイアウトを作成してユーザの選択を受け付ける。 - 特許庁

To increase integration while correcting optical proximity effect by devising the layout of a gate pattern in a semiconductor device having juxtaposed gate patterns.例文帳に追加

並列に並ぶゲートパターンを有する半導体装置において、ゲートパターンのレイアウトを工夫することによって、光近接効果を補正しつつ、集積度を向上させる。 - 特許庁

A test mask having a plurality of test patterns is produced (S1, S5) by changing shapes and layouts according to the shape and layout of a design pattern.例文帳に追加

設計パターンの形状および配置状態に応じて形状および配置状態を変化させた複数のテストパターンを備えたテストマスクを作製する（Ｓ１，Ｓ５）。 - 特許庁

To provide a device layout structure of a semiconductor integrated circuit having such device patterns that positions of centers of gravity of respective circuit devices are close or coincident.例文帳に追加

各回路素子の重心の位置が近傍または一致するような素子パターンを有する半導体集積回路の素子配置構造を提供する。 - 特許庁

To provide a sensor for inspecting patterns that can improve a detection precision and can greatly reduce restrictions regarding the layout of a detection point.例文帳に追加

検出精度を向上させることができると共に、検出箇所の配置に関する制約を幅に減らすことができるパターン検査用センサーを提供する。 - 特許庁

Since the finished layout pattern is not a simple set of fixed patterns, a change of process or the like can be quickly coped with in the design object circuit.例文帳に追加

出来上がったレイアウトパターンも単なる固定パターンの集合ではないから、設計対象回路において、プロセスの変更等に迅速に対処することができる。 - 特許庁

In the case that it is present in the history data base, display is performed by the screen layout and sound mode of the highest frequency from the viewing patterns in the past (S403).例文帳に追加

履歴データベースに存在した場合は、過去の視聴パターンの中から、まず最も頻度の高かった画面レイアウト、音声モードで表示する（Ｓ４０３）。 - 特許庁

Thus, patterns up to each input output terminal will not be placed closely to each other, and mutual interference of the board pattern layout between the systems are prevented.例文帳に追加

従って、各入出力端子までのパターンが近接配置されることがなく、基板パターンレイアウトが系統間で相互干渉するが防止される。 - 特許庁

Then layout of the dummy pattern is determined so that a value of each parameter calculated in consideration of the circuit pattern and a dummy circuit pattern which is formed corresponding to the dummy patterns when the dummy patterns are uniformly arranged within whole regions where dummy patterns can be arranged, satisfies the standard.例文帳に追加

その後、ダミーパターン配置可能領域の全体にダミーパターンが一様に配置されたとしたときに、ダミーパターンと対応して形成されるダミー回路パターンと回路パターンとを考慮して算出された各パラメータの値が規格を満たすようにダミーパターンのレイアウトを決定する。 - 特許庁

The device for correcting layout pattern data is provided with a pattern dividing means with which a layout pattern of a circuit is divided into plural regional patterns on the basis of a predetermined dividing rule, and a pattern classifying means with which plural regional patterns formed by being divided by the pattern dividing means are classified at every different mask on the basis of a predetermined classifying rule.例文帳に追加

回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割手段と、該パターン分割手段により分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類手段とを設ける。 - 特許庁

The layouts of a sales counter for each commodity defined by the layout of the furniture are divided into respective patterns obtained by changing the layout of the furniture and a price is put to the furniture, etc., in them for symbolization to make a program package based the symolized pattern.例文帳に追加

商品別売場のレイアウトが什器等の配置により確定したものを什器等の配置を変えたパターン毎に分けると共にその中の什器等毎に価格を入れて記号化し、これに基づいてプログラムパッケージ化する。 - 特許庁

the stored data of the document image are processed by the layout information of the plurality of patterns, respectively, to create preview image data for predetermined pages for each of the layout information, and a plurality of preview images are formed on a recording medium.例文帳に追加

この記憶された原稿画像のデータについて、複数パターンのレイアウト情報でそれぞれ処理して、レイアウト情報毎に所定頁分のプレビュー画像データを作成し、記録媒体上に複数のプレビュー画像を形成させる。 - 特許庁

To surely read image misregistration correcting patterns, regardless of tolerance or the like, in the layout dimensions of parts that form and detect a plurality of set of image registration correcting patterns on an endless conveyance body that composes a color image forming apparatus.例文帳に追加

カラー画像形成装置を構成する無端状の搬送体上に複数セットの位置ずれ補正用パターンの作像、検出を行う部分のレイアウト寸法の公差などがあったとしても、位置ずれ補正用パターンを確実に読み取る。 - 特許庁

To provide a method for forming a double-side mask having patterns on both of top and back faces of a transparent substrate, by which layout positions of patterns on the upper face and the lower face can be superposed with high accuracy.例文帳に追加

透明基板の表裏両面にパターンを有する両面マスクの作成において、上面のパターンと下面のパターンの配置位置を高い精度で重ね合わせることを可能にする両面マスクの作成方法を提供する。 - 特許庁

A reticle G to transfer a circuit pattern onto a semiconductor wafer has a chip layout F formed in a layout available region E where circuit patterns can be laid by arranging a plurality of minimum unit chips of the circuit pattern, while a space H, I larger than one chip is formed in an area between the outer peripheral edge of the chip layout and the outer peripheral edge of the layout available region.例文帳に追加

半導体ウエハ上に回路パターンを転写するためのレチクルＧにおいて、回路パターンを配置可能とするレイアウト可能領域Ｅに、回路パターンの最小単位のチップが複数配置されてチップレイアウトＦが形成され、該チップレイアウトの外周縁と前記レイアウト可能領域の外周縁との間は、１チップ以上の間隔Ｈ，Ｉが形成されている。 - 特許庁

The method of generating a design layout pattern of a semiconductor aims to generate by a projection optical system a layout pattern in which wiring lines are designed in the same pitch on a wafer, and the method includes a process of making uniform wiring line end parts 101 of the layout pattern 100 and the opposition space 101a between patterns formed in this wiring line direction.例文帳に追加

ウェハ上に配線ラインが等ピッチで設計されているレイアウトパタンを投影光学系により形成するための半導体設計レイアウトパタン生成方法であって、レイアウトパタン１００の配線ライン端部１０１とこの配線ライン方向に配置されたパタン間の対向スペース１０１ａを均一化する工程を含む。 - 特許庁

The copy patterns 111 are displayed at the display position of the middle section of the middle pattern display column 130, and the ready-to-win pattern layout is displayed on the line L1.例文帳に追加

これにより、複写図柄１１１が中図柄表示列１３０の中段部の表示位置に表示されて、ラインＬ１上にリーチ図柄配列が表示される。 - 特許庁

To provide a pattern layout method for a photo-mask for pattern transfer by which a mask defect inspection is easily done with enhancement of resolving power contriving by providing auxiliary patterns.例文帳に追加

補助パターンを設けることによって解像力の向上を図りつつ、マスク欠陥検査が容易に行なえるパターン転写用フォトマスクのパターンレイアウト方法を提供する。 - 特許庁

At least either the first or the second electrode layer is provided with at least a first and a second conductive means 21, 22 with different layout patterns.例文帳に追加

本表示装置は、前記第１及び第２の透明電極層の少なくとも一方は、レイアウトパターンの異なる少なくとも第１及び第２の導電性手段２１，２２を有する。 - 特許庁

The device 11 forms the layout data by selecting the cells having the process patterns adapted to process specification data 16a from various kinds of the data stored in these libraries.例文帳に追加

パターン作成装置１１は、それらライブラリに格納された各種データからプロセス仕様データ１６ａに適合したプロセスパターンを持つセルを選択してレイアウトデータを作成する。 - 特許庁

METHOD OF FORMING PAD PATTERNS USING SELF-ALIGN DOUBLE PATTERNING METHOD, PAD PATTERN LAYOUT FORMED USING THE SAME, AND METHOD OF FORMING CONTACT HOLES USING SELF-ALIGN DOUBLE PATTERNING METHOD例文帳に追加

セルフアラインダブルパターニング法を使用したパッドパターンの形成方法、それによって形成されたパッドパターンレイアウト、及びセルフアラインダブルパターニング法を使用したコンタクトホールの形成方法 - 特許庁

The step of preparing the plurality of masks includes a step of distributing a layout pattern group LPG1 into a plurality of masks in consideration of sizes of the layout patterns LP1 to LP4 according to the characteristics of exposure steps using the respective masks.例文帳に追加

複数枚のマスクを準備する工程は、複数枚のマスクのそれぞれを用いる露光工程の特性に応じて、レイアウトパターンＬＰ１〜ＬＰ４のサイズを考慮して、レイアウトパターン群ＬＰＧ１を複数枚のマスクに分配する工程を含む。 - 特許庁

Arrangement positions of attached areas 801 and 802 describing attached information of the composite image of a printable area 600 of a seal sheet SH are decided in accordance with the division layout pattern selected from among a plurality of division layout patterns.例文帳に追加

そして、シール紙ＳＨの印刷可能領域６００のうち合成画像の付帯情報が記載される付帯領域８０１及び８０２の配置位置を、複数の分割レイアウトパターンの中から選択された分割レイアウトパターンに応じて決定する。 - 特許庁

This automatic design device is provided with a layout information preparing part 1 for arranging a plurality of delay cells by folding them multiple times by using delay cell layout having a plurality of transistor patterns and an rough wiring part 12 for carrying out the rough wiring of the plurality of delay cells by deciding the deviation of the inter-gate capacity of each of the plurality of transistor patterns from the process information.例文帳に追加

複数のトランジスタパターンを有する遅延セルレイアウトを用いて複数の遅延セルを複数回折り返して配置する配置情報作成部１１、及びプロセス情報から複数のトランジスタパターンのそれぞれのゲート間容量の偏りを判定して複数の遅延セルの概略配線を行う概略配線部１２を備える。 - 特許庁

In a rating process, all the layout patterns prepared in the pattern preparing process are rated based on the preset degree of column adjacency, degree of planar dispersion and degree of vertical dispersion in every direction to rate each layout pattern.例文帳に追加

点数付け工程では、配置パターン作成工程で作成された全ての配置パターンに対し、各方向毎に、予め設定された柱隣接度，平面的分散度，立面的分散度に基づいて点数付けを行うことで、各配置パターン毎に点数を付ける。 - 特許庁

A wiring pattern capacity calculating part 1c refers to the capacity value calculated by the capacity calculating part 1b, and calculates the capacity value between the wiring patterns of the semiconductor device to be designed and manufactured which is stored in a layout DB 1d as layout data.例文帳に追加

配線パターン容量算出部１ｃは、容量算出部１ｂが算出した容量値を参照して、レイアウトデータとしてレイアウトＤＢ１ｄに記憶されている、設計、製造しようとする半導体装置の配線パターン間の容量値を算出する。 - 特許庁

In the screen 201, the images of the facing pages are displayed on a facing page list 202 in the preview display screen 201, and a plurality of icons for designating layout patterns of the images on the facing pages are displayed in a layout candidate display area 203.例文帳に追加

画面２０１には、プレビュー表示画面２０１の見開きページ一覧２０２に見開きページ上の画像が表示されるとともに、レイアウト候補表示領域２０３に見開きページ上の画像のレイアウトパターンを指定するための複数のアイコンが表示される。 - 特許庁

To obtain a printed circuit board which reduces the manufacturing cost by allowing a plurality of conductive patterns to pass through adjacent pads without allowing the form or layout of the pads to become complicated.例文帳に追加

本発明は、パッドの形状やレイアウトを複雑化することなく、隣り合うパッド間に複数の導体パターンを通すことができ、製造コストを低減できるプリント配線板を得ることにある - 特許庁

Then, an additional pattern to be added to the design layout is determined out of the potential additional patterns on the basis of a predetermined selection condition, for being added to the additional area.例文帳に追加

そして、前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記設計レイアウトに付加する付加パターンを決定して前記付加領域に付加する。 - 特許庁

Dummy masks 20 and 21 extended by the same layout patterns as the wiring layers 15 are formed at upper sections of the wiring layers 15 coated with protective films composed of cap layers 16 and sidewall layers 17.例文帳に追加

キャップ層１６及びサイドウオール層１７から成る保護膜で被覆された配線層１５の上部に、配線層１５と同じレイアウトパターンで延びるダミーマスク層２０、２１を形成する。 - 特許庁

All shot reticle patterns corresponding to divisions of a liquid crystal panel divided every shot are OR-computed to form an expected pattern showing the layout state of all exposed regions of the liquid crystal panel.例文帳に追加

液晶パネル領域をショット毎に分割したレチクルの全ショット分をＯＲ演算して、液晶パネル領域の全露光領域を配置させた状態を示す予想パターンを作成する。 - 特許庁

A first pattern fusing part 28 fetches pattern data including the oblique wiring pattern and via cell pattern from the layout data to compose the patterns of every same layer number followed by fusing in different parts.例文帳に追加

第１図形融合部２８は、レイアウトデータから斜め配線図形及びビアセル図形を含む図形データを取込んで同一レイヤ番号毎に図形を合成して重なる部分で融合する。 - 特許庁

To provide an embroidery sewing machine for facilitating a layout operation on an edit screen when displaying the edit screen after selecting a plurality of patterns on a selection screen.例文帳に追加

選択画面にて複数の模様を選択してから編集画面を表示したときに、編集画面上にてレイアウト操作を行いやすくする刺繍ミシンを提供することを目的としている。 - 特許庁

The pattern layout device finds critical areas from each state of the wiring patterns of 21A and 21B accurately and effectively, which are overlapped with and caused by a dust pattern 22 at different places.例文帳に追加

配線パターン21A ，21B 上の互いに異なる位置にそれぞれ発生させたダストパターン22の、配線パタ−ン21A ，21B との重なり状態からクリティカルカルエリアを正確かつ効率的に求める。 - 特許庁