「memory controller」に関連した英語例文の一覧と使い方(89ページ目) - Weblio英語例文検索

A semiconductor integrated circuit (illustrated with an SoC1c) includes a plurality of internal buses having a first internal bus (illustrated with a bus 10) to which a processor 11 and a memory controller 15 are bus-connected and a second internal bus (illustrated with a bus 30) to which a register 31 is bus-connected.例文帳に追加

半導体集積回路（ＳｏＣ１ｃで例示）は、プロセッサ１１及びメモリコントローラ１５がバス接続された第１の内部バス（バス１０で例示）とレジスタ３１がバス接続された第２の内部バス（バス３０で例示）とを含む複数の内部バスを備える。 - 特許庁

The operation code decoder 204 performs an analysis of read/write command; in accordance with the command, changes the data transfer direction with respect to the memory cell 201; and requests an I/O controller 205 to change the high-impedance setting of a sinal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

A communication circuit 109 in the CPU/ memory-mounted device 101-1 transmits an input-output instruction issued from the CPU 103 in own device to the input-output controller 201-1 that has been allocated to own device previously through the network 301, and receives the answer therefor through the network 301.例文帳に追加

ＣＰＵ・メモリ搭載装置101-1 の通信回路109 は、自装置のＣＰＵ103 から発行された入出力命令を自装置に事前に割り当てられた入出力制御装置201-1 に対してネットワーク301 経由で送信し、その応答をネットワーク301 経由で受信する。 - 特許庁

The display controller 8 controls operation such that time information clocked by the RTC 8a is acquired, and the font of numeral and symbol corresponding to the current time is read out from a font prestored in a font memory 8c and displayed at a liquid crystal display section 9.例文帳に追加

表示コントローラ８は、ＲＴＣ８ａにより計時された時刻情報を取得して、予めフォントメモリ８ｃに記憶されたフォントから、現在時刻に対応した数字および記号のフォントを読み出して、これが液晶表示部９に表示されるように制御する。 - 特許庁

When a memory access request from a system bus 107 is sent and the address of an access object becomes clear, a node controller sends an ACTV command to a target node irrelevantly to the results of local snooping and global snooping and the target node inputs only a RAS address for its address.例文帳に追加

ノードコントローラ100において、システムバス107からのメモリアクセスリクエストが出、アクセス対象のアドレスが判明すれば、ローカルスヌープ、およびグローバルスヌープの結果の如何に拘らず、ACTVコマンドをターゲットノードに送付し、ターゲットノードにおいて、当該アドレスに対してRASアドレスのみの入力を行う。 - 特許庁

The robot control system 10 includes: a processing part 110 for performing the visual servoing on the basis of a reference image and an imaged image; a robot controller 120 for controlling a robot 30 on the basis of a control signal; and a memory 130 for memorizing the reference image and the masked image.例文帳に追加

ロボット制御システム１０は、参照画像と撮像画像とに基づきビジュアルサーボを行う処理部１１０と、制御信号に基づきロボット３０を制御するロボット制御部１２０と、参照画像とマスク画像とを記憶する記憶部１３０とを含む。 - 特許庁

The buffer system includes a multi-purpose memory constitution element 32 which not only buffers information transferred between a peripheral storage device and a host computer system, but also stores a scratch pad accessible by a controller processor 52 and/or instructions.例文帳に追加

バッファシステムは、周辺記憶装置とホストコンピュータシステム４間で転送される情報をバッファするためだけでなく、コントローラプロセッサ５２によりアクセス可能なスクラッチパッドおよび／または命令の格納に使用するようにすることができる多目的メモリ構成要素３２を含んでいる。 - 特許庁

The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

A controller 34 makes the pieces of equipment 29, 24 usable to perform charging processing to the pieces of equipment 29, 24, when a patient code read from a patient code area 18 of an IC card 3 by a reader 39 matches a patient code 42 stored in a memory 37.例文帳に追加

制御装置３４は、リーダ３９でＩＣカード３の患者符号領域１８から読取った患者符号と、メモリ３７に記憶された患者符号４２とが一致するときに、機器２９、２４を使用可能とし、機器２９、２４に対する課金処理を行う。 - 特許庁

A network interface controller performs direct data placement for a memory when all segments connected specifically are aligned, i.e., carries out the cut-through without accessing a reassembly buffer, and moves the data through the reassembly buffer when all segments are non-aligned.例文帳に追加

ネットワーク・インタフェース・コントローラは、特定の接続の全セグメントが整列している場合にはメモリに直接データ配置を行い、すなわちリアセンブリ・バッファにアクセスすることなくカットスルーを行い、全セグメントが非整列である場合にはリアセンブリ・バッファを通してデータを移動させる。 - 特許庁

The memory controller 1 accesses blocks in a second block group stored in the third and fourth memories 30, 40 by supplying the first and second peculiar addresses (ADA, ADB) different from each other in second timing to activate a second chip select signal (CS1).例文帳に追加

また、第２のチップセレクト信号（ＣＳ１）を活性化する第２のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第３および第４のメモリ３０、４０に格納された第２のブロック群のブロックにアクセスする。 - 特許庁

In a controller 16 of a tape drive, when a command processor 41 receives a command for moving to the end of data (EOD) or the like, an operation signal output unit 45 suspends the moving of a tape and a cartridge memory (CM) input/output unit 44 stores therein a state of the tape in which the moving has been omitted.例文帳に追加

テープドライブのコントローラ１６において、コマンド処理部４１がＥＯＤ等への移動コマンドを受け取ると、動作信号出力部４５はテープの移動を行わず、ＣＭ入出力部４４が移動省略後の状態であることを記憶する。 - 特許庁

A device controller 27 inputs display data for display control of a device 80 from a memory part 14 and derives a timing when a current supplied from a battery 20 to the device 80 becomes zero or minute, and transmits the timing to a charge control part 21.例文帳に追加

デバイスコントローラ２７は、デバイス８０を表示制御する表示データをメモリ部１４から入力し、電池２０からデバイス８０に供給する電流が零もしくは微小電流となるタイミングを導出し、該タイミングを充電制御部２１へ伝達する。 - 特許庁

A memory 17 has stored priorities of the genres and sound output modes, each corresponding to each genre, and a system controller 10 determines the sound output mode corresponding to a genre whose priority is highest, when the plurality of genres are set to the attached information.例文帳に追加

ジャンルの優先順位と、ジャンルに対応した音声出力モードとをメモリ１７に記憶しておき、システムコントローラ１０は、付加情報に複数のジャンルが設定されている場合には、優先順位が最も高いジャンルに対応する音声出力モードを決定する。 - 特許庁

To provide an image controller that enables a movement pattern to be expanded in moving an image, and also enables variations of expression to be expanded by improving speed of the movement, in spite of the small capacity of its memory and CPU.例文帳に追加

メモリおよびＣＰＵの容量が小さな構成であっても、画像を動かすにあたり、動きのパターンの拡張を図ることを可能とするとともに、動きの速度を向上させて表現のバリエーションの拡大を図ることのできる画像制御装置を提供すること。 - 特許庁

A memory member 19 of the controller 5 stores an action program of causing the sub tank 8 to move in the orthogonal direction while causing the same to behave in a manner of suppressing the pressure change in a coating liquid present in the body 26 of the sub tank 8 arising when the sub tank 8 moves in the orthogonal direction.例文帳に追加

制御装置５の記憶部１９は、サブタンク８が直交方向に移動する際に生じるサブタンク本体部２６内の塗布液の圧力変化を抑えるように、サブタンク８を挙動させて直交方向に移動させる動作プログラムを記憶している。 - 特許庁

Scratch pattern data is stored previously in a flash ROM 40, when a user operates a scratch button, the main system controller 36 reads out selected pattern data, commands to the DSP signal processing part 44, and reads out data from the memory 46 with the selected scratch pattern.例文帳に追加

フラッシュＲＯＭ４０には予めスクラッチパターンデータが記憶され、ユーザがスクラッチボタンを操作すると、メインシステムコントローラ３６は選択されたパターンデータを読み出してＤＳＰ信号処理部４４に指令し、選択されたスクラッチパターンでデータをメモリ４６から読み出す。 - 特許庁

The CPU 204 generates a second display image on the local memory 208 by itself when it detects a malfunction in the controller 1 and sets an address of the second display image to the VGA IF 218 so that the second display image is displayed on the display device 220.例文帳に追加

ＣＰＵ２０４は、コントローラ１の障害を検知した場合、自らローカルメモリ２０８上に第２の表示画像を生成し、ＶＧＡ ＩＦ２１８に対し第２の表示画像のアドレスを設定することで、表示装置２２０に第２の表示画像を表示させる。 - 特許庁

The converted data are outputted to a first-in first-out(FIFO) 32/34 by a buffer 44 and outputted through a direct memory access controller 20 to a high-speed bus 50 so that these data are transmitted through the high-speed bus 50 to a recording device or the like and recorded.例文帳に追加

変換されたデータはバッファ４４によってＦＩＦＯ３２／３４に出力され、ＦＩＦＯ３２／３４およびＤＭＡコントローラ２０を介して高速バス５０に出力されるので、高速バス５０を通して、記録装置などに伝送され、記録される。 - 特許庁

When operating power supply to a microcomputer is interrupted, a built-in controller determines the presence/no presence of the nonnumeric character of data of a floating point number format stored in a backup memory, and when determining that the nonnumeric character is present, initializes the data of the floating point number format having nonnumeric character.例文帳に追加

マイクロコンピュータへの動作電源遮断時、組込み制御装置は、バックアップメモリに格納する浮動小数点数形式のデータの非数の有無を判定し、非数を有すると判定した場合、非数を有する浮動小数点数形式のデータを初期化する。 - 特許庁

To provide a bus controller capable of improving the performance of the entire system by shortening the standby time of access between an external device such as a CPU and a local memory without the need of a plurality of shared memories, and to provide an information processing system using it.例文帳に追加

複数の共有メモリを必要とせずに、ＣＰＵ等の外部装置とローカルメモリとの間のアクセスの待機時間を短くして、システム全体のパフォーマンスを向上させ得るバス制御装置、及びこれを用いた情報処理システムを提供することにある。 - 特許庁

A control part 11 of the shift controller stores a shift range selected in a shift switch 26 in a memory 32 before realizing a preparation completion condition in which preparation for operation of power source of a vehicle such as a battery 12, a system main relay 14, a boosting circuit 16, etc. is completed.例文帳に追加

制御部１１は、バッテリー１２、システムメインリレー１４、昇圧回路１６等の車両の動力源の作動準備が完了となる準備完了状態が実現される前においてシフトスイッチ２６において選択されたシフトレンジをメモリ３２に記憶する。 - 特許庁

In a state without image processing in the image processing parts 201-203 being carried out, the CPU 103 is made accessible to the buffer memories 204-206 via the memory controller 207, the buffer memories 204-206 can be utilized as a working area of the CPU 103.例文帳に追加

画像処理部２０１〜２０３における画像処理が行われていない状態において、ＣＰＵ１０３がメモリコントローラ２０７を介してバッファメモリ２０４〜２０６にアクセス可能とし、バッファメモリ２０４〜２０６をＣＰＵ１０３のワーキングエリアとして利用可能とする。 - 特許庁

A battery is inserted by opening a battery case cover at the inside of the headband section 5, a remote controller 9 makes an operation instruction toward a light receiving window 1a, a camera section 7 picks up the image of an object while confirming the object by the finder section 9 and the semiconductor memory card 3 records the photographed data.例文帳に追加

ヘッドバンド部５の内側の電池ケース蓋を開けて電池を挿入し、リモートコントローラ９で受光窓１ａに向けて動作指示を行いファインダ部９で被写体を確認しながらカメラ部７で撮影し、半導体メモリカード３に撮影データを記録する。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

The register 21 is provided with an under write operation flag 21b to indicate that the register 21 is performing a write operation of the image data in an image memory circuit 23 and an acceptance completion flag 21c to indicate that the controller 2 completes acceptance of the image data.例文帳に追加

レジスタ２１が前記画像データを画像メモリ回路２３へ書き込み動作中であることを示す書込動作中フラグ２１ｂ及びコントローラ２が前記画像データの受け付けを完了したことを示す受付完了フラグ２１ｃをレジスタ２１に有する。 - 特許庁

To provide a controller, control system and starting method for the same, allowing consecutive resumption of execution of a program during execution before a power failure immediately after power restoration when power restoration is performed in a period wherein data of a volatile memory are guaranteed.例文帳に追加

揮発性メモリのデータが保証されている期間に復電した場合に、停電前の実行中のプログラムの実行を復電後直ちに継続再開できるようにした制御装置、制御システム、及びその起動方法を提供することを目的としている。 - 特許庁

A disk array device includes: a controller; a first disk that stores original data; a second disk that forms a mirror configuration with the first disk and stores the original data while eliminating multiplicity; and a cache memory that temporarily stores the original data subjected to writing or reading.例文帳に追加

ディスクアレイ装置は、コントローラと、オリジナルデータを格納する第１ディスクと、第１ディスクとミラー構成であり、且つ、オリジナルデータを重複を排除して格納する第２ディスクと、ライト又はリード対象となったオリジナルデータを一時的に格納するキャッシュメモリと、を有する。 - 特許庁

When receiving the communication data from the watt-meter 110 in an operation of this grouping function, the system controller 20 extracts the ID of the source watt-meter 110 from the received communication data and stores it in a prescribed memory, unless the ID is previously taken in.例文帳に追加

このグループ化機能の動作中に電力メータ１１０からの通信データを受信すると、システムコントローラ２０は、受信した通信データから送信元の電力メータ１１０のＩＤを抽出し、そのＩＤが取得済みのものでない場合、所定のメモリに格納する。 - 特許庁

A controller 308B allows a memory device with a standard SDRAM interface to provide access to both SDRAM 304 and flashes 306A, 306B, and invalidates the SDRAM in one or more designated blocks 320A, 320B of an SDRAM address space.例文帳に追加

コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。 - 特許庁

The controller programming device is constituted of the PLC 102 provided with a symbol data base 123 for storing symbolic variables corresponding to variables indicating respective memory addresses and a programming device 101 for storing the same cache data 115 as data stored in the data base 123.例文帳に追加

シンボリックな変数がメモリアドレスを示す変数に対応して、そのシンボリックな変数を格納するシンボルデータベース１２３を備えたＰＬＣ１０２と、シンボルデータベース１２３に格納されたデータと同じキャッシュデータ１１５を保持するプログラミング装置１０１とから構成する。 - 特許庁

A read/write controller 108 controls the read and write operations of a buffer memory 109 and controls the read and write operations, according to control signals from a generated code quantity detector 106 and a unique word and stuff byte quantity detector 111.例文帳に追加

リード／ライト制御器１０８は、バッファメモリ１０９の読出し及び書込み動作を制御し、発生符号量検出器１０６並びにユニークワード及びスタッフバイト量検出器１１１からの制御信号によって、書込み動作及び読出し動作を制御する。 - 特許庁

A memory controller 105 imparts transaction into one of two queues of a single queue 109 and a group queue 110 according to the value of the group bit, and a control unit 112 controls so as to continuously extract the plurality of grouped transactions in accessing an SDRAM 107.例文帳に追加

メモリコントローラ１０５はグループビットの値によって単独キュー１０９とグループキュー１１０の２つのキューのうち一方にトランザクションをいれ、ＳＤＲＡＭ１０７へアクセスする際に制御部１１２がグループ化された複数のトランザクションを連続して取り出すよう制御する。 - 特許庁

A first auxiliary storage device 42 which stores first information fetched from a large amount of information stored in a lower level memory device 48 referenced by a central controller 40, a second auxiliary storage device 44 which stores second information which includes the first information are prepared.例文帳に追加

中央制御部40が参照する下位メモリ素子48に記憶された大量の情報から取り出される第１情報が格納される第１補助記憶素子42、及び第１情報が含まれる第２情報が格納される第２補助記憶素子44を用意する。 - 特許庁

In this mode, a communication buffer DMAC 117 reads large capacity data stored in a main memory 104 not via the control of the controller CPU 102, temporarily stores the data in a communication SRAM 116, and transfers it to the engine CPU 103 of a data-receiving destination.例文帳に追加

当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。 - 特許庁

When receiving an access request, an arbitration circuit determines whether or not the access request causes a page error with other access request, of which processing has not yet completed, having been output to a memory controller prior to an output of the access request.例文帳に追加

調停回路は、アクセス要求を受け付けた場合、当該アクセス要求が、当該アクセス要求よりも前にメモリーコントローラーに出力した他のアクセス要求であって処理が終了していないアクセス要求と、ページミスを発生させないかどうかを判定する。 - 特許庁

When the room number and the music numbers are transmitted to a computer 6 through a radio telephone line, the computer 6 reads the music and video data of the music number from a large capacity memory 7 and outputs the data to a controller 11 of the karaoke room indicated by the room number.例文帳に追加

このルーム番号および曲番号が無線電話回線を介してコンピュータ６へ送られると、コンピュータ６はその曲番号の楽音データおよび画像データを大容量メモリ７から読み出し、ルーム番号が示すカラオケルームのコントローラ１１へ出力する。 - 特許庁

When the basic software of a controller 30 is not made correspond to a new type of input and output module 50, exclusive function information necessary for the setting information or access of the input and output module 50 is read from the in-module shared memory of the input and output module 50.例文帳に追加

制御装置３０の基本ソフトウェアが新機種の入出力モジュール５０に対応していなくとも、入出力モジュール５０の設定情報やアクセスに必要な専用ファンクション情報を入出力モジュール５０のモジュール内共有メモリから読出す。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

A main controller 24 searches databases provided for each of program, genre, and component, stored in a memory 29, and thereby identifies program, genre or component which is viewed or listened the most, and selects as an object for reproducing a program which matches the identified result.例文帳に追加

メインコントローラ２４は、メモリ２９に記憶されている番組別、ジャンル別及びコンポーネント別のデータベースを検索することにより、最も視聴されている番組、ジャンルあるいはコンポーネントを特定し、特定した結果に合致する番組を再生する対象として選択する。 - 特許庁

A telephone number specified by a user when originating a call is stored in a call register storage area in a memory 16, and when the telephone number concerned is not stored in a telephone directory storage area, a controller 11 sets a call originator number notification function to be invalid.例文帳に追加

発信の際にユーザによって指定された電話番号が記憶部１６の着信履歴記憶領域に記憶され、且つ、その電話番号が電話帳記憶領域に記憶されていない場合には、制御部１１は発信者番号通知機能を無効に設定する。 - 特許庁

An NIC control means 31 assigns a registered IP address to the NICs 41, 51 in the communication processor 30 and controls correspondence between the IP address and MAC (Memory Access Controller) addresses 42, 52 assigned to the NICs 41, 51 as an NIC/IP address correspondence table 32.例文帳に追加

ＮＩＣ管理手段３１は、登録されたＩＰアドレスを通信処理装置３０内のＮＩＣ４１、５１に対して割り当て、ＩＰアドレスとＮＩＣ４１、５１に割り当てられたＭＡＣアドレス４２、５２との対応を、ＮＩＣ／ＩＰアドレス対応表３２として管理する。 - 特許庁

Next, the memory controller 20 counts the number of clocks of the internal clock for receiving, after an OUT 1 command has been issued to the DRAM 30_2 until reception of a high-level data signal from the DRAM 30_2 as a DQ data signal and holds the counted number as the number of delayed clocks.例文帳に追加

次いで、メモリコントローラ２０は、ＤＲＡＭ３０_２に対してＯＵＴ１コマンドを発行してから、ＤＲＡＭ３０_２からＤＱデータ信号としてハイレベルデータ信号を受けるまでの間、受信用内部クロックのクロック数をカウントし、遅延クロック数として保持する。 - 特許庁

To provide an image display controller by which image data stored in a memory for a display screen showing an image to be moved are not eliminated even when the image displayed on a display screen is moved in any direction.例文帳に追加

本発明は、表示画面上に表示される画像が何れの方向に移動された場合においても、移動される画像を表す表示画面用メモリに格納された画像データが消去されることのない画像表示制御装置を提供することを目的とする。 - 特許庁