「memory controller」に関連した英語例文の一覧と使い方(94ページ目) - Weblio英語例文検索

A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.例文帳に追加

実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁

In this programmable controller provided with a program memory 2 storing a sequence program, a data memory 5 storing data necessary to control and a microprocessor 1 for carrying out the execution of the sequence program and the whole control, it is possible to monitor real data in the middle of sequence program execution by adding a data trace circuit 9 that immediately traces data used in the middle of execution of the sequence program.例文帳に追加

シーケンスプログラムを記憶したプログラムメモリと制御に必要なデータを記憶するデータメモリと、前記シーケンスプログラムの実行と全体の制御を実行するためのマイクロプロセッサを備えたプログラマブルコントローラにおいて、シーケンスプログラムの実行中に使用したデータを即時トレースするデータトレース回路を付加することにより、シーケンスプログラム実行中の実データをモニタすることが可能なようにしたプログラマブルコントローラ。 - 特許庁

A remote controller 3 of an air conditioner to which a user can set temperature arbitrarily within a variable range of target temperature is provided with a memory 11 in which the variable range of target temperature is stored, a target temperature set which determination switch 8, and a CPU 10 for achieving computing such as narrowing the variable range of target temperature stored in the memory 11.例文帳に追加

目標温度可変範囲内で任意に使用者が温度設定可能な空気調和機のリモコン３に、目標温度可変範囲が記憶されるメモリ１１と、目標温度設定幅決定スイッチ８と、目標温度設定幅決定スイッチ８からの入力温度値に基づき、メモリ１１に記憶された目標温度可変範囲を狭める等の計算処理を行うＣＰＵ１０を設けたものである。 - 特許庁

According to one embodiment, when abnormal conditions of the information processing apparatus 10 are detected by the time-up of a watch dog timer, a BMC controller 110 of the information processing apparatus 10 generates an SMI/SCI interrupt; selects a CPU operating among a plurality of CPUs; and transmits memory dump data to a memory dump receiving server 30 connected to a network 11, in cooperation with the one CPU selected.例文帳に追加

実施形態によれば、ウォッチドッグタイマのタイムアップにより情報処理装置１０の異常を検出した場合、情報処理装置１０のＢＭＣコントローラ１１０はＳＭＩ／ＳＣＩ割り込みを発生し、複数のＣＰＵのうち動作する１つのＣＰＵを選択し、選択された１つのＣＰＵと協働してメモリダンプデータをネットワーク１１に接続されているメモリダンプ受信サーバ３０に送信する。 - 特許庁

The power transmission line 20 which comprises the input means 22 which inputs an audio signal, the memory means 23 which memorizes an audio signal, the reproduction means 26 which reproduces an audio signal memorized in the memory means 23, the touch sensor 24 which detects the contact with a human body, and the controller 25 which controls these above and so on, is contained in the portable case 11.例文帳に追加

音声信号を入力する入力手段２２と、音声信号を記憶する記憶手段２３と、記憶手段２３に記憶された音声信号を再生する再生手段２６と、人体の接触を検出するタッチセンサ２４と、これらを制御する制御部２５等からなる電気系２０を携帯用のケース１１に収納し、ケース１１の外表面には、タッチセンサ１４のセンシングプレート２４ａ，２４ａを付設する。 - 特許庁

The apparatus includes a memory for storing images, records and data associated with the images and records, a processor coupled to the memory for comparing the data associated with the records and data associated with the plurality of images, and a display coupled to a controller for displaying the image if at least a portion of the data associated with the image matches at least a portion of the data associated with the record.例文帳に追加

装置は、画像と、レコードと、前記画像およびレコードに関連するデータとを記憶するメモリ、前記メモリに結合された、前記レコードに関連する前記データと、複数の画像に関連するデータとを比較するプロセッサ、ならびに前記制御装置に結合された、画像に関連するデータの少なくとも一部が、前記レコードに関連するデータの少なくとも一部と一致する場合に、前記画像を表示するディスプレイを備える。 - 特許庁

The moving video encoding/transmission controller is provided with a section 31 for monitoring a bit rate being output from a transmission buffer memory 22, and a switch for limiting data being output from the transmission buffer memory 22 when the output bit rate exceeds a predetermined value under monitoring of the transmission bit rate monitoring section 31 so that the output bit rate can be lowered and VBV buffer underflow can be avoided.例文帳に追加

送信バッファメモリ２２から出力される出力ビットレートを監視する伝送ビットレート監視部３１と、伝送ビットレート監視部３１の監視により前記出力ビットレートが一定の値を超える場合に送信バッファメモリ２２から出力されるデータを制限させるスイッチとを備えることにより、出力ビットレートを下げることができ、結果としてＶＢＶバッファアンダーフローを回避することができる。 - 特許庁

A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.例文帳に追加

キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁

The interface circuit for a card type memory connects a detachable card type memory requiring an access of a sector unit to an electronic apparatus body, wherein an SD card interface 14 initializes an interface controller for reading/writing data from/in an SD card 4, initializes the SD card 4 and acquires status information from the SD card 4 to judge whether the SD card 4 corresponds to high-speed operation or not.例文帳に追加

着脱可能であってセクタ単位のアクセスが必要なカード型メモリと電子機器本体を接続するカード型メモリのインターフェイス回路において、ＳＤカードインターフェイス１４は、ＳＤカード１４に対してデータのリード／ライトを行うインターフェースコントローラを初期化すると共に、ＳＤカード４を初期化し、さらに、ＳＤカード４からステータス情報を取得してＳＤカード４が高速対応か否かを判断する。 - 特許庁

The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁

The controller 3a consists of AND circuits AD1 to AD16, only an AND circuit corresponding to a memory selected by any of chip enable signals CE1 to CD4 performs input-output of a data signal, an address signal or the like, and the other memories reduce parasitic capacitance to be driven in the module 3 and accelerate a memory system by electrically disconnecting a connection path.例文帳に追加

メモリコントローラ３ａは、論理積回路ＡＤ１〜ＡＤ１６から構成され、チップイネーブル信号ＣＥ１〜ＣＥ４のいずれかによって選択されたメモリに対応する論理積回路だけがデータ信号、アドレス信号などの入出力を行い、その他のメモリは接続経路を電気的に切断することにより、メモリモジュール３における駆動すべき寄生容量を大幅に低減し、メモリシステムを高速化する。 - 特許庁

When receiving the detection signal outputted from the detector 27 to the receiving means 210 during a specified period after the reception of the power failure signal with the power failure signal receiving means 210, the controller 200 updates information stored in the memory means 206 based on the detection signal and holds the information stored in the memory means 206 unchangeably after the passage of the specified period.例文帳に追加

そして、制御装置２００は、停電信号受信手段２１０に停電信号を受信してから所定期間の間に受信手段２１０に検出装置２７から出力された検出信号を受信した場合には、その検出信号に基づいて記憶手段２０６に記憶されている情報を更新し、所定期間経過後は記憶手段２０６に記憶されている情報を変更不能に保持する。 - 特許庁

A controller 4 has a function which controls the nonvolatile semiconductor memory transmitting to the nonvolatile semiconductor memory instructions for executing processing following instructions from the outside, receives from the outside data-writing instructions along the direction where address increases, and specifies final writing domain at the time of writing for the data-writing instructions, and has a function for the outside to read-out address information of the final writing domain.例文帳に追加

コントローラ４は、外部からの命令に従った処理を行なうための命令を不揮発性半導体メモリに送信して不揮発性半導体メモリを制御し、外部からアドレスが増加する方向に沿ったデータ書き込み命令を受け付け、データ書き込み命令に対する書き込み時の最終書込み領域を特定する機能および最終書込み領域のアドレス情報を外部が読み出すための機能を有する。 - 特許庁

Concerning the controller of multiprocessor configuration, plural independent general buses 4a and 4b with the connector connections of respective multiprocessors 5a and 5b, dual port memory device 7 having an interruption control function for performing communication between the respective processors through the respective general buses while respectively connecting the plural independent general buses and interlock circuit 9 for the abnormality monitor function of the controller are provided on a back plane board 8.例文帳に追加

本発明は、マルチプロセッサ構成の制御装置において、マルチプロセッサの各々５ａ、５ｂをコネクタ接続した複数の独立した汎用バス４ａ、４ｂと、該複数の独立した汎用バスの各々を接続し、上記各プロセッサ間の通信を各汎用バスを介して行う割込み制御機能を有するデュアルポートメモリ装置７と、上記制御装置の異常監視機能のインターロック回路９とをバックプレーン基板８上に備えたことを特徴とする。 - 特許庁

This semiconductor disk controller controlling data exchange between the outside and a flash memory includes a flash interface interfacing with the flash memory, a host interface interfacing with the outside, a first clock generator supplying a first drive clock to the host interface, and a second clock generator supplying a second drive clock within a frequency division range different from that of the first drive clock to the flash interface.例文帳に追加

本発明は外部とフラッシュメモリとの間のデータ交換を制御する半導体ディスク制御装置に関するもので、前記フラッシュメモリとインターフェーシングするフラッシュインターフェース、外部とインターフェーシングするホストインターフェース、前記ホストインターフェースに第１駆動クロックを供給する第１クロック発生器、前記フラッシュインターフェースに前記第１駆動クロックとは異なる周波数分周範囲の第２駆動クロックを供給する第２クロック発生器を含む。 - 特許庁

When first and second read requests for the first bank and a third read request for the second bank are continuously generated, the memory controller applies first additive latency to the first and second read requests for the first bank and second additive latency to the third read request for the second bank to control the read request scheduling queue so that data is seamlessly output from the memory element.例文帳に追加

メモリコントローラでは第１バンクに対する第１及び第２リード要請と第２バンクに対する第３リード要請が連続的に発生するとき、第１バンクに対する第１及び第２リード要請には第１アディティブレイテンシを適用し、第２バンクに対する第３リード要請に対しては第２アディティブレイテンシを適用して前記メモリ素子から出力されるデータが切れ目なしに出力されるように前記リード要請スケジュ−リングキューを制御する。 - 特許庁

The mobile communication terminal equipment includes a controller configured to activate the memo function after activating a speakerphone function when the memo function is selected during the call, an input unit configured to input memo contents, and a memory configured to store the input memo contents.例文帳に追加

メモ機能を提供する移動通信端末機は、通話状態において、メモ機能が選択されると、スピーカフォン機能をアクティブにした後に、メモ機能をアクティブにする制御部と、メモ内容が入力される入力部と、前記入力されたメモ内容を保存するメモリと、を含んで構成されたことを特徴とする。 - 特許庁

The controller 271 has a history memory 274 for storing a command received from the unit 272 or the unit 273 and an identifier of the unit which transmits the command correspondingly, and can acquire history information regarding what operation was conducted by what unit in the past.例文帳に追加

特殊効果制御部２７１は、主操作部２７２または副操作部２７３から受信したコマンドと、そのコマンドを送信した操作部の識別子とを対応づけて記憶する履歴記憶部２７４を備えており、過去にどの操作部からどのような操作が行われたかについての履歴情報を取得できるようになっている。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

When one of the projection surface pattern stored in the memory is chosen or it detects the moving user's viewing points, it drives the actuator 3 with the actuator controller 5 to deform the elastic screen 1 following the moving viewing points and the projection surface pattern.例文帳に追加

メモリ部に記憶された投影面形状パターンが選択された場合や、ユーザの視点位置の変化を検知した場合には、当該投影面形状パターンまたはユーザの視点位置の変化に応じて伸縮性スクリーン１の形状を変化させるために、アクチュエータ制御装置５によりアクチュエータ３を駆動制御する。 - 特許庁

An image acquisition system for machine vision systems decouples image acquisition from the transmission of the image to a host processor by using a programmable imager controller to selectively disable and enable the transmission of data to the host and by using a system of buffers to temporarily store image data pending allocation of memory.例文帳に追加

機械視覚システム用の画像収集システムは、ホストへのデータ伝送を選択的に禁止及び許可するプログラム可能イメージャ制御器を利用し、またメモリ割当てが保留のままの画像データを一時的に記憶するバッファシステムを利用することで、画像伝送からホストプロセッサへの画像収集を切断する。 - 特許庁

This contents management apparatus is provided with an electronic watermark embedding device 15 for embedding digital watermark information in image data written in a video memory 14 by a video controller 13, and an external output device 17 for outputting to a display 2 the image data in which the digital watermark embedding device 15 embeds the digital watermark information.例文帳に追加

ビデオコントローラ１３によりビデオメモリ１４に書き込まれた画像データに対して電子透かし情報を埋め込む電子透かし埋込装置１５と、その電子透かし埋込装置１５により電子透かし情報が埋め込まれた画像データをディスプレイ２に出力する外部出力装置１７とを設けるように構成した。 - 特許庁

This access controller comprises: a reading means for reading data from a memory card installed in prescribed footwear specified when entering the prescribed place, when the footwear is stored into a prescribed storage place; and a decision means deciding access to the prescribed place on the basis of the read data.例文帳に追加

所定の場所に入るときに所定の履物が決められているときのその履物が所定の保管場所に収納されたとき、その履物に装着されているメモリカードからデータを読取る読取手段と、読取られたデータを基に前記所定の場所への入退を判定する判定手段とからなる。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

The plurality of graphics processing units, respectively process the image signal in the image memory, the image processing controller controls the video signal generating module, to perform image modulation to the image signal according to operation results of the graphics processing units, and the video signal generating module generates and outputs a video signal.例文帳に追加

複数のプロット処理器で、それぞれ、画像メモリにある画像信号を処理し、画像処理制御器は、当該プロット処理器の演算結果に基づいて、画像信号生成モジュールが画像信号に対して画像変調処理をすることを制御し、画像信号生成モジュールは、ビデオ信号を生成して出力する。 - 特許庁

The liquid crystal display device is equipped with a liquid crystal display element 10 having laminated layers of display layers 11B, 11G, 11R using selective reflection of a chiral nematic liquid crystal, driving circuits 103, 104, 105 for those elements, a circuit 106 to detect the temperature of the element 10, a controller 107, and a temperature compensation table memory 109.例文帳に追加

カイラルネマティック液晶の選択反射を利用した表示層１１Ｂ，１１Ｇ，１１Ｒを積層した液晶表示素子１０と、それらの駆動回路１０３，１０４，１０５と、素子１０の温度を検出するための回路１０６と、コントローラ１０７と、温度補償テーブルメモリ１０９とを備えた液晶表示装置。 - 特許庁

Further, when the total use amount of the transmission buffer is greater than a preset threshold, the transmission/reception controller 111 preferentially stores the transmission data into an allocation area of the transmission buffer allocated to the session to the opposite apparatus, and also stores a portion of the transmission data into the secondary memory device.例文帳に追加

さらに、送受信制御部１１１は、送信バッファ全体の使用量が予め設定された閾値以上である場合に、対向装置とのセッションに割当てられた送信バッファの割当領域に、送信データを優先的に記憶すると共に、送信データの一部を二次記憶装置に記憶する、という構成を取る。 - 特許庁

A front stage signal processing circuit 57 gets the normal image signals and the fluorescent image signals alternately stored into the second memories 58a and 58b based on a signal from a timing controller 71 and reads an image signal out of the image memory not involved in the loading to be transmitted to a post stage processing circuit 59.例文帳に追加

前段信号処理回路５７は、タイミングコントローラ７１からの信号に基づいて通常画像信号と蛍光画像信号とを交互に第１、第２画像メモリ５８ａ，５８ｂに記憶させ、書き込みされていない方の画像メモリから画像信号を読み出して後段信号処理回路５９に送る。 - 特許庁

The vehicle seat 11 comprises a memory switch 20 to be operated by a seated person, rotary encoders 17, 19 for detecting the positions of the seat cushion 12 and the seatback 13, a buzzer 21 for informing the seated person of position information for the seat cushion 12 and the seatback 13, and a controller 23 for operating the buzzer 21.例文帳に追加

車両用シート１１は、着座者によって操作されるメモリスイッチ２０と、シートクッション１２とシートバック１３の位置を検出するロータリーエンコーダ１７,１９と、シートクッション１２とシートバック１３の位置情報を着座者に知らせるブザー２１と、ブザー２１を作動させるコントローラ２３とを備えている。 - 特許庁

The controller 12 obtains the signals sensed by the infrared sensor 13 based on the reflected light from the mark 14, counts the integrated revolutions (drum run distance) of the photoreceptor drum 1 by outputting the obtained sense signals to the counter 15 and records them in a memory 16.例文帳に追加

制御部１２は、マーク１４からの反射光に基づいて、赤外線検知センサ１３で検知した検知信号を取得し、取得した検知信号をカウンタ１５へ出力することにより、感光体ドラム１の累積回転数（ドラム走行距離）を計数するとともに、計数した累積回転数をメモリ１６に記録する。 - 特許庁

The memory controller SDRAMC activates the power control signal CKE in synchronization with the next access request when the next access request is present within a prescribed time from the access request, and activates the power control signal CKE in synchronization with a lapse of the prescribed time when the prescribed time lapses before the next access request.例文帳に追加

メモリコントローラＳＤＲＡＭＣは、アクセス要求から所定時間内に次のアクセス要求がある場合に次のアクセス要求に同期してパワー制御信号ＣＫＥを活性化し、次のアクセス要求の前に所定時間が経過したときに所定時間の経過に同期してパワー制御信号ＣＫＥを活性化する。 - 特許庁

If a keyword display instruction is input from a remote controller 101, etc.; a CPU 107 reads out the keyword information stored in the keyword storing unit 106, creates key word selection screen data which are arranged the keywords in an order of Japanese syllabary based on a hiragana notation character string of the keywords, and writes them in an OSD (on screen display) memory 110.例文帳に追加

そして、リモコン１０１等からキーワード表示指令が入力されると、ＣＰＵ１０７はキーワード格納部１０６に格納されたキーワード情報を読み出し、そのキーワードの平仮名表記文字列に基づいてキーワードを５０音順に並べたキーワード選択画面データを作成し、ＯＳＤメモリ１１０に書き込む。 - 特許庁

A section position indicating ECC of (N-1)th of output NRZI synchronizing to a recording clock is made a second error check point, by judging an error at the first error check point, even if a transfer error is caused in the Nth ECC processing on a memory controller, recording of ECC unit to the (N-1)th can be performed.例文帳に追加

記録クロックに同期した出力ＮＲＺＩの（Ｎ−１）番目のＥＣＣを示す区切り位置を第２エラーチェックポイントとし、第１エラーチェックポイントでのエラーを判断することより、メモリコントローラ上でＮ番目のＥＣＣ処理で転送エラーが発生しても、（Ｎ−１）番目までのＥＣＣ単位の記録を行うことができる。 - 特許庁

The controller reads the value (I) of the command data according to the desired transmission output level and the ambient temperature detected by a temperature detector circuit 22, the correction value (C) and the correction coefficient (K) from the memory 23; and applies the command signal according to the value determined by [I+K×C] to an AGC amplifier 11 through a D-A converter 24.例文帳に追加

制御部は、所望の送信出力レベルと温度検出回路２２が検出した周囲温度とに応じた指令データの値（Ｉ）、補正値（Ｃ）および補正係数（Ｋ）を記憶部２３から読み出し、［Ｉ＋Ｋ・Ｃ］で決まる値に応じた指令信号を、Ｄ−Ａ変換器２４を介してＡＧＣ増幅器１１に与える。 - 特許庁

When a driving controller 7 divides the inside of a recording area on an optical disk 1 into predetermined unit areas to record data by a program in a nonvolatile memory 12, if a defective sector and a nondefetive sector are mixed in the predetermined unit area, and the nondefective area is equal to/lower than a predetermined amount, the nondefective area sector is replaced.例文帳に追加

ドライブコントローラ７は不揮発性メモリ１２内のプログラムによって光ディスク１上の記録領域内を所定単位領域に分割してデータを記録する際、所定単位領域内に欠陥セクタと非欠陥セクタが混在し、その非欠陥セクタが所定量以下の場合には、非欠陥セクタを交替処理する。 - 特許庁

A memory system comprises: first and second memories (601 and 602) each of which stores information of a different attribute; third and fourth memories (611 and 612) for caching the stored information of the first and second memories, respectively; and a controller for controlling data transfer between the first and second memories and the third and fourth memories.例文帳に追加

互いに属性の異なる情報を格納する第１および第２のメモリ（６０１，６０２）と、これらの第１および第２のメモリの記憶情報をそれぞれキャッシュする第３および第４のメモリ（６１１，６１２）と、これらの第１および第２のメモリと第３および第４のメモリの間のデータ転送を制御するコントローラを備える。 - 特許庁

Photoreceptor drum cartridge selection information A and developing unit cartridge selection information B are read out from a backup memory at the inside of an engine controller (S2602), and two kinds of corresponding model information A' and B' are read out from the backup memories at the inside of a photoreceptor drum cartridge and a developing unit cartridge (S2603), and they are compared (S2604 and S2605).例文帳に追加

エンジンコントローラ内のバックアップメモリから感光ドラムカートリッジ選択情報Ａ及び現像器カートリッジ選択情報Ｂを読み出し（Ｓ２６０２）、感光ドラムカートリッジ及び現像器カートリッジ内のバックアップメモリから対応機種情報Ａ’及びＢ’を読み出し（Ｓ２６０３）、これら情報を比較する（Ｓ２６０４，Ｓ２６０５）。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

A medium such as flash memory card, on which digital image data are stored, is loaded into a card I/F 11, the image data are read out of the medium, and printing processing is performed by successively supplying unit picture information designated by a user to eight printers 14-1 to 14-8 under the control of a controller 7.例文帳に追加

本発明はカードＩ／Ｆ１１にフラッシュメモリカード等のデジタル画像データが記憶されたメディアを装着し、メディアから画像データを読み出し、ユーザによって指定された単位画面情報をコントローラ７の制御によって、８台のプリンタ１４−１〜１４−８に順次供給し、印刷処理を行う。 - 特許庁

This device includes a resolution conversion (RC) unit 103 for reducing an original image 10 to an image 20 of desired size; an RC process controller 1051 which controls the operation of the RC unit 103 so that the specified resolution conversion process is repeated twice or more; and a memory 110 for storing an image 30 of intermediate size.例文帳に追加

装置は、オリジナル画像１０を目標サイズ画像２０に縮小する解像度変換（ＲＣ）ユニット１０３と、規定の解像度変換プロセスを２回以上繰り返すようにＲＣユニット１０３の動作を制御するＲＣプロセス・コントローラ１０５１と、中間サイズ画像３０を記憶するメモリ１１０とを備えている。 - 特許庁

A semiconductor memory 43 capable of recording sound signals, a decoder 46 for decoding sound signals, a DA converter 47 for converting sound signals from digital signals into analog signals, a power amplifier 48 for amplifying sound signals, and a system controller 45 for controlling them are incorporated in this device.例文帳に追加

音声信号の記録可能な半導体メモリ４３と、音声信号を復号化するためのデコーダ４６と、音声信号をデジタル信号からアナログ信号に変換するＤＡコンバータ４７と、音声信号を増幅する電力増幅器４８と、これらを制御するためのシステムコントローラ４５を装置に内蔵する。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

The relay receiver 30 acquires, when a channel is selected by the TV remote controller 53, antenna information corresponding to channel information from the setting memory 40 to select the reception antennas 31a, 31b, and receives television broadcast waves to be retransmitted from the retransmitter 10 to be output to the television receiver 51.例文帳に追加

中継受信機３０はＴＶリモコン５３によりチャンネルが選択された際、上記設定メモリ４０からチャンネル情報に対応するアンテナ情報を取得して受信アンテナ３１ａ、３１ｂを選択し、再送信機１０から再送信されるテレビ放送波を受信してテレビ受像機５１へ出力する。 - 特許庁

This nonvolatile memory includes a word line voltage generating circuit which generates a word line voltage to be supplied to a row selected in response to a step control signal and a program controller which generates the step control signal so as to make the increment of the word line voltage variable according to the operation mode.例文帳に追加

ここに開示される不揮発性メモリ装置は、ステップ制御信号に応答して選択された行に供給されるワードライン電圧を発生するワードライン電圧発生回路と、前記ワードライン電圧の増加分が動作モードに応じて可変とするように前記ステップ制御信号を発生するプログラム制御器とを含む。 - 特許庁