「memory element」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

The nonvolatile memory element 10 comprises a lower electrode 7, a variable resistor 8, and an upper electrode 9 formed sequentially in layers wherein the variable resistor 8 is deposited under mixed state of crystal and amorphous thus forming the nonvolatile memory element 10.例文帳に追加

不揮発性記憶素子１０は、下部電極７と可変抵抗体８と上部電極９を順番に積層して構成され、可変抵抗体８が結晶と非結晶の混在した状態で成膜され、不揮発性記憶素子１０が形成されている。 - 特許庁

Temperature is monitored by a Seebeck element 25 disposed right beneath the non-volatile memory 22 for feedback control, and while keeping temperature at a high level by applying voltage on a Peltier element disposed close to the non-volatile memory 22, a gate oxide film 22e is formed thick.例文帳に追加

一方、不揮発性メモリ２２直下に配置したゼーベック素子２５で温度を監視しフィードバック制御して、不揮発性メモリ２２近傍に配置したペルチェ素子に電圧を印加して、温度を高温に保持しつつ、ゲート酸化膜２２ｅを厚く形成する。 - 特許庁

The unit injector 1 comprises a shape memory element 14, an injection pump 2 pressurizing fuel in a boosting chamber 9 after receiving the shrinkage of the shape memory element 14, and an injection valve 1 which injects fuel when pressurized fuel is supplied.例文帳に追加

ユニットインジェクタ１は、形状記憶素子１４と、形状記憶素子１４の収縮を受けて昇圧室９内の燃料を加圧する噴射ポンプ部２と、加圧された燃料が供給されると燃料を噴射する噴射弁部１とを備える。 - 特許庁

A word line keeper circuit 13 added so as to reduce power consumption during stand-by by executing power supply separation between the memory cell array part 10 of SRAM Macro and a peripheral circuit part, is formed by commonly using a dummy element in the dummy element area 14 of the memory cell array part.例文帳に追加

SRAM Macroのメモリセルアレイ部１０と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路１３を、メモリセルアレイ部のダミー素子領域１４のダミー素子を共用して形成する。 - 特許庁

In particular, the resistance element TDR1 and the nonvolatile memory NVM1 are mutually electrically connected, and the resistance element TDR1 is changed between a conductive state or nonconductive state depending on the ON state or OFF state of the nonvolatile memory NVM1.例文帳に追加

特に、抵抗素子ＴＤＲ１と不揮発性メモリＮＶＭ１とは互いに電気的に接続され、不揮発性メモリＮＶＭ１のオン状態またはオフ状態により、抵抗素子ＴＤＲ１の導通状態または非導通状態が切り替わる。 - 特許庁

To provide an ink container having a memory element constituted so as to be capable of efficiently storing the data related to the ink container such as the residual amt. of ink in the memory element while reducing cost and a printing apparatus using this ink container.例文帳に追加

記憶素子を有するインク容器のコストを低減しつつ、記憶素子内にインク残量等のインク容器に関する情報を効率よく格納することのできるインク容器、およびそのインク容器を用いる印刷装置を提供すること。 - 特許庁

A parallel current path (11) extends between the heater element (2) and the remaining portion (4) of the memory element and has resistivity depending on the largeness of the phase change portion (5) and smaller than that of the phase change portion (5) so that the whole resistance of the phase change memory device is adjusted.例文帳に追加

並列電流路（１１）は、ヒータ素子（２）とメモリ素子の残りの部分（４）との間に延び、相変化部（５）の大きさに依存し且つ相変化部（５）よりも小さい抵抗を有し、従って、相変化メモリデバイスの全体の抵抗を調整する。 - 特許庁

To provide an element operation frequency recording device estimating an error between an operation frequency recorded in a nonvolatile memory and an actual operation frequency when recording the element operation frequency in the nonvolatile memory at predetermined time intervals.例文帳に追加

素子の動作回数を所定時間ごと不揮発性メモリに記録するに際して、不揮発性メモリに記録された動作回数と、実際の動作回数との間の誤差を推定できる素子動作回数記録装置を提供することを目的とする。 - 特許庁

The liquid container drives the mirror element according to the signal output from the memory, and changes the reflective state of the light, while actuating the memory according to the signal included in the light received by the container-side light receiving element.例文帳に追加

液体容器は、容器側受光素子が受光した前記照射光に含まれる信号に応じてメモリーを動作させるとともに、メモリーから出力される信号に応じてミラー素子を駆動して前記照射光の反射状態を変化させる。 - 特許庁

An output image data generator is equipped with a buffer memory 26 which stores once a part of an inputted original image data, and an interpolation computing part 27 which generates the picture element data of an interpolating picture element by interpolating computation based on the original image data stored in the buffer memory 26.例文帳に追加

入力される元画像データの一部を一時記憶するバッファメモリ２６を備えるとともに、バッファメモリ２６に記憶されている元画像データに基づいて、補間画素の画素データを補間演算によって生成する補間演算部２７を備える。 - 特許庁

The sense amplifier 10 includes: transistors 29, 30 for applying constant voltages to the memory element; load transistors 27, 28 for converting currents flowing in the memory element; and a differential amplifier circuit 41 for detecting the potential difference of nodes N27, N28.例文帳に追加

センスアンプ１０は、記憶素子に定電圧を印加するためのトランジスタ２９，３０と、記憶素子を流れる電流を電圧に変換するための負荷トランジスタ２７，２８と、ノードＮ２７，Ｎ２８の電位差を検出する差動増幅回路４１とを含む。 - 特許庁

To provide a nonvolatile memory element which is allowed to compensate for a cell threshold voltage in order to prevent various errors caused by fluctuation in cell threshold voltage occurring depending on characteristics of the nonvolatile memory element, and its self compensation method.例文帳に追加

不揮発性メモリ素子の特性に応じてセルしきい電圧に変動を生じることで発生する種々のエラー不良を防ぐためにセルしきい電圧を補償できるようにした不揮発性メモリ素子とその自己補償方法を提供する。 - 特許庁

To provide a temperature sensing device for a semiconductor memory element for informing validity of a saved temperature value since the temperature sensing device of conventional technology can not practically reflect the temperature variation in the semiconductor memory element.例文帳に追加

従来技術に係る温度感知装置は、実際には、半導体メモリ素子の温度変動を反映させることができないため、保存された温度値が有効か否かを知らせる半導体メモリ素子の温度感知装置を提供することを目的とする。 - 特許庁

To manufacture a memory cell and a transistor(Tr) of the peripheral circuit of the memory cell in parallel without forming an MOS structure on the surface opposed to an element separation region 107 in the element region of the Tr, with no increase in the pattern area of the Tr.例文帳に追加

メモリセルの周辺回路のトランジスタ（Ｔｒ）のパターン面積を増大させずに、このＴｒの素子領域の素子分離領域１０７と対向する面にＭＯＳ構造を形成させること無く、メモリセルとこのＴｒを並行して製造する。 - 特許庁

In the MTJ memory cells 11, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLA, in the MTJ memory cell 12, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLB.例文帳に追加

ＭＴＪメモリセル１１において、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＡと接続され、ＭＴＪメモリセル１２おいて、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＢと接続される。 - 特許庁

To solve the following problem: variance in element isolation width will heavily and adversely affect write disturb resistance as microfabrication is achieved when a semiconductor memory device is manufactured by stacking a storage element, such as a phase change memory and an ReRAM, and a semiconductor device.例文帳に追加

相変化メモリやＲｅＲＡＭなどの記憶素子と半導体デバイスの積層により構成される半導体記憶装置を製造する際、微細化に伴い素子分離幅のバラツキが書込みディスターブ耐性に大きな悪影響を与えるようになる。 - 特許庁

The first bank is constituted so as to basically function under control of the signal processing element 36, the second bank is constituted so as to basically function under control of a system memory controller 28, however, all parts of respective memory banks are addressed by both of the signal processing element and the system memory controller.例文帳に追加

第１のバンクは、信号処理素子３６の制御下で基本的に機能するように構成され、第２のバンクは、システム・メモリ・コントローラ２８の制御下で基本的に機能するように構成されるが、各メモリ・バンクの全ての部分が、信号処理素子とシステム・メモリ・コントローラとの両方によってアドレス可能である。 - 特許庁

By using a shallow groove structure by the embedding of an insulating film for element separation, a decrease is prevented in an element separation breakdown voltage at a fine region, further variations can be reduced in the threshold of a selecting transistor, and the disturbance resistance of the memory cell can be improved by dividing the memory cell in a memory map by the selecting transistor.例文帳に追加

素子分離に絶縁膜の埋込みによる浅溝構造を用いることにより微細領域での素子分離耐圧の低下を防止し、さらに選択トランジスタのしきい値ばらつきを低減でき、また、メモリマット内のメモリセルを選択トランジスタによって分割することによりメモリセルのディスターブ耐性を改善できる。 - 特許庁

A semiconductor storage device comprises: bit lines (BIT/BITB); a memory element (memory cell or local sense amplifier) connected to the bit lines; and a precharge circuit for applying a predetermined voltage (VDD) to the bit lines for a predetermined period (PRE=L) immediately before the memory element is set to an active state by activation of a word line (WL=H).例文帳に追加

ビット線（ＢＩＴ／ＢＩＴＢ）と、前記ビット線に接続されるメモリ要素（メモリセルまたはローカルセンスアンプ）と、ワード線が活性化（ＷＬ＝Ｈ）されることにより前記メモリ要素がアクティブ状態とされる直前の所定期間（ＰＲＥ＝Ｌ）だけ前記ビット線に所定電圧（ＶＤＤ）を印加するプリチャージ回路と、を有する。 - 特許庁

When shortage is caused in a free space of a work memory while pieces of entity data about each document element are asynchronously downloaded, a memory management part 16 refers to the document structure information, unloads the entity data in the last output order among pieces of the entity data of each element on the work memory and saves it in an HDD.例文帳に追加

各文書要素の実体データを非同期にダウンロードしていく間に、ワークメモリの空き容量に不足が生じると、メモリ管理部１６が、文書構成情報を参照して、ワークメモリ上にある各要素の実体データのうち、出力順序が最も後のものをワークメモリからアンロードし、ＨＤＤに待避する。 - 特許庁

To provide a manufacturing method of a SONOS memory element capable of manufacturing a memory element of SONOS form, capable of intentionally adjusting the distributions of electrons and holes generated at the time of programming and erasing, and at the same time, having a stable 2-bit characteristic even in a short memory gate length of no more than 0.10 μm by reducing a short channel phenomenon.例文帳に追加

プログラム及び消去時に生成される電子及びホールの分布を意図的に調節でき、同時に短チャンネル現象を減らせて、０．１０μｍ以下のメモリゲート長でも安定した２ビット特性を有するＳＯＮＯＳ形態のメモリ素子を製造できるＳＯＮＯＳメモリ素子製造方法を提供する。 - 特許庁

A source terminal of a first nonvolatile memory element 21 is connected to a first power source line 16, a source terminal of a second nonvolatile memory element 22 is connected to a second power source line 17, drain terminals of the nonvolatile memory elements 21, 22 are connected mutually, and a data output terminal 24 is provided at its connection path 23.例文帳に追加

第１の不揮発性メモリ素子２１のソース端子を第１の電源線１６に、第２の不揮発性メモリ素子２２のソース端子を第２の電源線１７にそれぞれ接続し、その各不揮発性メモリ素子２１，２２のドレイン端子同士を接続して、その接続経路２３にデータ出力端子２４を設ける。 - 特許庁

Out of the first data to M-th data constituting the M value data, the M-th data are held by the memory element in an erasure state before write-in operation is performed for the memory element, in the first data, the physical burdens applied to the memory elements for writing are the largest out of the M-th value data.例文帳に追加

Ｍ値のデータを構成する第１データ〜第Ｍデータのうち、第Ｍデータは、記憶素子に対して書き込み動作が行われる以前の消去状態において記憶素子が保持するデータであり、第１データは、Ｍ値のデータのうちで最も書き込みのために記憶素子に与える物理的負担が大きいデータである。 - 特許庁

In the semiconductor memory element using a ferroelectric-thin- film capacitor as its memory capacitor, by making a ferroelectric layer 7 included in the capacitor as a single-grain layer, reduction in grain boundaries present in a cell and reduction of the variations present between crystal grains are made possible, so as to realize a high-quality semiconductor memory element having the high production yield.例文帳に追加

強誘電体薄膜キャパシタをメモリキャパシタとして用いる半導体メモリ素子において、キャパシタ中の強誘電体層７を単一粒子とすることにより、セル内の粒界及び結晶粒間ばらつき低減を可能とし、高品質で製造歩留りの高い半導体メモリ素子を実現する。 - 特許庁

In a nonvolatile semiconductor memory device, a first element isolation insulating layer in a memory cell region is configured by embedding a first oxide film in a first element isolation groove in the memory cell region, and the top surface of the first oxide film exists between the top surface of a semiconductor substrate and the top surface of a first gate electrode.例文帳に追加

不揮発性半導体記憶装置は、メモリセル領域の第１素子分離絶縁層が当該メモリセル領域の第１素子分離溝内に第１の酸化膜を埋め込んで構成され、第１の酸化膜の上面が半導体基板の上面と第１ゲート電極の上面との間に存在するように構成されている。 - 特許庁

A method for manufacturing the semiconductor integrated circuit device comprises steps of uniformly depositing an amorphous silicon film on a substrate in which a memory cell region and an element region are formed, patterning the amorphous silicon film on the memory cell region while the amorphous silicon film remains coating on the element region on the substrate, and forming a laminated gate electrode or a single layer gate of the flash memory unit.例文帳に追加

メモリセル領域と素子領域とを画成された基板上にアモルファスシリコン膜を一様に堆積し、さらに基板上の素子領域を前記アモルファスシリコン膜で覆ったまま、メモリセル領域において前記アモルファスシリコン膜をパターニングし、フラッシュメモリ装置の積層ゲート電極あるいは単層ゲートを形成する。 - 特許庁

This method of programming a nonvolatile memory element includes steps of: applying a program voltage to a memory cell; applying a supplementary pulse to the memory cell to facilitate stabilization of an electric charge, after the program voltage is applied; applying a recovery voltage to the memory cell after applying the supplementary pulse; and verifying the memory cell by applying a verification voltage after the recovery voltage is applied.例文帳に追加

メモリセルにプログラム電圧を印加するステップと、プログラム電圧印加後、電荷の安定化を促進するように補充パルスを印加するステップと、補充パルスに続いてメモリセルに回復電圧を印加するステップと、回復電圧印加後に、検証電圧を印加して検証するステップと、を含む不揮発性メモリ素子のプログラム方法である。 - 特許庁

The semiconductor memory device includes the memory cell having a variable resistance element of which the resistance value varies by application of a voltage, a power supply circuit 11 outputting voltage applied to the memory cell, interconnection L1, L2 formed between the power supply circuit 11 and the memory cell and supplying voltage outputted from the power supply circuit 11 to the memory cell, and a discharging circuit 17 connected to the interconnection.例文帳に追加

電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、メモリセルへ印加する電圧を出力する電源回路１１と、電源回路１１とメモリセルとの間に形成され、電源回路１１から出力された電圧をメモリセルに供給する配線Ｌ１，Ｌ２と、配線に接続された放電回路１７とを備える。 - 特許庁

To provide: a magnetoresistive element structure that prevents characteristic deterioration of a magnetoresistive element due to heat etc., generated by heating or current injection during element manufacture; a magnetic random access memory using the magnetoresistive element structure; and a spatial light modulator using the magnetoresistive element structure.例文帳に追加

素子作製時の加熱や、電流注入によって生じる熱等による磁気抵抗効果素子の特性劣化を防止することができる磁気抵抗効果素子構造体、この磁気抵抗効果素子構造体を用いた磁気ランダムアクセスメモリ、この磁気抵抗効果素子構造体を用いた空間光変調器を提供する。 - 特許庁

In the test mode, a light emitting element 21 transmits a test signal to the relaying device 5, a light receiving element 22 receives a reply from the relaying device 5, the communication apparatus 20 selects an element holder with the light emitting element and the light receiving element providing an excellent communication state and allows a memory 28 to store its ID number.例文帳に追加

テストモードにおいて、発光素子２１から中継機５に向けてテスト信号を発信し、中継機５からの返信を受光素子２２により受信し、この受信した信号に基いて、良好な通信状態の発光素子及び受光素子を有する素子ホルダを選択し、そのＩＤ番号をメモリ２８に記憶させる。 - 特許庁

A semiconductor device comprises: a device function element formed on a semiconductor substrate; a charge storage element formed on the semiconductor substrate; and an isolation element formed on the semiconductor substrate, and connected between the device function element and the charge storage element, and formed from an electrically rewritable and nonvolatile memory transistor.例文帳に追加

半導体基板上に形成されたデバイス機能素子と、半導体基板上に形成されたチャージ蓄積用素子と、半導体基板上に形成され、デバイス機能素子とチャージ蓄積用素子との間に接続され、電気的に書き換え可能な不揮発性メモリトランジスタにより形成された分離用素子とを有する。 - 特許庁

Concerning this data retrieving device, by designating the address of a memory means for retrieval while using an associated memory address number outputted from an address number output part, a coupling destination element data stream corresponding to a coupling source element data stream is outputted from the relevant memory means for retrieval so that the element data streams coupled in the data structure can be serially outputted.例文帳に追加

データ検索装置であって、アドレス番号出力部から出力された連想メモリアドレス番号を用いて検索用メモリ手段をアドレス指定することによって、結合元要素データ列に対応する結合先要素データ列を、当該検索用メモリ手段から出力することで、連鎖的に、データ構造によって結合され要素データ列を出力するように構成する。 - 特許庁

A write/read circuit 4 applies a write voltage between a cantilever 3 and the conductive member of the memory element 1 to write information in the memory thin film, applies a read voltage between the cantilever 3 and the conductive member of the memory element 1, and measures a current flowing between the cantilever 3 and the conductive member to read the information recorded in the memory thin film.例文帳に追加

書込／読取回路４は、カンチレバー３とメモリ素子１の導電性部材との間に書き込み電圧を印加して、メモリ薄膜に情報を書き込み、カンチレバー３とメモリ素子１の導電性部材との間に読み出し電圧を印加して、カンチレバー３と導電性部材との間を流れる電流を測定することにより、メモリ薄膜に記録された情報を読み取る。 - 特許庁

This memory cell is composed of two MIS elements forming specific circuit in the memory cell circuit and a capacitor in which the first MIS element (QW11) and the second MIS element (QR11) formed above the former, further the either the source or drain of the first MIS element (QW11) is made function as the gate to the second MIS element (QR11) carrying a capacitor (CS11) thereby achieving a semiconductor random access memory device which is simplified. 例文帳に追加

特定のメモリセル回路を構成する２個のMIS素子と１個の情報蓄積用キャパシタとよりなるメモリセルを、第１のMIS素子（Qｗ11）と、この上に積み重ね形成され、かつ、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとした第２のMIS素子（QＲ11）と、第２のMIS素子（QＲ11）のゲート部分に寄生する容量（Cｓ11）とで構成しているので、複雑な素子構造をなくした半導体ランダムアクセスメモリ装置を達成できる。 - 特許庁

The optical element 10 whose performance changes secularly has a cordless handset side memory 12 storing initial information about the performance of at least the optical element 10, and the performance degradation of the optical element 10 is verified based on the initial information stored in the cordless handset side memory 12.例文帳に追加

性能が経年変化するであろう光学素子１０において、少なくとも前記光学素子１０の性能に関する初期情報を記憶している子機側メモリ１２を備え、該子機側メモリ１２に記憶している初期情報に基づいて、該光学素子１０の性能劣化の確認が行われることを特徴とする光学素子１０。 - 特許庁

A semiconductor memory is provided with switches X2,X3 for passing current through memory cells from a voltage terminal VDD via a resistance element R1 and for measuring a voltage drop value in the resistance element R1, and a switch X1 for applying voltage to the resistance element R1 and for measuring a value of the current passing at that time.例文帳に追加

電圧端子ＶＤＤから抵抗素子Ｒ１を介してメモリセルに電流を流し、前記抵抗素子Ｒ１での電圧降下値を測定するためのスイッチＸ２，Ｘ３と、前記抵抗素子Ｒ１に電圧を印加し、その際に流れる電流値を測定するためのスイッチＸ１とを設ける。 - 特許庁

To provide a nonvolatile memory element capable of suppressing variation in a threshold voltage of an erasure cell, and a program method thereof.例文帳に追加

消去セルのしきい値電圧の変化を抑制することが可能な不揮発性メモリ素子およびそのプログラム方法を提供する。 - 特許庁

To provide a magnetic random access memory capable of generating a suitable amount of boost current corresponding to temperature characteristics of a magnetoresistive element.例文帳に追加

磁気抵抗素子の温度特性に対応して適切な大きさのブースト電流を発生できる磁気ランダムアクセスメモリを提供する。 - 特許庁

To provide a non-volatile memory element capable of further improving data retention time, operation speed, and reliability, and a manufacturing method thereof.例文帳に追加

データ保有時間、動作速度及び信頼性を一層改善できる非揮発性メモリ素子及び製造方法を提供する。 - 特許庁

To enhance the contrast ratio of a liquid crystal display element 10 showing optical operation having a memory property and to make it stably operate.例文帳に追加

メモリ性の光学動作を呈する液晶表示素子１０のコントラスト比を向上し、かつ安定動作を行うようにする。 - 特許庁

To correct color smear of a color image signal obtained through the selection of a lighting means with a line memory of a small capacity and a computing element.例文帳に追加

照明手段を切り替えて得られたカラー画像信号の色ずれ補正を小容量のラインメモリと演算器とで行う。 - 特許庁

To provide a NOR flash memory element with a reduced margin of a contact and high integration, and to provide a manufacturing method thereof.例文帳に追加

コンタクトのマージンを減らし、高集積度を実現したＮＯＲ型フラッシュメモリ素子及びその製造方法の提供をする。 - 特許庁

In this manner, the first capacitor 102 and the second capacitor 103 which are connected in parallel with the memory element 104 are formed.例文帳に追加

このように、メモリ素子１０４と並列に接続する、第１の容量１０２および第２の容量１０３を形成する。 - 特許庁

Either of a memory element and a closing member 32 is provided inside the main body case 1 so as to close the opening part 29.例文帳に追加

本体ケース１の内部にメモリ素子２５と閉塞部材３２のうち、いずれか一つを開口部２９を塞ぐよう備える。 - 特許庁

In a self scanning type light emitting element array, one bit memory elements to be electrically written/erased externally 200a, 200b, 200c, 200d are integrated.例文帳に追加

自己走査型発光素子アレイに、外部から電気的に書き込み／消去が可能な１ビットのメモリ素子２００ａ，２００ｂ，２００ｃ，２００ｄを集積している。 - 特許庁