「memory element」に関連した英語例文の一覧と使い方(79ページ目) - Weblio英語例文検索

To provide a flash memory element manufacturing method for which can minimize the interference effect between adjacent cells, and can improve a coupling ratio by increasing the contact area between a dielectric film and a floating gate, and can make the coupling ratio increased, a gate oxide film in a high voltage transistor area thicker than that of the tunnel oxide film in a cell area too.例文帳に追加

隣接セル間の干渉効果を最小化することができ、誘電体膜とフローティングゲートの接触面積を増加させてカップリング比を向上させることができ、セル領域のトンネル酸化膜より厚い高電圧トランジスタ領域のゲート酸化膜によってもカップリング比を増加させることが可能なフラッシュメモリ素子の製造方法の提供。 - 特許庁

The apparatus comprises a memory element 302 including a certain part 302a for storing information indicating which set of the possible characters entered as push-button commands is in use, and character set tables 302b-n for selectively associating certain characters with each key on the basis of the information in the part 302a.例文帳に追加

この装置は記憶装置を有し、この記憶装置は、押しボタン指令として入力され得る記号のどの集合が使用されているかを示す情報を記憶するための部分（３０２ａ）と、前記部分（３０２ａ）の情報に基づいて各キーに選択的に一定の記号を関連させるための記号集合テーブル（３０２ｂ−ｎ）とを包含する。 - 特許庁

The liquid crystal display element using a polymer/liquid crystal composite material, which is excellently composed with a polymer content of 10 wt.% or less and is aligned by contact with an alignment layer, necessitates little writing-energy and short writing-in and erasing time, hardly scatters light in the aligned state of the liquid crystal and has memory.例文帳に追加

高分子含有率が１０重量％以下で良好に複合化し、配向層との接触によって配向する高分子／液晶複合材料を用いた液晶表示素子は、書き込みエネルギーが小さく、書き込みと消去に要する時間が短く、液晶が配向している状態で光を散乱しにくく、かつメモリー性を有する。 - 特許庁

A simplified structure and lower cost in phase change memory can be achieved by arranging an intermediate layer 20, which contains silicon and at least one kind of element constituting a phase change material, between a recording layer 18 comprising the phase change material and an n^+ type polysilicon film 15 and reducing a contact resistance between the recording layer 18 and the n^+ type polysilicon film 15.例文帳に追加

相変化材料からなる記録層１８とｎ^＋型ポリシリコン膜１５との間に、相変化材料を構成する元素の少なくとも一種とシリコンとを含有する中間層２０を配置し、記録層１８とｎ^＋型ポリシリコン膜１５との接触抵抗を低減することにより、相変化メモリの構造の簡素化と低コスト化を実現する。 - 特許庁

A charge storage film 15 is formed on a semiconductor substrate 11, and a plurality of element isolation insulating films which extend in a memory string direction are formed at an upper-layer part of the semiconductor substrate 11 to part the electric charge storage film 15 in an electrode direction and also to section the upper-layer part of the semiconductor substrate 11 into a plurality of semiconductor parts 13.例文帳に追加

半導体基板１１上に電荷蓄積膜１５を形成し、半導体基板１１の上層部分にメモリストリング方向に延びる複数本の素子分離絶縁膜を形成することにより、電荷蓄積膜１５を電極方向に分断すると共に、半導体基板１１の上層部分を複数本の半導体部分１３に区画する。 - 特許庁

Writing to the memory cell is performed by: supplying potential to a node, at which a source electrode of the write transistor, one of electrodes of the capacitative element, and a gate electrode of the read transistor are electrically connected, by turning on the write transistor; and then making the node retain a predetermined amount of electric charge by turning off the write transistor.例文帳に追加

メモリセルへの書き込みは、書き込み用トランジスタをオン状態として、書き込み用トランジスタのソース電極と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態として、ノードに所定量の電荷を保持させることで行う。 - 特許庁

The printer is equipped with a management information reading means 26 which reads management information 31 that includes a directory and attribute data of a data file 14 stored in the memory element 10 connected via an interface 22, a printing control means 27 which carries out processing of converting the management information 31 to printing data 34, and a print engine 29 which prints the printing data 34.例文帳に追加

インタフェース２２を介して接続されたメモリ素子１０に記憶されたデータファイル１４の、ディレクトリと属性データを含む管理情報３１を読み取る管理情報読み取り手段２６と、管理情報３１を印刷データ３４に変換処理する印刷制御手段２７と、印刷データ３４を印刷するプリントエンジン２９とを備える。 - 特許庁

PN junction separation regions (regions 400) are formed in the region between the mutually adjacent bit lines 103, a region corresponding to the common source diffusion wiring 107, and the region between the region corresponding to the common source diffusion wiring 107 and the plurality of grooves 105 for element separation each, and the pn junction separation regions (regions 400) separate the mutually adjacent memory cells.例文帳に追加

また、互いに隣接するビット線１０３間の領域、かつ、共通ソース拡散配線１０７に対応する領域およびその領域と複数の素子分離用溝１０５との間の領域にＰＮ接合分離領域(領域４００)を夫々形成し、そのＰＮ接合分離領域(領域４００)により互いに隣接するメモリセル間を分離する。 - 特許庁

The control circuit 5 collates the detected caller number with the caller number stored in the caller number memory 7 to discriminate as to which category the caller name in the arrived incoming call belongs and applies revision control to the display attributes such as the screen color and screen luminance of the entire display screen of the display element 13 depending on the discrimination result.例文帳に追加

制御回路５は、検出された発呼者番号と、発呼者番号メモリ７に記憶されている発呼者番号とを照合することにより、着信した発呼者が、いずれの分類に属しているかを判別し、その判別結果に応じて、表示素子１３の表示画面全体の画面カラーや画面輝度などの表示属性を変更制御する。 - 特許庁

To provide a word line voltage regulation circuit that read-out margin can be sufficiently secured, erroneous reading of a cell is prevented, a noise can be reduced, operational reliability of an element can be improved by applying fixed voltage to a gate even when power source voltage is high voltage, when data are read out from a flash memory cell.例文帳に追加

フラッシュメモリセルを読み出すとき、高い電源電圧でもゲートに一定の電圧が印加されるようにすることで、読み出しマージンを十分確保することができてセルの誤判読を防止し、ノイズを減少させることができて素子の動作信頼性を向上させることができるワードライン電圧レギュレーション回路を提供すること。 - 特許庁

A cartridge control section 311 additionally stores an ink cartridge ID in an information recording section 312 every time when reading the ink cartridge ID from a memory element 27 arranged in the ink cartridge 20, stores the ink cartridge ID transmitted to a server 220 (230) in a shop without eliminating the same, and sets the ink cartridge making transmission as a transmission completion cartridge.例文帳に追加

カートリッジ制御部３１１は、インクカートリッジ２０に設けられた記憶素子２７からインクカートリッジＩＤを読み取る毎に、情報記憶部３１２にインクカートリッジＩＤを追加して記憶し、店舗内サーバ２２０（２３０）に送信したインクカートリッジＩＤを削除せず記憶するとともに、送信したインクカートリッジＩＤを送信済みに設定する。 - 特許庁

To ensure that a light transmitting stamper of successful quality which does not cause lamination defects during manufacturing an optical memory element, even when for example, the light transmitting stamper is manufactured using a stamper master of a smaller size than the application area of a resin material or the optical transmitting stamper is manufactured by deviating the stamper master out of place.例文帳に追加

例えば樹脂材の塗布面積よりも小さいスタンパ原版を用いて光透過性スタンパを製造するような場合やスタンパ原版をずらして光透過性スタンパを製造するような場合であっても、光メモリ素子を製造する際にラミネート不良を生じない良好な品質の光透過性スタンパを製造できるようにする。 - 特許庁

The phase transformation memory element comprises a transistor formed on a substrate, a first electrode (120) connected electrically with the transistor on the substrate (110), a phase transformation substance film (130) formed on the first electrode (120) in the direction perpendicular thereto, and a second electrode (140) formed on the phase transformation substance film (130).例文帳に追加

基板に形成されるトランジスタと、基板（１１０）上でトランジスタと電気的に連結された第１電極（１２０）と、第１電極（１２０）上に前記第１電極に対して垂直な方向に形成される相変化物質膜（１３０）と、相変化物質膜（１３０）上に形成された第２電極（１４０）と、を備えることを特徴とする。 - 特許庁

A non-volatile memory element manufacturing method includes a process of forming a tunnel layer including a metal silicate layer on a semiconductor substrate; a process of forming a charge trap layer on the metal silicate layer; a process of forming a charge block layer on the charge trap layer; and a process of forming a gate layer on the charge block layer.例文帳に追加

半導体基板上に金属シリケート層を含むトンネル層を形成する工程と、前記金属シリケート層上に電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する工程と、前記電荷ブロック層上にゲート層を形成する工程とを含んで非揮発性メモリ素子製造方法を構成する。 - 特許庁

The magnetic memory has a magnetic resistance element 3 including a free magnetic layer 14, a word line 1 extended in an x-axial direction which is aslant to an easy axis of the free magnetic layer 14, a bit line 2 extended in a y-axial direction, and a write circuit (not illustrated) for writing data in the free magnetic layer by the toggle write method.例文帳に追加

本発明による磁性メモリは，自由磁性層１４を含む磁気抵抗素子３と，自由磁性層１４の容易軸に対して斜めであるｘ軸方向に延設されているワード線１と，ｙ軸方向に延設されているビット線２と，トグル書き込み方式によって自由磁性層にデータを書き込む書き込み回路（図示されない）とを備えている。 - 特許庁

The vibration control unit has the device having a structure, in which a bar or a linear element made of the shape memory alloy is arranged to a frame made of steel in an X shape so as to mainly work to tensile force, and a plurality of the vibration control units with the devices are installed and assembled among the beams and columns of the building in the damper for the wooden or steel-construction residence.例文帳に追加

制振ユニットは、スチール製フレームに、形状記憶合金製の棒材または線材を、主として引張力に作用するようＸ型をなして配置してなる構造をもつディバイスを備え、木造又は鉄骨造住宅用制振装置は、ディバイスを備えた制振ユニットを建物の柱梁間に複数個取り付け組み立てられる。 - 特許庁

A semiconductor storage device includes a write wiring WBL, at least three or more first write circuits 27a connected to the write wiring WBL, and a magneto-resistance element, and this device also includes memory cells MC which are connected electrically or magnetically or in both manners with the write wiring WBL and also arranged among the 1st write circuits 27a.例文帳に追加

半導体記憶装置は、書き込み配線ＷＢＬと、書き込み配線ＷＢＬに接続された少なくとも３つ以上の第１の書き込み回路２７ａと、磁気抵抗素子を含み、かつ書き込み配線ＷＢＬと電気的または磁気的またはその両方で接続され、かつ第１の書き込み回路２７ａの間に配置されたメモリセルＭＣとを含む。 - 特許庁

Moreover, the magnetic memory 1 further includes a semiconductor layer 6 including a drain region 32a and a source region 32c of a write transistor 32, a magnetic material layer 8 including a TMR element 4 and write wiring 31, and a wiring layer 7 interposed between the semiconductor layer 6 and the magnetic material layer 8 and including bit wiring 13a and 13b, and word wiring 14.例文帳に追加

また、磁気メモリ１は、書き込みトランジスタ３２のドレイン領域３２ａ及びソース領域３２ｃを含む半導体層６と、ＴＭＲ素子４及び書き込み配線３１を含む磁性材料層８と、半導体層６及び磁性材料層８に挟まれており、ビット配線１３ａ及び１３ｂ、並びにワード配線１４を含む配線層７とを備える。 - 特許庁

The non-volatile memory element comprises a substrate, at least two first and second electrodes arranged on the substrate with a certain interval from each other, a conductive nanotube which is provided between the electrodes and selectively brought into contact with the first electrode or the second electrode by an electrostatic force, and a supporting table supporting the conductive nanotube.例文帳に追加

基板と、前記基板上に互いに一定間隔をおいて配置される少なくとも２つの第１及び第２電極と、前記電極の間に設けられるものであって、静電気力によって第１電極または第２電極に選択的に接触する導電性ナノチューブと、導電性ナノチューブを支持する支持台と、を備える不揮発性メモリ素子である。 - 特許庁

The non-volatile memory element is provided with the recording medium including a lower electrode, a ferroelectric film which is formed on the lower electrode and in which data are recorded, a barrier layer formed on the ferroelectric film and a semiconductor layer formed on the barrier layer and with a probe used for recording/reproducing data in/from the recording medium.例文帳に追加

下部電極、この下部電極上に形成され、データが記録される強誘電膜、この強誘電膜上に形成された障壁層およびこの障壁層上に形成された半導体層を含む記録媒体と、この記録媒体に／からデータを記録／再生するために使われる探針とを備える不揮発性メモリ素子を提供する。 - 特許庁

The nonvolatile semiconductor memory element comprises a tunnel insulating film formed on a semiconductor substrate, an electric charge trap layer which is formed on the tunnel insulating film and includes a dielectric film of which a transition metal is doped, a blocking insulating film formed on the electric charge trap layer, and a gate electrode formed on the blocking insulating film.例文帳に追加

半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、電荷トラップ層上に形成されたブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子である。 - 特許庁

This device includes a non-volatile memory element 20 having a floating gate to which holes or electrons are injected, a retention sensitivity cell 23 having a floating gate or a charge gain sensitivity cell 22 having a floating gate, electron/hole control circuit 24, 28 for controlling electron quantity or holes of the floating gate of the retention sensitivity cell 23 or the change gain sensitivity cell 22.例文帳に追加

正孔又は電子が注入されるフローティングゲートを有する不揮発性メモリ素子２０と、フローティングゲートを有するリテンション感度セル２３又はフローティングゲートを有するチャージゲイン感度セル２２と、前記リテンション感度セル２３又はチャージゲイン感度セル２２の前記フローティングゲートの電子量又は正孔を制御するための電子・正孔制御回路２４，２８とを含む。 - 特許庁

The method for producing the organic memory element having the organic active layer between a first electrode and a second electrode includes a step of forming the organic active layer by using the ferrocene-containing conductive polymer containing fluorenyl repeating units, thienyl repeating units and diallyl ferrocenyl repeating units.例文帳に追加

第１電極と第２電極との間に有機活性層を含む有機メモリ素子を製造するにおいて、フルオレニル繰り返し単位、チエニル繰り返し単位およびジアリールフェロセニル繰り返し単位を含むフェロセン含有伝導性高分子を用いて有機活性層を形成する段階を含むことを特徴とする、有機メモリ素子の製造方法を提供する。 - 特許庁

The forming method of an alpha aluminum oxide layer, along with a manufacturing method of a memory element which utilizes the same, includes a first step for forming an amorphous aluminum oxide layer on a lower part film, a second step for forming a crystalline auxiliary layer on the amorphous aluminum oxide layer, and a third step for crystallizing the amorphous aluminum oxide layer.例文帳に追加

下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層上に結晶質補助層を形成する第２ステップと、非晶質アルミニウム酸化物層を結晶化する第３ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法及びそれを利用したメモリ素子の製造方法である。 - 特許庁

A display device is provided with a thin film transistor Qsig which is controlled by a scan signal so as to take in a display signal supplied from the outside, a display pixel PX which is driven corresponding to the display signal applied to the switch element Qsig, and a static memory part SM which holds the display signal applied to the display pixel PX in a stil picture display mode.例文帳に追加

表示装置は外部から供給される表示信号を取り込むよう走査信号により制御される薄膜トランジスタＱsigと、スイッチ素子Ｑsigから印加される表示信号に対応して駆動される表示画素ＰＸと、表示画素ＰＸに印加された表示信号を静止画表示モードにおいて保持するスタティックメモリ部ＳＭとを備える。 - 特許庁

Lifetime consumption is then calculated for the heating element to be heated based on a conduction control on time measured at a conduction control on time measuring section 45, a conduction period measured at a conduction period measuring section 46, and a power supply voltage measured at a power supply voltage measuring section 47 and the lifetime consumption is stored in a memory section 48.例文帳に追加

そして、発熱する発熱体について通電制御信号オン時間測定部４５で測定される通電制御信号オン時間、通電周期測定部４６で測定される通電周期および電源電圧測定部４７で測定される電源電圧に基づいて寿命消費量が算出され、記憶部４８に記憶される。 - 特許庁

An image picked up at a high picture rate by an imaging element 12 is temporarily stored in a memory region 33a (S3), and n pieces of continuous pickup images are converted into images arrayed on one picture, and the image is output at a low picture rate which is 1/n of the high picture rate, and processed by a camera signal processing circuit 14 (S4).例文帳に追加

撮像素子１２により高速画面レートで撮像された画像は、メモリ領域３３ａに一旦格納された後（Ｓ３）、ｎ枚の連続した撮像画像が１画面上に配列された画像に変換され、その画像が高速画面レートの１／ｎである低速画面レートで出力されて、カメラ信号処理回路１４で処理される（Ｓ４）。 - 特許庁

In an embodiment of this invention, the MRAM (100) is equipped with a magnetic memory element (106) with an easy axis (108) and a hard axis (110), a writing conductor (102) arranged along either the easy axis or the hard axis, and a writing conductor (104) arranged to be neither parallel nor perpendicular to either the easy axis or the hard axis.例文帳に追加

本発明の一実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）セル(100)は、磁化容易軸(108)と磁化困難軸(110)とを有する磁気記憶素子(106)と、磁化容易軸および磁化困難軸のうちの一方に沿って配置された書込み導体(102)と、磁化容易軸および磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置された書込み導体(104)とを備える。 - 特許庁

To provide a nonvolatile semiconductor memory having proper cell operation characteristics, by suppressing impairment of film quality resulting from a post-heating process, when a rare earth oxide, a rare earth nitride or a rare earth oxinitride containing a rare earth element is employed as an inter-electrode insulating film or a block insulating film, thereby avoiding crystallization or deterioration in the permittivity.例文帳に追加

本発明の課題は、希土類元素を含む希土類酸化物、希土類窒化物、または、希土類酸窒化物を電極間絶縁膜やブロック絶縁膜として用いる場合、後熱工程に起因する膜質劣化を抑制し結晶化や誘電率低下を回避して、セル動作特性の良好な不揮発性半導体メモリ装置およびその製造方法を提供することにある。 - 特許庁

The acquisition of the character information in a normal route from the FEP 20 is shut off and a user input character display element 32 acquires the character information from a work memory 40 utilized in Japanese conversion and is displayed, by which the neat displaying of the character information according to the font, etc., of the typing software 30 itself is made possible without receiving the restriction by the font performance of the FEP 20.例文帳に追加

また、ＦＥＰ２０から正規ルートでの文字情報の取得を遮断し、日本語変換の際に利用するワークメモリ４０からユーザ入力文字表示部３２が文字情報を取得して表示することにより、ＦＥＰ２０のフォント性能によって制約を受けることなく、タイピングソフト３０自身のフォント等に従って文字情報をきれいに表示することができるようにする。 - 特許庁

The magnetic memory includes a first magnetoresistive element which comes into a high resistance state by being supplied with a writing current in a first direction and comes into a low resistance state having the resistance value lower than that in the high resistance state by being supplied with a writing current in a second direction opposite to the first direction and is supplied with a reading current at the read-out.例文帳に追加

磁気記憶装置は、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、第１方向と反対の第２方向の書き込み電流を供給されることにより高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子１を含む。 - 特許庁

The resistance change memory element is characterized by including a first electrode, an insulating film layer formed on the first electrode, a second electrode formed on the insulating film layer, and one metal oxide nanoparticle formed of ferritin protein in the insulating film in contact with the first electrode and second electrode, and utilizes resistance change of the metal oxide nanoparticle.例文帳に追加

第１電極と、前記第１電極上に形成された絶縁膜層と、前記絶縁膜層上に形成された第２電極、及び第１電極と第２電極と接触し絶縁膜中にフェリチンタンパク質により形成された金属酸化物ナノ粒子を１つ含むことを特徴とする抵抗変化メモリ素子であって、金属酸化物ナノ粒子の抵抗変化を利用したメモリ素子である。 - 特許庁

To provide a printing device calculating a distance between a paper terminal end detection sensor and a printing mechanism part in a dot unit, capable of automatically performing that the distance is memorized in a non-volatile memory element and simplifying a series of operation until the distance calculated from adjustment of a paper terminal end detection sensor position is reflected to a printable paper residual amount calculation means.例文帳に追加

用紙終端検出センサと印刷機構部間の距離をドット単位で算出し、当該距離を不揮発性記憶素子に記憶させることが自動的に実行できて、また、用紙終端検出センサ位置の調整から算出した距離を印刷可能用紙残量算出手段に反映するまでの一連の操作を簡素化することができる印刷装置を提供する。 - 特許庁

The transistor as the memory element has a first gate electrode, a second gate electrode, a semiconductor film located between the first and second gate electrodes, a first insulating film located between the first gate electrode and the semiconductor film, a second insulating film located between the second gate electrode and the semiconductor film, and source and drain electrodes contacted with the semiconductor film.例文帳に追加

また、記憶素子として用いるトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極と、を有する。 - 特許庁

Writing to the memory cell is performed such that potential is supplied to a node at which a source electrode (or a drain electrode) of the writing transistor, one of electrodes of the capacitative element, and a gate electrode of the reading transistor are electrically connected by setting an ON state of the writing transistor and then the node is made to retain a predetermined amount of electric charge by setting an OFF state of the writing transistor.例文帳に追加

メモリセルへの書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極（またはドレイン電極）と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

In luminance compensation data-obtaining operation, in a data driver 140, a current value of a current Imeas flowing in an organic EL element OEL provided at a pixel PIX is measured by an ammeter 146c by applying voltage Vmeas for measuring to a data line Ld and by conducting a transistor Tr12 provided between the data line Ld and a contact N12, and it is stored in a memory 148 as luminance compensation data.例文帳に追加

輝度補償データ取得動作において、データドライバ１４０は、測定用電圧ＶmeasをデータラインＬｄに印加し、データラインＬｄと接点Ｎ１２間に設けられるトランジスタＴｒ１２を導通させることにより、画素ＰＩＸに設けられた有機ＥＬ素子ＯＥＬに流れる電流Ｉmeasの電流値を電流計１４６ｃにより測定し、輝度補償データとしてメモリ１４８に記憶する。 - 特許庁

In the electronic camera imaging an object image by an imaging element 202 and recording VGA image data acquired by an imaging in a memory card 208, VGA image data corresponding to display resolution of a display device 3 are produced by an ASIC 206 for image display based on the image data, the image data and the VGA image data are recorded in the same image file in the card 208.例文帳に追加

被写体像を撮像素子２０２で撮像し、撮像により得られたＶＧＡ画像データをメモリカード２０８に記録する電子カメラにおいて、本画像データに基づいて表示装置３の表示解像度に対応するＶＧＡ画像データを画像表示用ＡＳＩＣ２０６で作成し、本画像データとＶＧＡ画像データとをメモリカード２０８の同一画像ファイルに記録する。 - 特許庁

The memory is provided with first magnetoresistance effect elements MTJ1 to 0 arranged in a matrix to be used as storage elements, and a second magnetoresistance effect element BMTJ1 inserted in between a bit line to which the first magnetoresistance effect elements are connected and a reading bias power source to supply a negative current from the reading bias power source circuit.例文帳に追加

磁気ランダムアクセスメモリは、記憶素子として使用するマトリクス状に配置された第１の磁気抵抗効果素子ＭＴＪ１−０と、該第１の磁気抵抗効果素子が接続されたビット線と読み出し用バイアス電源との間に介挿されて、該読み出し用バイアス電源回路からの負荷電流を供給する第２の磁気抵抗効果素子ＢＭＴＪ１とを具備する。 - 特許庁

In this combination faucet 11 having a valve element 13 operated by a temperature sensitive spring 14 made of shape memory alloy and a bias spring 15 for adjusting the opening of a hot water inlet 23 and a cold water inlet 24, a stirring blade 16 having a spiral projection 43 axially extended while wound in the peripheral direction of a spindle 42 is mounted inside of the temperature sensitive spring 14.例文帳に追加

形状記憶合金製の感温ばね１４及びバイアスばね１５により作動し、湯流入口２３と水流入口２４の開度を調整する弁体１３を備える湯水混合水栓１１において、感温ばね１４の内側に、支軸４２の周方向に巻きながら軸方向に伸びる螺旋状をなす突条４３を有する撹拌羽根１６を設ける。 - 特許庁

The temperature sensing device for the semiconductor memory element is equipped with the temperature sensing means to respond to a drive signal and sense the temperature, a saving means to save the output for the temperature sensing mean to be output as the temperature value, and an initialization control means to control so that the value saved in the above saving means, is periodically initialized after activating the drive signal.例文帳に追加

本発明の半導体メモリ素子の温度感知装置は、駆動信号に応答して温度を感知する温度感知手段と、該温度感知手段の出力を保存した後、これを温度値として出力する保存手段と、前記駆動信号がアクティブになってから周期的に前記保存手段に保存された値が初期化されるように制御する初期化制御手段とを備える。 - 特許庁

To obtain accurate results without substantially increasing calculation time, required memory, etc., for a polycrystalline thin film transistor containing a crystal grain boundary with a high trap density and a MOS interface in a device simulation method of dividing a semiconductor element into a mesh and solving physical equations such as potential equations, carrier continuity equations, etc., by each mesh.例文帳に追加

半導体素子をメッシュに分割し、各メッシュで電位方程式・キャリア連続方程式等の物理方程式を解く、デバイスシミュレーション方法において、トラップ密度の高い結晶粒界やMOS界面を含む多結晶薄膜トランジスタに対しても、計算時間や必要メモリ等の大幅な増加なしに、正確な結果を与える、デバイスシミュレーション方法を、実現することを目的とする。 - 特許庁

While the drive circuit carries a current to the storage element through the access transistor by applying a voltage between the bit line BL and the plate line in the first operation of writing and erasure of data to the memory cell MC, applies a voltage opposite to the voltage in the first operation between the well and the plate line PL in the second operation of the writing and the erasure of the data.例文帳に追加

駆動回路は、メモリセルＭＣへのデータの書き込みと消去の一方（第１動作）でビット線ＢＬとプレート線との間に電圧を印加することによって前記アクセストランジスタを介して前記記憶素子に電流を流し、データの書き込みと消去の他方（第２動作）においては、第１動作での前記電圧と逆向きの電圧を前記ウェルと前記プレート線ＰＬとの間に印加する。 - 特許庁

The nonvolatile memory element comprises a semiconductor substrate 39 provided with a source region 32, a drain region 34 and a channel region 36, a tunneling oxide film 41 formed on the channel region, a floating gate 44 formed of a fullerene substance on the tunneling oxide film, a blocking oxide film 46 formed on the floating gate, and a gate electrode 48 formed on the blocking oxide film.例文帳に追加

ソース領域３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３９と、チャンネル領域上に形成されたトンネリング酸化膜４１と、トンネリング酸化膜上にフラーレン物質で形成されたフローティングゲート４４と、フローティングゲート上に形成されたブロッキング酸化膜４６と、ブロッキング酸化膜上に形成されたゲート電極４８と、を備える。 - 特許庁

The method of fabricating a flash memory element includes steps of: forming an undoped first polysilicon film on a semiconductor substrate; forming on said first polysilicon film an undoped second polysilicon film provided with a high-concentration doped region; implementing processing such that the doping concentration of said second polysilicon film and the doping concentration of said first polysilicon film will be similar; and forming a dielectric film on the resultant product.例文帳に追加

半導体基板上にアンドープト第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜の上部に、高濃度ドーピング領域が備えられたアンドープト第２ポリシリコン膜を形成する段階と、前記第２ポリシリコン膜のドーピング濃度と前記第１ポリシリコン膜のドーピング濃度が類似となるようにしながら、前記結果物上に誘電体膜を形成する段階とを含む。 - 特許庁

The nonvolatile memory cell is built by using a variable resistance element which is composed of a variable resistance layer 11 changing its resistance by the applied voltage and a first electrode 104 and a second electrode 102 sandwiching the variable resistance layer 11; and a capacitor 12 which has an insulator layer 105 between the first electrode 104 or the second electrode 102 and the third electrode 106.例文帳に追加

印加される電圧パルスに従って抵抗値が変化する抵抗変化層１１と、抵抗変化層１１を挟む第１の電極１０４および第２の電極１０２と、を備える抵抗変化型素子と、第１の電極１０４または第２の電極１０２が第３の電極１０６の間に絶縁膜１０５を備えるキャパシタ１２から形成される不揮発性メモリセルである。 - 特許庁