「memory element」に関連した英語例文の一覧と使い方(76ページ目) - Weblio英語例文検索

An editing server 20 generates HTML format data being set with a form capable of entering each content element on the basis of a XML format data of a XML data memory means 32 in response to request of a client terminal 40, and transmits the HTML format data to the client terminal 40.例文帳に追加

編集サーバ２０が、クライアント端末４０からの要求に応じて、ＸＭＬデータ記憶手段３２のＸＭＬ形式のデータに基づいて、要素内容毎に入力可能なフォームを設定したＨＴＭＬ形式のデータを生成し、クライアント端末４０に送信する。 - 特許庁

The DRP 40 loads circuit information configuring the normal generation part 81 or the special image generation part 82 from a circuit information memory 72 and, according to the circuit information loaded, reconfigures a function part 70a of each PE (Processor Element) 70 and connection between respective PE 70.例文帳に追加

ＤＲＰ４０は、回路情報用メモリ７２から、通常画像生成部８１または特殊画像生成部８２を構成する回路情報をロードし、ロードした回路情報に従って、各ＰＥ７０の機能部７０ａの機能と各ＰＥ７０間の接続を再構成する。 - 特許庁

Then, the electric double layer capacitor 18, by using the electric energy, operates the circuit of modulation/demodulation circuit 11, CPU 12, memory 13, controller IC 14, driver IC 15 and the like, and rewrites information to be displayed on a display element 16 using a cholesteric liquid crystal, a ferroelectric liquid crystal or the like.例文帳に追加

そして電気二重層キャパシタ１８は、この電気エネルギを用いて変復調回路１１、ＣＰＵ１２、メモリ１３、コントローラＩＣ１４、ドライバＩＣ１５等の回路を動作させ、また、コレステリック液晶や強誘電性液晶等を用いた表示素子１６に表示する情報の書き換えを行う。 - 特許庁

A fatigue degree computing element 16 arithmetically operates a fatigue degree on the basis of the stress degree measured by the stress degree measuring instrument 12, the awakening degree measured by the awakening degree measuring instrument 14 and an operation expression for showing the relationship between the stress degree, the awakening degree and the fatigue degree stored in a fatigue degree arithmetically operating memory 18.例文帳に追加

疲労度演算器１６は、ストレス度計測器１２により計測されたストレス度及び覚醒度計測器１４により計測された覚醒度と、疲労度演算用メモリ１８に記憶されたストレス度及び覚醒度と疲労度との関係を示す演算式と、に基づいて、疲労度を演算する。 - 特許庁

To provide an on-vehicle circumference monitoring apparatus which can display the part of a landscape of all directions in the image imaged by a simple means using a memory by inverting or non-inverting the part of the landscape in response to the part when a plurality of directions of the landscapes are simultaneously imaged by a single imaging element.例文帳に追加

単一の撮像素子により複数方向の景色を同時に撮像した場合に、メモリを用いた簡易な手段により、撮像した画像内の各方向の景色の部分をそれら部分に応じて反転又は非反転させて表示できる車載用周辺監視装置を提供する。 - 特許庁

When major abnormal condition occurs, a first abnormality memory element 133 operates to de-energize a power source circuit load relay 104a of a throttle valve switching control motor 103 and then activates a first alarm and indicator 109a, so that the evacuating drive is performed by a first means using fuel cutting control.例文帳に追加

重度異常発生時は第一の異常記憶素子１３３が動作し、スロットル弁開閉制御用モ−タ１０３の電源回路用負荷リレ−１０４ａを消勢して第一の警報・表示器１０９ａを作動させ、燃料カット制御による第一の手段による退避運転を行う。 - 特許庁

The semiconductor device is provided with: a comparison means for comparing the resistance value of a memory element 101, which is selectively connected to an input terminal, with the resistance value of a reference resistor 104; and a reference resistor section 10 capable of selecting one of a plurality of resistance values, and capable of selectively connecting to the input terminals.例文帳に追加

半導体装置は、入力端子に選択接続される記憶素子１０１の抵抗値をレファレンス用抵抗１０４の抵抗値と比較する比較手段と、複数の抵抗値のうちの一つを選択可能かつ前記入力端子に選択接続可能な基準抵抗部１０とを備える。 - 特許庁

To provide a storage node of a cylindrical semiconductor memory capacitance element formed from a laminate of a polycrystalline silicon film, a very thin oxide film and a polycrystalline roughed silicon film such as charge accumulating capacitors, etc., from which sufficient reliability is obtained.例文帳に追加

電荷蓄積用キャパシタ等の半導体記憶容量素子において、多結晶シリコン膜と極薄酸化膜と多結晶粗面化シリコン膜の積層膜からなる円筒状ストレージノードの十分な信頼性が得られる半導体記憶容量素子のストレージノードを提供する。 - 特許庁

A memory element 100 has a metal oxide layer 102 composed of bismuth (Bi), titanium (Ti) and oxygen and having a film thickness of 30-200 nm, and an upper electrode 103 formed on a semiconductor substrate 101; and has an ohmic contact 104 at a part of the semiconductor substrate 101.例文帳に追加

メモリ素子１００は、半導体基板１０１の上に、ビスマス（Ｂｉ）とチタン（Ｔｉ）と酸素とから構成された例えば膜厚３０〜２００ｎｍの金属酸化物層１０２と、上部電極１０３とを備え、また、半導体基板１０１の一部にオーミックコンタクト１０４を備える。 - 特許庁

This antenna device is provided with plural element antennas arrayed in planar fashion, plural receivers, a beam former having plural A/D- conversion circuits, plural weight arithmetic circuits, plural weight multiplying circuits and one adder circuit, and a memory device for holding calibration data and an array-oriented directivity weight.例文帳に追加

平面状に配列された複数の素子アンテナと、複数の受信機と、複数のＡ／Ｄ変換回路と、複数のウェイト演算回路、複数のウェイト乗算回路、及び1つの加算回路を有するビーム形成器と、キャリブレーションデータとアレー指向性ウェイトを保持するメモリ装置を備えるアンテナ装置とする。 - 特許庁

In the active RFID tag, the operation part 31 recognizes the real illuminance detected by a photoconductive element 22 in the photodetection part 2 through an A/D conversion circuit 33, and at the time of determining that the real illuminance exceeds an illuminance threshold stored in the nonvolatile memory 34, prepares a transmission signal.例文帳に追加

このようなアクティブ型ＲＦＩＤタグは、演算部３１により、光検出部２の光導電素子２２にて検出された実照度をＡ／Ｄ変換回路３３を介して認識し、不揮発性メモリ３４の照度閾値を超えたと判定した場合に、送信信号を作成する。 - 特許庁

To provide a method for manufacturing a semiconductor device having both a logic more microscopic than a level of 0.18 μm and a flash memory, capable of easily and accurately manufacturing a groove type element separation, and to provide a semiconductor device.例文帳に追加

０．１８μｍレベルよりも微細なロジックとＦｌａｓｈメモリを混載した半導体装置において、溝型素子分離の製造を容易な方法で高精度に行うことのできる半導体装置の製造方法および半導体装置を提供することを目的とするものである。 - 特許庁

To provide a semiconductor element allowing channel length to be dramatically scaled by manufacturing a high-performance transistor and a memory cell exhibiting strong program/erasure efficiency and reading speed, and having a very small gate shape and a total size allowing a low operation voltage; and a manufacturing method thereof.例文帳に追加

強力なプログラム／消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。 - 特許庁

An electric contact between the magnetic substance layer 160# and the nodes 190, 195 also has the same structure as that between the tunnel magnetoresistance element in the MTJ memory cell and wiring provided in the same metal wiring layer as that of each of the nodes 190, 195.例文帳に追加

磁性体層１６０♯とノード１９０、１９５の間の電気的コンタクトも、ＭＴＪメモリセルにおける、トンネル磁気抵抗素子と、ノード１９０および１９５のぞれぞれと同一の金属配線層に設けられた配線との間の電気的コンタクトと同様の構造を有する。 - 特許庁

Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.例文帳に追加

また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁

The variable-length decoding processing portion 30 has a decoding table memory 32 which stores the decoding table, a specification information recording portion 33 which stores an information about specification of a coded data, and a frequency information record portion 34 which stores the information about a use frequency of each table element of the decoding table.例文帳に追加

可変長復号処理部３０は、復号テーブルを格納する復号テーブルメモリ３２と、符号化データの規格に関する情報を格納する規格情報記録部３３と、復号テーブルの各テーブル要素の使用頻度に関する情報を格納する頻度情報記録部３４とを有する。 - 特許庁

A correction function showing a relation between the duty ratio of a drive signal of a VCM 25x which is obtained by fixing a shake correcting lens 11 by the use of a correcting lens fixing device 13, and the voltage level of an output signal of a Hall element 24x is stored in a flash memory 18.例文帳に追加

補正レンズ固定装置１３を用いてブレ補正レンズ１１を固定することにより取得される、ＶＣＭ２５ｘの駆動信号のデューティ比とホール素子２４ｘの出力信号の電圧レベルとの関係を表す補正関数が、フラッシュメモリ１８に記憶されている。 - 特許庁

When the display of a user interface screen is instructed, an HTML generator 23 reads out an attribute value necessary for the screen display from an attribute buffer 21 and changes an input element in an HTML type template file stored in a template memory 22 in accordance with the attribute value.例文帳に追加

ユーザーインターフェース画面の表示が指示されると、ＨＴＭＬジェネレータ２３は、画面表示に必要な属性値を属性バッファ２１から読み出し、テンプレートメモリ２２に格納されたＨＴＭＬ形式のテンプレートファイルのうち、入力用の要素を属性値に応じて変更する。 - 特許庁

In each pixel 4 of a display element, a memory circuit 11 is constituted by connecting complimentary type inverters 11a, 11b in a loop state and stores whether to light an organic light emitting diode 12 or not in accordance with a data potential Vd which is to be applied via a selection circuit 13 during a selection period.例文帳に追加

表示素子の各画素４において、メモリ回路１１は、相補型のインバータ１１ａおよび１１ｂをループ状に接続して構成されており、選択期間中に選択回路１３を介して与えられるデータ電位Ｖｄに応じて、Organic Light Emission Diode１２を点灯するか否かを記憶する。 - 特許庁

A control signal from the TR1 to the liquid crystal element LC is regarded as the input IN of an operation inspecting circuit 1, a logic judging circuit 3 judges whether or not it matches with an expectation, and a memory circuit 4 holds the result of the judgment and at the same time, represents it as the output OUT to a switch circuit 2.例文帳に追加

前記ＴＲ１から液晶素子ＬＣへの制御信号を動作検証回路１の入力ＩＮとし、それが期待値と一致するか否かを論理判定回路３で判定し、判定結果をメモリ回路４で保持するとともに切換回路２への出力ＯＵＴとして導出する。 - 特許庁

In a period wherein surface data and line data are written in a memory circuit (10), switching control signals (S0 to Sn, /S0 to Sn) input to the applied voltage inverting circuit (20) are all held at a low level and during the period, the voltage of previous display data held in the holding capacitor (32) is supplied to a liquid crystal element (30).例文帳に追加

メモリ回路（１０）への面データや線データの書込み期間では、印加電圧反転回路（２０）に入力される切換制御信号（Ｓ０〜Ｓｎ，／Ｓ０〜Ｓｎ）を全てローレベルとし、その間、保持コンデンサ（３２）に保持された直前の表示データの電圧を液晶素子（３０）に供給する。 - 特許庁

A resolution conversion section 13 obtains the number of grouped pixels for smoothing image data of each pixel obtained from the imaging element 12 by means of a moving average by using the correspondence relation between a distance determined by a table of a memory 22 and the number of grouped pixels and carries out smoothing processing under that condition.例文帳に追加

解像度変換部１３は、メモリ２２のテーブルで定めた距離とグループ化画素数の対応関係を用いて、撮像素子１２から得られる各画素の画像データを移動平均法で平滑化するためのグループ化画素数を求め、その条件で平滑化処理を行う。 - 特許庁

To provide a method for manufacturing a nonvolatile memory element, which can prevent the dielectric constant of the whole dielectric film from decreasing and charging capacity from decreasing by deterring a lower floating gate from oxidizing although a metal-based oxide film is used as a dielectric film.例文帳に追加

金属系酸化膜を誘電膜として使用しながらも酸素拡散による下部フローティングゲートの酸化を抑制することで、全体誘電体膜の誘電率の減少と充電容量の減少を防止することが可能な不揮発性メモリ素子の製造方法を提供する。 - 特許庁

To provide a semiconductor element dramatically scaling back the channel length and a manufacturing method thereof, by manufacturing a high-performance transistor and a memory cell which exhibit highly intense program/deletion efficiency and a reading speed, permit low operation voltages, and have ultra-small gate feature and an entire size.例文帳に追加

強力なプログラム／消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。 - 特許庁

In the additive image pickup, summing unit pixel signals of the image pickup element 105 with 4,000,000 pixels conducts additive reduction processing to reduce number of the pixels and the image signal (1,000,000 pixels) after the additive reduction is recorded on a memory card in a prescribed recording format.例文帳に追加

加算撮像においては、４００万画素の撮像素子１０５の単位画素信号を互いに加算することによって画素数を減じる加算減数処理が行われ、この加算減数処理が行われた後の画像信号（１００万画素）がメモリカードに所定の記録フォーマットで記録される。 - 特許庁

To provide a manufacturing method of a semiconductor memory element wherein deterioration of characteristics of a ferroelectric capacitor which is to be caused by increase of electron density and ion density can be prevented in a process, in which an interlayer insulating film which covers an upper part of the ferroelectric capacitor is etched by using a plasma.例文帳に追加

本発明は、プラズマを利用して強誘電体キャパシタ上部を覆う層間絶縁膜をエッチングする過程において、電子密度及びイオン密度増加による強誘電体キャパシタ特性低下を防止できる、半導体メモリ素子の製造方法を提供することを課題とする。 - 特許庁

To obtain a semiconductor memory capacitor element which can be made constant in capacitance by a method, wherein the outer and inner wall of a roughened cylindrical storage node are separately controlled in surface roughness so as to be high in flexibility due to the outer and inner wall of the roughened cylindrical storage node becoming unstable in surface roughness, when the node becomes small in wall thickness.例文帳に追加

粗面化した筒状のストレージノードは、その厚みが薄くなると外壁と内壁の粗面形状が安定しなくなるので、外壁と内壁の各粗面形状の大きさを個別に制御できるように自由度をもたせて、安定した容量値を得ることができるようにする。 - 特許庁

The Ti-Sc shape memory alloy is a Ti-Sc-X alloy and has a composition consisting of, by atom, 1 to 30% Sc, 1 to 15% X (where X is one element from V, Cr, Zr, Nb, Mo, Hf and Ta or a combination thereof) and the balance Ti and inevitable impurities.例文帳に追加

Ｔｉ−Ｓｃ系形状記憶合金は、Ｔｉ−Ｓｃ−Ｘ合金であって、前記合金は、１ａｔ％≦Ｓｃ≦３０ａｔ％、１ａｔ％≦Ｘ≦１５ａｔ％（但し、Ｘ＝Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａの内の一種若しくは数種の組み合わせ）、Ｔｉ残部及び不可避不純物からなる組成を備えている。 - 特許庁

To provide a spin injected inverted magnetization MTJ element which is less in failure in writing and has small threshold of write current density by improving transient characteristics during writing, and can be highly integrated, made fast, and reduced in power consumption, and to provide a magnetic memory device using the same.例文帳に追加

書き込み時の過渡特性を改善して、書き込みの失敗が少なく、書き込み電流密度のしきい値が小さく、高集積化、高速化、および低消費電力化が可能なスピン注入磁化反転型ＭＴＪ素子及びそれを用いた磁気メモリ装置を提供する。 - 特許庁

A waveform data comparison part 54 corrects the transmission drive signals applied to each vibration element 12a by analyzing the waveform of the transmission drive signals form the comparison between the digital signals outputted from the A/D convertor 50 and an ideal waveform data stored in an ideal waveform memory 52.例文帳に追加

波形データ比較部５４は、Ａ／Ｄ変換器５０から出力されるデジタル信号と、理想波形メモリ５２に記憶された理想波形データとの比較から、送信駆動信号の波形を解析して各振動素子１２ａへ供給される送信駆動信号を補正する。 - 特許庁

When a variable resistance element of the semiconductor memory device is manufactured, an amorphous film 32 made of titanium silicon nitride is deposited on a conductive film 31 made of tungsten and a polycrystalline conductive film 33 made of titanium nitride is deposited thereupon to form a lower electrode 25.例文帳に追加

半導体記憶装置の抵抗可変素子を作製する際に、タングステンからなる導電膜３１上にチタンシリコン窒化物からなる非晶質膜３２を堆積させ、その上にチタン窒化物からなる多結晶導電膜３３を堆積させることにより、下部電極２５を形成する。 - 特許庁

The ink-jet recorder comprises: a recording head jetting ink drops to record; a carriage loaded with an ink container storing ink to be fed to the recording head in a detachable state; and a communication unit communicating with a memory element for the ink container prepared in the ink container.例文帳に追加

本発明は、インク滴を吐出して記録を行なう記録ヘッドと、記録ヘッドに供給されるインクを収納したインク収容体が着脱自在に搭載されるキャリッジと、インク収容体に設けられたインク収容体用記憶素子との間で通信を行う通信体と、を備える。 - 特許庁

Before the trimming data are stored to EPROM 30, the inner register of the inside of RAM 32 for temporary memory in accordance with a CONT1 signal and a CONT2 signal input to the outer input terminals 42, 44 is modified and the output signal of a sensor element 16 is roughly trimmed.例文帳に追加

ＥＰＲＯＭ３０にトリミングデータが記憶される前は、外部入力端子４２，４４に入力されるＣＯＮＴ１信号及びＣＯＮＴ２信号に従って一時記憶用ＲＡＭ３２内の内部レジスタを変更し、センサ素子１６の出力信号を粗調トリミングする。 - 特許庁

On the sensor chip 18, an electronic circuit such as an amplification circuit or a nonvolatile memory is integrated together with a pressure detection element, and its periphery is surrounded by a metal plate 24 joined to the metal support ring 19 having an electric potential equal to a zero potential of the electronic circuit.例文帳に追加

センサチップ１８には、圧力検出素子とともに増幅回路や不揮発性メモリなどの電子回路が集積化されており、該電子回路のゼロ電位と等しい電位とされる前記金属製支持リング１９に接合された金属板２４によりその周囲を囲まれている。 - 特許庁

The semiconductor device 100 includes a data memory element 40 having a variable resistor 42 and an electrode 44, and a control unit 30 which selects one of a first mode in which data is memorized as a value of resistance of the variable resistor 42, or a second mode in which data is memorized as a quantity of electric charge of the electrode 44.例文帳に追加

可変抵抗４２と電極４４を含むデータ記憶素子４０と、可変抵抗４２の抵抗値によりデータを記憶する第１モードと、電極４４に蓄えられた電荷量によりデータを記憶する第２モードと、を選択する制御部３０と、を具備する半導体装置１００。 - 特許庁

The inventive nonvolatile memory element comprises a gate insulation film formed on a semiconductor substrate, a floating gate formed on the gate insulation film, a dielectric film of (TaO)1-x(TiO)xN covering the floating gate, and a control gate formed on the dielectric film.例文帳に追加

本発明にかかる不揮発性メモリ素子は、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたフローティングゲートと、フローティングゲートを覆い、（ＴａＯ）_1-x（ＴｉＯ）_xＮからなる誘電体膜、そして、誘電体膜の上部に形成されたコントロールゲートを備える。 - 特許庁

The DRP 40 loads circuit information configuring the normal image generation part 81 or the special image generation part 82 from a circuit information memory 72 and, according to the circuit information loaded, reconfigures a function part 70a of each PE (Processor Element) 70 and connection between respective PE 70.例文帳に追加

ＤＲＰ４０は、回路情報用メモリ７２から、通常画像生成部８１または特殊画像生成部８２を構成する回路情報をロードし、ロードした回路情報に従って、各ＰＥ７０の機能部７０ａの機能と各ＰＥ７０間の接続を再構成する。 - 特許庁

The determination means determines whether or not a display pattern of the display element corresponding to a combination of 2 or more types of flag information in the flag memory means accords with a combination turned into a specific display pattern and, when they accord with each other, shifts to the special game mode.例文帳に追加

判断手段は、フラグ記憶手段内の２種以上のフラグ情報からなる組合せについて、該組合せに対応する表示要素の表示パターンが特定表示パターンとなる組合せに一致するか否かを判断し、一致する場合には特別ゲームモードに移行する。 - 特許庁

An insulation film (2) on a silicon semiconductor substrate (1) presents a ferroelectric memory element of an MFIS structure containing a low permittivity layer control film (3) and a mutual diffusion prevention film (4), and it is restricted that an unnecessary low permittivity layer is formed between the semiconductor substrate and the insulation film.例文帳に追加

シリコン半導体基板（１）上の絶縁膜（２）が、低誘電率層抑制膜（３）と相互拡散防止膜（４）とを含むＭＦＩＳ構造の強誘電体記憶素子を提供し、不要な低誘電率層が半導体基板と絶縁膜の間に形成されるのを抑制する。 - 特許庁

The liquid crystal display device is provided with a liquid crystal display element 10 wherein a liquid crystal 21 showing a cholesteric phase having memory properties is interposed between a pair of substrates 11 and 12 provided with electrodes 13 are 14 and a control means 30 for matrix-driving the liquid crystal by applying prescribed voltage to the electrodes.例文帳に追加

電極１３，１４を備えた一対の基板１１，１２間に、メモリ性を有するコレステリック相を示す液晶２１を挟持した液晶表示素子１０と、電極に所定の電圧を印加することで液晶をマトリクス駆動する制御手段３０とを備えた液晶表示装置。 - 特許庁

In a hollow part 43 of the body part 41, a first valve mechanism comprising a spherical first valve element 52 and a coil-like first spring 53 and opening and closing an oil inflow hole 47, and a second valve mechanism comprising a coil-like second spring 55 and a coil-like biasing spring 56 comprising a substantially cylindrical second valve element 54 and a shape memory alloy and opening and closing an oil outflow hole 50 are provided.例文帳に追加

本体部４１の中空部４３内には、球形の第１弁体５２とコイル状の第１ばね５３とで構成されオイル流入穴４７を開閉する第１バルブ機構と、略円筒形の第２弁体５４と形状記憶合金からなるコイル状の第２ばね５５とコイル状の付勢ばね５６とで構成されオイル流出穴５０を開閉する第２バルブ機構とが設けられている。 - 特許庁

The magnetic memory includes a magnetoresistive effect element 1 having a magnetic layer 11 variable in magnetization, a magnetic layer 13 fixed in magnetization, an intermediate layer 12, and a magnetic layer 15 variable in magnetization in a direction parallel with a film surface, and a magnetic layer 16 disposed on a side surface of the magnetoresistive effect element 1 via an insulating film to converge magnetic fields generated from an end part of the magnetic layer 15.例文帳に追加

本発明の例に関わる磁気メモリは、磁化が可変な磁性層１１と、磁化が固定された磁性層１３と、中間層１２と、膜面に対して平行方向の磁化が可変な磁性層１５とを有する磁気抵抗効果素子１と、絶縁膜を介して磁気抵抗効果素子１の側面上に設けられ、磁性層１５の端部から発生する磁場を収束する磁性層１６と、を有する。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

A nonvolatile semiconductor memory cell 20 corresponding to input address information has a variable resistive element 14 comprising materials having a perovskite type crystal structure, in which resistance values between electrodes change reversibly by voltage values impressed between a pair of electrodes, and the resistance values are sustained after impression of the voltage; and a MOS transistor in which the variable resistive element 14 and a drain area 13 which is a driving area are connected.例文帳に追加

入力アドレス情報に対応した不揮発性半導体メモリセル２０は、一対の電極間に印加される電圧値によって、電極間の抵抗値が可逆的に変化し、電圧印加後も抵抗値を保持するペロブスカイト型結晶構造を有する材料から成る可変抵抗素子１４と、その可変抵抗素子１４と駆動領域であるドレイン領域１３とが接続されたＭＯＳトランジスタとを有する。 - 特許庁

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency.例文帳に追加

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。 - 特許庁