「memory element」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

A charging management server 20 is adapted as a device for calculating the charging amount based on information such as the number of printing pages for every priority acquired through a network 30 or the memory element 50 of a toner cartridge mounted on a cartridge connection part 28 and registering the calculated charging amount in a charging management database 26.例文帳に追加

また、課金管理サーバ２０を、ネットワーク３０やカートリッジ接続部２８に取り付けられたトナーカートリッジ４０の記憶素子５０を介して取得した優先度ごとの印刷ページ数などの情報に基づいて課金額を算出すると共に算出した課金額を課金管理データベース２６に登録する装置として構成する。 - 特許庁

Then electric current for position detection is sent to a coil of the shutoff valve 11, a position detecting section 24 obtains a time constant from a response waveform showing transient response property of coil terminal voltage to detect the valve element location by comparing this time constant with reference time constant stored in a memory 24a.例文帳に追加

その後、遮断弁１１のコイルに位置検出用電流を流すと、位置検出部２４は、コイルの端子電圧の過渡応答特性を示す応答波形から時定数を取得し、この時定数をメモリ２４ａに記憶されている基準時定数と比較することにより弁体の位置を検出する。 - 特許庁

A distance operating portion 27 extracts a point of the minimum value of an addition value SSp inputted from the correlation value operating portion 26 and points before and after the point, produces a secondary curve passing three points and outputs Zc corresponding to the minimum value of the secondary curve to a distance image memory 28 as a distance of the standard picture element mb.例文帳に追加

距離演算部２７は、相関値演算部２６から入力された加算値ＳＳ_pの最小値の点とその前後の点を抽出し、その３点を通る２次曲線を生成して、２次曲線の最小値に対応するＺ_eを基準画素ｍ_bの距離として、距離画像メモリ２８に出力する。 - 特許庁

A pair of magnetic pole pieces 6 consisting of soft magnetic material having high permeability are juxtaposed so that it may be close to the magnetic resistance effect type of storage element 1, and the magnetic memory device is constituted so that these paired magnetic pole pieces 6 may be excited by the write current flowing in the direction roughly orthogonal to its row direction.例文帳に追加

磁気抵抗効果型の記憶素子１に近接するように、高透磁率を持つ軟磁性材料からなる一対の磁極片６を並設するとともに、これら一対の磁極片６がその並び方向と略直交する方向に流れる書き込み電流によって励磁されるように、磁気メモリ装置を構成する。 - 特許庁

In this nonvolatile semiconductor storage device using single transistor memory cells, at least part of the gate insulating film of a transistor in the thickness direction is constituted of a ferromagnetic ZnO thin film the Zn of which is partially replaced with at least one kind of element selected from among a group composed of Li, Be, and Mg.例文帳に追加

１トランジスタ型メモリセルを用いる不揮発性半導体記憶装置において、トランジスタのゲート絶縁膜の厚さ方向の少なくとも一部を、Ｌｉ、ＢｅおよびＭｇからなる群より選ばれた少なくとも一種類の元素によりＺｎの一部が置換された強誘電性のＺｎＯ薄膜により構成する。 - 特許庁

An evaluation element 100, which evaluates the contact resistance dispersion within a flash memory 300's cell formed on a silicon wafer W, has a hole chain 20 containing a plurality of units, having a structure similar to a contact region in the cell to evaluate a resistance value between a first and second electrode pads 2a and 2b.例文帳に追加

シリコンウエーハＷ上に形成されるフラッシュメモリ３００のセル内におけるコンタクト抵抗のばらつきを評価するための評価素子１００であって、セル内のコンタクト部位と同じような構造を持ったユニットを複数個含むホールチェーン２０を備え、第１、第２の電極パッド２ａ，２ｂ間の抵抗値を測定する。 - 特許庁

Thereby a plurality of the first electrodes are formed at the nonvolatile memory element at equal intervals, a plurality of the fourth electrodes are formed in such a direction as intersecting the first electrodes, and a plurality of the vertical walls including the first and the second vertical walls are formed in parallel with the fourth electrodes while intersecting the first electrodes.例文帳に追加

これにより、不揮発性メモリ素子に第１電極が複数個等間隔に形成され、第４電極は、第１電極と交差する方向に複数個形成され、第１及び第２垂直壁を含む複数の垂直壁が第１電極と交差しつつ第４電極と平行に形成されうる。 - 特許庁

The memory element 106 includes an image reading software 150, the lens 128 and the image sensor 116 take at least two images 115 in by the software 150, each of the at least two images is taken in using various parameters, and it is stored as a single file 108.例文帳に追加

メモリ要素１０６は、画像取り込みソフトウェア１５０を含み、画像取り込みソフトウェア１５０によって、レンズ１２８および画像センサ１１６は、少なくとも２つの画像１１５を取り込むことができ、少なくとも２つの画像のそれぞれは、様々なパラメータを用いて取り込まれ、単一のファイル１０８として格納される。 - 特許庁

To solve the problem that since a conventional data video recording system installed at an entrance etc., performs unnecessary imaging ceaselessly, energy consumption is large, recorded data can not be confirmed without coming home, and a memory element etc., receives an adverse influence due to sunlight.例文帳に追加

従来の玄関等に設置されるデータ録画システムは、不要な撮像も間断なく行うため、エネルギーの消費が大きかったという点であり、録画されたデータ確認は帰宅後でなければ確認できなかったという点であり、また、太陽光に起因してメモリー素子等が悪影響を受けてしまうという点である。 - 特許庁

Each word line 10 constitutes a gate electrode at each memory element, a lower portion of a side surface of each word line 10 in a direction parallel to a direction where the word line 10 extends is perpendicular to a main surface of the semiconductor substrate 1, and an upper portion of the side surface tilts decreasing upward in width.例文帳に追加

各ワード線１０は、各メモリ素子においてゲート電極を構成し、各ワード線１０における該ワード線１０が延伸する方向に平行な方向の側面の下部は半導体基板１の主面に対して垂直であり、側面の上部は上方に向かうほど幅が小さくなるように傾斜している。 - 特許庁

A D-A converting element 30 has a D-A converter 84, a memory 82 having an ID code by itself, an I/O interface 83 for communicating data with a controller through a signal line, and a CPU 81 for generating an analog voltage by the converter 84 based on data from the interface 83.例文帳に追加

Ｄ／Ａ変換素子３０は、Ｄ／Ａ変換器８４と、自らのＩＤコードを保有したメモリ８２と、信号線を介してコントローラとデータの授受を行うＩ／Ｏインターフェース８３と、このＩ／Ｏインターフェース８３からのデータに基づき、Ｄ／Ａ変換器８４によりアナログ電圧を生成するＣＰＵ８１とを備える。 - 特許庁

The phase change memory element includes a lower electrode 12 formed on a substrate 10; a composite layer 20, containing a dielectric material 16 and a low heat-conducting material 18, which is formed on an insulating layer 14; a phase change material 24 filled in a through-hole formed in the composite layer 20; and an upper electrode 26.例文帳に追加

相変化メモリ素子は、基板１０上に形成された下電極１２と、絶縁層１４上に形成され、誘電材料１６と低熱伝導材料１８からなる複合層２０と、複合層２０に形成された貫通孔に充填される相変化物質２４と、上電極２６からなる。 - 特許庁

The first and second memory element include respectively insulating layers 20 and 120, floating gates 22 and 122, third impurity diffused regions 15 and 25, and a common intermediate insulating layer 26, and a common control gate 28 connected to the first and second impurity diffused layers in common.例文帳に追加

第１および第２記憶素子１００はそれぞれ、ゲート絶縁層２０，１２０、フローティングゲート２２，１２２、選択酸化絶縁層２４，１２４、および第３不純物拡散層１５，２５を含み、かつ、共通の中間絶縁層２６、共通のコントロールゲート２８を有し、共通の第１および第２不純物拡散層１６，１４に接続されている。 - 特許庁

This manufacturing method of a semiconductor memory element is provided with a first step wherein the interlayer insulating film is formed in an upper part of a semiconductor substrate on which a capacitor is formed, and a second step wherein the interlayer insulating film is dry-etched under a condition that electron temperature of the plasma is maintained to 2.0 eV to 4.0 eV and the capacitor is exposed.例文帳に追加

本発明の半導体メモリ素子の製造方法は、キャパシタが形成された半導体基板上部に層間絶縁膜を形成する第1ステップ、及びプラズマの電子温度を2.0eVないし4.0eVに保持した条件下に前記層間絶縁膜をドライエッチングして前記キャパシタを露出させる第2ステップを備えている。 - 特許庁

A method of calculating the correction value is applied to the printer which is provided with a motor, a PID control system for controlling the motor, and a memory for storing the correction value, and calculates a value of current flowing through the motor according to the correction value and an output value of an integral element of the PID control system.例文帳に追加

本発明は、モータと、前記モータを制御するためのＰＩＤ制御系と、補正値を記録するためのメモリとを備え、前記ＰＩＤ制御系の積分要素の出力値と前記補正値に基づいて、前記モータに流れる電流値を算出するプリンタの、前記補正値を算出する方法に関する。 - 特許庁

The magnetic memory is provided with a magnetic storage element in which one electrode is connected to a first address line and the other electrode is connected to a gate, a MOS transistor in which the drain and source are connected to the first and second address lines, and a capacitor in which the gate of the transistor is connected to the address line.例文帳に追加

一方の電極が第１のアドレス線に接続された磁性体記憶素子と、磁性体記憶素子の他方の電極がゲートに接続され、ドレインとソースとが第１のアドレス線と第２のアドレス線に接続されたＭＯＳトランジスタと、トランジスタのゲートと第２のアドレス線とを接続するコンデンサとを備えた構成とした。 - 特許庁

The semiconductor memory device is provided with: a wiring pattern 6 having an impedance element 7 as well as a usual wiring pattern 4 on lines between an output section for output buffers 1, 2 and an output pad 3 for leading a signal from the output section to an external device; and transfer gates 5, 8 for selecting one of the wiring patterns.例文帳に追加

出力バッファ１、２の出力部と、その出力部の信号を外部に導くための出力パッド３との間の線路に、通常の配線パターン４以外に、インピーダンス素子７を付した別の配線パターン６を備え、それらの配線パターンの中から一方を選択するためにトランスファゲート５、８を備える。 - 特許庁

Occupation area of memory cells in a driver IC holding the data for correcting the quantity of light of each LED element is reduced by sharing 4 significant bits of quantity of light correction data between adjacent elements utilizing the fact that it varies continuously for the position of the LED elements and allotting only 1 bit to each dot.例文帳に追加

また、各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができないので、印字時に、印刷データを送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。 - 特許庁

The wall oxide film forming method of the flash memory element comprises a stage of offering a semiconductor substrate in which the trench has been formed, and a stage of forming the wall oxide film in the inner wall of the above-mentioned trench by performing the oxidation process by ISSG oxidation system in an atmosphere of H_2 and O_2.例文帳に追加

フラッシュメモリ素子のウォール酸化膜形成方法は、トレンチの形成された半導体基板を提供する段階と、Ｈ_２とＯ_２の雰囲気でＩＳＳＧ酸化方式によって酸化工程を行って前記トレンチの内側壁にウォール酸化膜を形成する段階とを含む構成としたことを特徴とする。 - 特許庁

In the nonvolatile semiconductor memory element of this structure by applying positive high voltage to a control gate 17, a writing operation is conducted in the MOS transistor 13 by FN tunneling; and by applying negative high voltage to the control gate 17, an erasing operation is conducted in the MOS transistor 13 by FN tunneling.例文帳に追加

上記構成の不揮発性半導体記憶素子において、制御ゲート１７への正の高電圧印加によりＭＯＳトランジスタ１３においてＦＮトンネリングで書き込み動作を行い、制御ゲートへの負の高電圧印加によりＭＯＳトランジスタ１３においてＦＮトンネリングで消去動作を行う。 - 特許庁

In the protection method of an electrical communication terminal including a personal element to be needed for electrical communication network access of a chip card type, the terminal T includes a processing device, at least one operation memory including information to be needed for an operation of the terminal, i.e. an operation program of the terminal, and data to be needed for the program.例文帳に追加

チップカードタイプの電気通信ネットワークアクセスに必要な個人的な構成要素を含む電気通信端末の保護方法に関するものであり、端末Ｔは、処理装置、端末の作動に必要な情報すなわち端末の作動プログラムを含む少なくとも一つの作動メモリ、およびこのプログラムに必要なデータを含む。 - 特許庁

Shielding layers 17-1, 17-2, 17-3, etc., are arranged in the element isolation regions in such a manner that their bottom portions are lower than the channel regions and their upper portions are higher than at least the main surface of the semiconductor substrate to provide electric and magnetic shield between their storage layers and channel regions of adjacent memory cells.例文帳に追加

上記素子分離領域内には、下部がチャネル領域よりも低く、上部が少なくとも半導体基板の主表面よりも高い位置に形成され、隣接するメモリセルの電荷蓄積層とチャネル部分との間を電気的及び磁気的に遮蔽するシールド層１７−１，１７−２，１７−３，…が設けられている。 - 特許庁

To effectively use the interiors of trench regions for a wiring, to contrive reduction in a chip size, to reduce the size of a cell pattern in the direction intersecting orthogonally a word line in the case where a semiconductor device is applied to the memory cell of a CMOS STRAM, and to enable the speedup of the STRAM in the device using a trench element isolation structure.例文帳に追加

トレンチ型素子分離構造を用いた半導体装置において、トレンチ領域の内部を配線のために有効に活用し、チップサイズの縮小化を図り、ＣＭＯＳ型のＳＲＡＭのメモリセルに適用した場合には、ワード線に直交する方向のセルパターン寸法を縮小化し、ＳＲＡＭの高速化を実現する。 - 特許庁

This nonvolatile semiconductor memory device is provided for rewriting stored information corresponding to the charge quantity of a dielectric substance, and equipped with a ferroelectric film 1 which has history characteristics in the dependency of a dielectric flux density D and an electric field E, and a non-linear element 2 electrically connected with that ferroelectric film 1.例文帳に追加

本発明の不揮発性半導体記憶装置は、誘電体の電荷量により記憶情報の書換を行なうものであって、電束密度Ｄと電界Ｅとの依存性において履歴特性を有する強誘電体膜１と、その強誘電体膜１と電気的に接続された非線形要素２とを備えている。 - 特許庁

To enable threshold voltage of an erase cell to be verified stably in a NAND flash memory element, where the quantity of electrons filled in a floating gate does not change, the basic threshold voltage of the erase cell will therefore not change and the threshold voltage of the cell is made to increase only in the operating mode.例文帳に追加

ＮＡＮＤフラッシュメモリ素子において、フローティングゲートに充填された電子の量が変化することなく、したがって、消去セルの基本しきい値電圧が変化することなく、動作モードでのみセルのしきい値電圧を増加させて安定して消去セルのしきい値電圧を検証できるようにする。 - 特許庁

This magnetic memory is provided with a magnetic storage element in which one electrode is connected to a first address line, the other electrode to the gate, a MOS transistor in which the drain and source are connected to the first and second address lines, and a resistor connects the gate of the transistor to the second address line.例文帳に追加

一方の電極が第１のアドレス線に接続された磁性体記憶素子と、磁性体記憶素子の他方の電極がゲートに接続され、ドレインとソースとが第１のアドレス線と第２のアドレス線に接続されたＭＯＳトランジスタと、トランジスタのゲートと第２のアドレス線とを接続する抵抗とを備えた構成とした。 - 特許庁

The memory element comprises an oxide layer formed by a resistance-transformed substance, a lower electrode, an oxide layer formed on the lower electrode including a transition metal oxide, nano-dots formed in the oxide layer and integrating the current paths in the oxide layer into a single unit, and an upper layer formed on the oxide layer.例文帳に追加

抵抗変換物質で形成された酸化層を備えるメモリ素子であって、下部電極と、下部電極上に遷移金属酸化物を含んで形成された酸化層と、酸化層内に形成され、酸化層内部のカレントパスを単一化するナノドットと、酸化層上に形成された上部電極とを備えるメモリ素子である。 - 特許庁

This resistance memory element is formed of a resistive layer 22, including the metal oxide and the metal ion dopant, and an upper electrode 23 on a lower electrode 21 in the order, wherein an electrode material usually used for semiconductor device can be used for the lower electrode 21 and the upper electrode 23, and the resistive layer 22 includes a metal oxide and the metal ion dopant.例文帳に追加

抵抗メモリ素子は、下部電極２１上に金属酸化物及び金属イオンドーパントを含めた抵抗層２２と、上部電極２３が順次に形成されており、下部電極２１及び上部電極２３は、通常的に半導体素子に使われる電極物質を使用でき、抵抗層２２は、金属酸化物及び金属イオンドーパントを含む。 - 特許庁

The non-volatile memory element contains a variable resistance substance and includes a lower electrode 21, an intermediate layer 22 which is formed on the lower electrode and is composed of one substance selected among HfO, ZnO, InZnO or ITO, an NiO layer 23 formed on the intermediate layer, and an upper electrode 24 formed on the NiO layer.例文帳に追加

下部電極２１と、下部電極上に形成されたＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちから選択されたいずれか一つの物質から形成された中間層２２と、中間層上に形成されたＮｉＯ層２３と、ＮｉＯ層上に形成された上部電極２４とを備える可変抵抗物質を含む不揮発性メモリ素子である。 - 特許庁

A soft output decoding circuit 90 in an element decoder generates conclusion information in an encoder based on externally provided conclusion time information TTNP and conclusion state information TTNS, and input bit number information IN and memory number information MN provided from a code information generating circuit 151.例文帳に追加

要素復号器における軟出力復号回路９０は、外部から供給される終結時刻情報ＴＴＮＰ及び終結ステート情報ＴＴＮＳと、符号情報生成回路１５１から供給される入力ビット数情報ＩＮ及びメモリ数情報ＭＮとに基づいて、符号化装置における終結情報を生成する。 - 特許庁

The simple matrix type memory element is formed in such a way that, after peripheral circuits 21 and 22 are formed on a substrate 1 by transfer and a flattened film 3 is formed on the substrate 1 including the circuits 21 and 22, X-stripe electrodes 61-6n, a ferroelectric organic thin film 7, and Y-stripe electrodes 81-8m are successively formed on the flattened film 3.例文帳に追加

基板１上に周辺回路２１，２２を転写形成し、周辺回路２１，２２を含む基板１上に平坦化膜３を形成した後、平坦化膜３上にＸストライプ電極６１，６２，…，６ｎ、強誘電性有機薄膜７、及びＹストライプ電極８１，８２，…，８ｍを順次形成して単純マトリクス構造のメモリセルを形成する。 - 特許庁

By operating the switch circuit SW1 through a decoder circuit TD by a mode change signal MODE1-n inputted from the outside, the burn-in test reference voltage VrefB can be applied to the memory element through a sense circuit SC in a burn-in test, instead of the reference voltage VrefN for the the normal read out.例文帳に追加

外部からモード移行用信号ＭＯＤＥ１〜ｎを与えてデコード回路ＴＤを介しつつ切り換え回路ＳＷ１を操作することにより、バーンインテスト時には、通常読み出し動作時の参照電圧ＶｒｅｆＮに代えてバーンインテスト用参照電圧ＶｒｅｆＢを、センス回路ＳＣを介してメモリ素子に印加することができる。 - 特許庁

A CPU 2 plots a triangular diagram 200A having the respective sides of a triangle as data element axes on a display part 7 and a triangular diagram graph 200 is plotted by displaying respective plots P1-P4 expressing a plurality of sequential data having three data elements stored on a list data memory 9d inside the triangular diagram 200A concerning these sequential data.例文帳に追加

ＣＰＵ２は、三角形の各辺をデータ要素軸とする三角図２００Ａを表示部７に描画し、リストデータメモリ９ｄに記憶されている３つのデータ要素を持つ複数の系列データについて、これらの系列データを表す各プロットＰ１〜Ｐ４を、前記三角図２００Ａ内に表示することによって三角図グラフ２００を描画する。 - 特許庁

This method is executed by a device configured of a document reading control means 101, a display means 102, a display unit 103, a document element color measuring means 104, a memory means 105, a color arrangement database 106, a color arrangement evaluating means 107, a color arrangement changing means 108, and a post-color arrangement change optimal document selecting means 109.例文帳に追加

本発明の方法は、文書読込み制御手段１０１、表示手段１０２、表示装置１０３、文書要素測色手段１０４、メモリ手段１０５、配色データベース１０６、配色評価手段１０７、配色変更手段１０８、および配色変更後最適文書選択手段１０９を含み構成される装置により実行される。 - 特許庁

Eight-bit luminance data (i) by the pixels of a confocal image obtained from a photodetecting element 19 through a 1st A/D converter 41 are stored in a luminance memory Mi through 1st area circuit 51 of a processor and passed through an image signal generating circuit 59 and a composing circuit 56 to generate a display image signal, which is outputted to a display device 47.例文帳に追加

受光素子１９から第１Ａ／Ｄコンバータ４１を経て得られた共焦点画像の画素ごとの８ビット輝度データｉは、処理装置４６の第１領域回路５１を経て輝度メモリＭｉに記憶され、画像信号生成回路５９及び合成回路５６によって表示用画像信号とされ、表示装置４７に出力される。 - 特許庁

To provide a storage element of a magnetic random access memory (MRAM) with a thermally assisted switching writing procedure comprising: a magnetic tunnel junction formed from a magnetic storage layer, a reference layer, and an insulating layer inserted between the reference layer and the storage layer; and a first strap portion laterally connecting one end of the magnetic tunnel junction to a first selection transistor.例文帳に追加

磁気記憶層、基準層及び基準層と記憶層の間に挿入された絶縁層から成る磁気トンネル接合部と、磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分とを有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子である。 - 特許庁

In this DMD(digital micromirror device), an SRAM(static random access memory) 12 is monolithically formed on the principal surface of a silicon substrate 10 as an address circuit for one cell, and a reflection type digital optical switch or an optical modulation element 16 for one cell made of a metal with three layers such as aluminum is monolithically formed on the SRAM12 through an oxide film 14.例文帳に追加

このＤＭＤにおいては、シリコン基板１０の主面に１セル分のアドレス回路としてＳＲＡＭ１２がモノシリックに形成されるとともに、このＳＲＡＭ１２の上に酸化膜１４を介して三層の金属たとえばアルミニウムからなる１セル分の反射型ディジタル光スイッチまたは光変調素子１６がモノシリックに形成されている。 - 特許庁

When the entry key 19 (video recording start/stop button) is depressed, the video recording of a video image displayed on the LCD 16 through an imaging element 10 is started, and the object information selected as soon as the entry key 19 is depressed is read from the memory 24 and transmitted to a mobile phone 201 through a Bluetooth 220.例文帳に追加

入力キー１９（録画スタートストップボタン）が押下されたときは、撮像素子１０を通してＬＣＤ１６に表示される映像の録画が開始されると共に、入力キー１９が押下されると同時に選択された被写体情報をメモリ２４から読み出して、Ｂｌｕｅｔｏｏｔｈ２２０を介して携帯電話２０１宛に送信する（ステップＳ１０９）。 - 特許庁

The phase change memory element includes a first electrode 103, a second electrode 107, a first phase variation material layer 114 formed between the first electrode 103 and the second electrode 107 for connecting the electrode 103 with the second electrode 107 electrically, and an oxide collar construction 112a for covering the side wall of first phase variation material layer 114.例文帳に追加

相変化メモリ素子では、第１電極１０３および第２電極１０７と、第１電極１０３および第２電極１０７の間に形成され、第１電極１０３を第２電極１０７と電気的に接続する第１相変化材料層１１４と、第１相変化材料層１１４の側壁を覆う酸化物襟構造１１２ａとを備える。 - 特許庁

The storage element stores information by inverting magnetization of the storage layer by utilizing spin torque magnetization reversal occurring in association with a current flowing in a lamination direction of a layer structure having the storage layer, the intermediate layer and the magnetization fixed layer, and an anisotropy field of the memory layer in a hard axis direction is smaller than an anisotropy field in a vertical direction.例文帳に追加

そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに記憶層の困難軸方向の異方性磁界が、垂直方向の異方性磁界よりも小さくなっている。 - 特許庁

A cutoff frequency variable digital filter is constituted by a dead zone avoid limiter 41, a geometric convergence interpolation calculation unit 42, a filter coefficient generator 43, an infinite length impulse response lowpass digital filter (IIR digital filter) 44, a delay element 45, and an angular frequency transfer function memory 46 of the infinite length impulse response (IIR) filter.例文帳に追加

この遮断周波数可変フィルタは、不感帯回避リミッタ装置４１、等比収束補間演算装置４２、フィルタ係数生成装置４３、無限長インパルス応答ローパスディジタルフィルタ装置（ＩＩＲディジタルフィルタ）４４、遅延要素４５、及び無限長インパルス応答（ＩＩＲ）フィルタの角周波数伝達関数メモリ４６から構成されている。 - 特許庁

The nonvolatile memory device includes: a semiconductor substrate; columnar gate electrodes formed on the semiconductor substrate; source/drain diffusion layers formed nearby a surface of the semiconductor substrate; nitride films for charge storage, formed on side surfaces of the gate electrodes; and element isolation regions formed in the semiconductor substrate.例文帳に追加

本発明に係る不揮発性メモリ装置は、半導体基板と；前記半導体基板上に形成された柱状のゲート電極と；前記半導体基板の表面付近に形成されたソース／ドレイン拡散層と；前記ゲート電極の側面に形成された電荷蓄積用の窒化膜と；前記半導体基板に形成された素子分離領域とを備える。 - 特許庁

A gate electrode 4c of the read transistor RTr is shared among a plurality of memory cells MC arrayed in a predetermined direction, and the gate electrode 4c is parted into a plurality of gate electrodes 10 which have an element isolation structure 2 being a stress relaxing structure for relaxing stress acting on an annular active region 3a and each have a gate length of ≤100 μm.例文帳に追加

リードトランジスタＲＴｒのゲート電極４ｃは、所定方向に並ぶ複数のメモリセルＭＣに共有されており、ゲート電極４ｃは、素子分離構造２が環状の活性領域３ａに及ぼす応力を緩和する応力緩和構造であって、各々ゲート長が１００μｍ以下である複数のゲート電極１０に分断されている。 - 特許庁

In a hollow part 34 of a body 31 of the oil jet 30A, there are provided a hydraulic pressure responsive type first valve mechanism having a first spherical valve element 42, a valve seat 43 and a first spring 46, and a thermosensitive type second valve mechanism having a second spring 48 formed of a shape memory alloy, a closing member 49 and a biasing spring 51.例文帳に追加

オイルジェット３０Ａの本体部３１の中空部３４内には、球形の第１弁体４２と弁座４３と第１ばね４６とを有する油圧応動式の第１バルブ機構と、形状記憶合金からなる第２ばね４８と閉止部材４９と付勢ばね５１とを有する感熱式の第２バルブ機構とが設けられている。 - 特許庁

In the nonvolatile optical memory element having a structure in which a ferromagnetic body is provided on a semiconductor that is connected to an optical waveguide, electrons are injected into the semiconductor via the ferromagnetic body so that the electrons that are spin-polarized according to a magnetization direction of the ferromagnetic body are injected, thereby enlarging a region in which a photomagnetic effect occurs effectively.例文帳に追加

光導波路に接続される半導体上に強磁性体が形成された構造の不揮発性光メモリ素子において、該強磁性体を経由して半導体に電子を注入することで、該強磁性体の磁化方向に応じてスピン偏極した電子が注入され、光磁気効果の効果的な領域を拡大することができる。 - 特許庁