「memory element」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

In the method for fabricating a nonvolatile semiconductor memory comprising a variable resistance element having a variable resistor composed of a perovskite metal oxide film, the variable resistor 8 is formed at a formation temperature lower than the melting point of a metal wiring layer 11 formed prior to formation of the variable resistor 8.例文帳に追加

ペロブスカイト型金属酸化膜からなる可変抵抗体を有する可変抵抗素子を備えてなる不揮発性半導体記憶装置の製造方法であって、可変抵抗体８の形成前に形成された金属配線層１１の融点より低い形成温度で、可変抵抗体８を形成する。 - 特許庁

This memory device comprises a tunnel insulating layer 21 formed on a substrate 11, a charge trap layer 23 formed on the tunnel insulating layer 21, and a blocking insulating film 25 formed of a material including Gd or a smaller lanthanide element on the charge trap layer 25.例文帳に追加

メモリ素子は、基板１１上に形成されたトンネル絶縁膜２１と、トンネル絶縁膜２１上に形成された電荷トラップ層２３と、電荷トラップ層２３上にガドリニウム、またはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜２５と、を備える。 - 特許庁

The image data outputted from an output circuit 107 are fed back to an input side selector circuit 102 and only image data needing reuse are given to an input circuit 103 so as to decrease the number of accesses to a memory element 104 for reusing the image data.例文帳に追加

出力回路１０７から出力されている画像データを入力側のセレクタ回路１０２へフィードバックし、再利用の必要のある画像データのみ入力回路１０３に入力することにより、画像データ再利用のためのメモリ素子１０４へのアクセス数を低減させる。 - 特許庁

The memory element comprises a lower electrode, an n+ interface layer formed on the lower electrode, a buffer layer formed on the n+ interface layer, an oxide layer which has a variable resistance characteristics and is formed on the buffer layer, and an upper electrode formed on the oxide layer.例文帳に追加

下部電極と、下部電極上に形成されたｎ＋界面層と、ｎ＋界面層上に形成されたバッファ層と、バッファ層上に形成されて可変抵抗特性を有する酸化物層と、酸化物層上に形成された上部電極とを備えるメモリ素子である。 - 特許庁

To provide an MFMISFET semiconductor device and a semiconductor operation device, which have sufficient functions as a memory element, enable execution of accurate difference (absolute) operation without causing change of polarization vector and are driven a with small power consumption.例文帳に追加

記憶素子として十分な機能を有することに加え、分極ベクトルの変化を惹起することなく正確な差分（絶対）演算を実行することを可能とし、低消費電力で駆動するＭＦＭＩＳＦＥＴ型の半導体装置及び半導体演算装置を提供する。 - 特許庁

The memory is further provided with lower electrodes 240 contacting the phase change element, each lower electrode 240 self-aligned to one of conductive lines 112 and coupled to one side of the source-drain path of one of the transistors.例文帳に追加

さらに、上記メモリは、上記相変化素子と接触している複数の下部電極２４０を備えており、各下部電極２４０は、或る１つの上記導電線１１２に合わせて自己整合しており、且つ或る１つの上記トランジスタのソース−ドレイン経路の一方の側と結合している。 - 特許庁

When a free space is not enough even by this, image data of all document elements lower in cache priority than the document element of the request object and not currently used by any of data processing apparatuses is evicted from the cache memory 140, whereby the free space is enlarged.例文帳に追加

これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且ついずれのデータ処理装置からも使用中でないすべての文書要素の画像データをキャッシュメモリ１４０から追い出すことで空き容量を増大させる。 - 特許庁

To provide a semiconductor memory device outputting internal data to the outside constantly at a predetermined time point even when PVT (Process, Voltage and Temperature) is changed, by eliminating a delay element affected by the change of the PVT in a clock alignment training operation.例文帳に追加

クロック整合トレーニング動作において、ＰＶＴ（Ｐｒｏｃｅｓｓ、Ｖｏｌｔａｇｅ、Ｔｅｍｐｅｒａｔｕｒｅ）の変動に影響される遅延要素を除去することにより、ＰＶＴが変動した場合でも、常に所定の時点で内部データを外部に出力する半導体メモリ素子を提供すること。 - 特許庁

To provide a method which can separate a storing electrode not to generate scratch in a Pt layer of a storing electrode substance and does not generate a level difference between the storing electrode and an insulating film in a capacitor manufacturing process of a ferroelectric memory element (FeRAM).例文帳に追加

本発明は、強誘電体メモリ素子（ＦｅＲＡＭ）のキャパシタ製造工程中、貯蔵電極と絶縁膜との段差が発生しないと共に、貯蔵電極物質のＰｔ層にスクラッチが発生しないよう貯蔵電極を分離することができる方法を提供する。 - 特許庁

A memory element 10 has at least an electrode 2a and an electrode 2b arranged on a substrate 1, and has a nanowire structure 3, having a shell layer of a p-type semiconductor formed on an inorganic oxide nanowire of MgO etc., formed between the electrode 2a and electrode 2b.例文帳に追加

メモリ素子１０は、基板１上に少なくとも電極２ａおよび電極２ｂが配置されており、電極２ａおよび電極２ｂの間に、ＭｇＯなどの無機酸化物ナノワイヤにｐ型半導体であるシェル層が形成されたナノワイヤ構造体３が形成されている。 - 特許庁

To secure wiring design parameters which are completely compatible with a semiconductor integrated circuit device consisting of only a logic circuit portion, and to secure cell capacity adaptively to advanced microfabrication of a semiconductor integrated circuit device having a memory circuit portion with a capacitive element and a logic circuit portion on the same semiconductor substrate.例文帳に追加

同一の半導体基板上に容量素子を備えたメモリ回路部と論理回路部を有する半導体集積回路装置において、論理回路部のみからなる半導体集積回路装置と完全互換の配線設計パラメーターを確保し、かつ微細化が進んでもセル容量を確保する。 - 特許庁

In a step for manufacturing an electronic throttle 1, a signal processing circuit 22a calculates correction value functions α, β and a gain correction value G for correcting a detection signal of a magnetic detection element 31, and stores the calculated correction value functions α, β, and the gain correction value G in a memory.例文帳に追加

電子スロットル１を製造する工程において、信号処理回路２２ａは、磁気検出素子３１の検出信号を補正するための補正値関数α、β、ゲイン補正値Ｇを算出するとともに、この算出された補正値関数α、β、ゲイン補正値Ｇをメモリに記憶する。 - 特許庁

In the information acquiring system, a color laser printer 20 has a memory element 40 mounted therein, which is activated by electromagnetic energy upon receiving electromagnetic waves in a frequency band available for a cellular telephone 80, and transmits information stored therein when identification information is analyzed from the received electromagnetic waves, together with the electromagnetic waves.例文帳に追加

携帯電話８０に用いられている周波数帯の電磁波を受信すると、電磁波のエネルギを用いて起動すると共に受信した電磁波から識別情報を解析したときに記憶している情報を電磁波に乗せて送信する記憶素子４０をカラーレーザプリンタ２０に設ける。 - 特許庁

To provide a manufacturing method of a non-volatile memory device capable of effectively embodying an NOR flash cell array composed using a 2-beat sidewall floating gate element having self-convergence characteristics, where a threshold voltage converges to a fixed value in erasing.例文帳に追加

本発明はイレイズの時しきい電圧が決まった値打ちに収斂する特性を枝は自体に収斂する２ビートサイドワル・フローティングゲート素子を使って構成したＮＯＲフラッシュセルアレイを効果的に具現することができる不揮発性メモリー素子の製造方法に関するのである。 - 特許庁

A storing part 30A has a ferroelectric capacitor subjected to heat treatment according to a predetermined address pattern as a storage element, and either of two types of residual polarization value is outputted in accordance with the existence/absence of the heat treatment with respect to the contents of a memory cell selected by an address signal ADR.例文帳に追加

記憶部３０Ａは、予め定めたアドレスパターンに従って熱処理が施された強誘電性キャパシタを記憶素子として有しており、アドレス信号ＡＤＲで選択されたメモリセルの内容は、熱処理の有無に対応して２種類の残留分極値いずれか一方が出力される。 - 特許庁

Different parameters, including the measuring time corresponding to the imaging conditions, are read out from a memory 6 and the minimum measured luminance and the maximum measured luminance of image signals from a solid-state imaging element 1, provided by an A/D converter 9 in response to the set measuring time are detected.例文帳に追加

撮像条件に応じた測定時間を含む各種パラメータをメモリ６より読み出し、設定された測定時間に応じて、Ａ／Ｄ変換器９から与えられる固体撮像素子１からの映像信号の最低測定輝度及び最高測定輝度を検出する。 - 特許庁

The magnetic memory includes an inter-layer insulating layer 26 provided on a substrate 20, a conductive base layer 11 provided on the inter-layer insulating layer 26, and a magneto-resistance element provided on the base layer 11 and including two magnetic layers 12 and 13 and a nonmagnetic layer 13 sandwiched therebetween.例文帳に追加

磁気メモリは、基板２０上に設けられた層間絶縁層２６と、層間絶縁層２６上に設けられた導電性の下地層１１と、下地層１１上に設けられ、かつ２つの磁性層１２、１３と、これらに挟まれた非磁性層１３とを有する磁気抵抗素子とを含む。 - 特許庁

In a matrix formed using a plurality of memory cells in each of which a drain of a writing transistor, a gate of an element transistor, and one electrode of a capacitor are connected, a gate of the writing transistor is connected to a writing word line and the other electrode of the capacitor is connected to a readout word line.例文帳に追加

書き込みトランジスタのドレインと素子トランジスタのゲート、および、容量素子の一方の電極を接続したメモリセルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に接続し、キャパシタの他方の電極を読み出しワード線に接続する。 - 特許庁

To provide a flexible system for protecting and managing digital information with diversity by especially supporting a plurality of element technologies, concerning a system for protecting and managing digital information such as file data on media and data on a memory.例文帳に追加

本発明はメディア上のファイルデータやメモリ上のデータ等のデジタル情報の保護、管理を行うシステムに関し、特に本発明は技術の更新に伴って柔軟性のあるシステムを構築するものであり、多数ある要素技術をサポートして多様性のあるデジタル情報の保護、及び管理を行うものである。 - 特許庁

Thereby, since the phase-change memory element utilizes the laser beam locally applied at the set and reset operation, power consumption is reduced, and the information stored in the adjacent cell is not destroyed or changed by the heat generated at the operation of the unit cell, which may affect the adjacent cell.例文帳に追加

これにより、本発明の相変化メモリ素子は、セット及びリセット動作時に局部的に印加されるレーザビームを利用するので、消費電力を低減しつつも、単位セルの動作時に発生した熱が隣接セルに影響を与えて隣接のメモリセルに保存された情報を破壊または変更させない。 - 特許庁

To provide a DVD recorder and an optical disk device which can dispense with a memory element for recording the frequency of the occurrence of errors in an individual optical disk even when employing constitution for informing the frequency of the occurrence of errors and which keep high reliability of the frequency of the occurrence of errors when the recorder or disk device are replaced.例文帳に追加

個々の光ディスクについてのエラー発生の回数を知らせる構成とするときにも、エラー発生の回数を記録するためのメモリ素子を不要とすることができるとともに装置が交換されるときにもエラー発生の回数の信頼性の高さを維持する。 - 特許庁

To provide a junction region of a semiconductor memory element capable of reducing program disturbance characteristics and its forming method by forming a double junction region on a semiconductor substrate between a select line and a word line in a cell region using impurities with different masses.例文帳に追加

本発明は、セル領域のセレクトライン及びワードライン間の半導体基板に質量が互いに異なる不純物を用いてダブル接合領域を形成することにより、プログラムディスターバンス特性を減少させることができる半導体メモリ素子の接合領域及びその形成方法を提供する。 - 特許庁

The semiconductor device comprises a ferroelectric thin film 9 for storing charges formed on a conductivity type silicon substrate 1 on which a memory selection transistor is formed wherein the ferroelectirc thin film 9 is formed by adding a group IIIA or IIIB element.例文帳に追加

メモリ選択用トランジスタを形成した導電型シリコン基板１上に、電荷を蓄積する強誘電体薄膜９が形成されており、その強誘電体薄膜９が周期表の第IIIＡ族または第IIIＢ族の元素を添加されて構成された半導体装置である。 - 特許庁

In the memory element wherein a recording layer containing microcapsules each includes at least a photochromic compound and an electron receptive compound is formed on a supporting substrate, the electron receptive compound is a Lewis acid compound, and the number of carbon atoms of a long chain structure part other than a Lewis acid part is 12 or more.例文帳に追加

少なくともフォトクロミック化合物及び電子受容性化合物を含むマイクロカプセルを含有する記録層を支持基板上に形成したメモリ素子であって、電子受容性化合物は、ルイス酸化合物であり、ルイス酸部位を除く長鎖構造部位の炭素数が１２以上である。 - 特許庁

Thereafter, when the control unit 22 determines that there is the current measurement value out of the reference range, it generates failure information specifying the inverter circuit having the failure, switching element pair having the failure and IGBT, etc. having the failure and stores the information in a memory which the control unit 22 has.例文帳に追加

その後、コントロールユニット２２は、基準範囲外の電流測定値がある旨の判定をした場合には、故障しているインバータ回路、故障しているスイッチング素子対、故障しているＩＧＢＴ等を特定する故障情報を生成し、コントロールユニット２２が備えるメモリに記憶する。 - 特許庁

To provide a new SMA (shape memory alloy) power generating device which obtains high output in low load strain and has a mechanism in which an SMA element can be uniformly heated and cooled, and to provide an SMA type power generating device in which a large number of the SMA power generating engines are combined with one another to be operated by low quality heat energy.例文帳に追加

低負荷ひずみで高出力が得られ，またＳＭＡ素子を均一に加熱−冷却することのできる機構を持つ新しいＳＭＡ（形状記憶合金）発電エンジンとそれを多数組み合わせて低品位熱エネルギで稼働させるＳＭＡ式発電装置を提供する。 - 特許庁

A memory cell of an address AD00 is provided with MOS transistors Q1, Q2 and a magnetic tunnel resistance element MR00 between bit lines BL0a and BL0b, gate electrodes of the MOS transistors Q1 and Q2 are connected to word lines WL0a and WL0b.例文帳に追加

アドレスＡＤ００のメモリセルは、ビット線ＢＬ０ａとＢＬ０ｂとの間に、直列に接続されたＭＯＳトランジスタＱ１およびＱ２と、磁気トンネル抵抗素子ＭＲ００とを備え、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ワード線ＷＬ０ａおよびＷＬ０ｂに接続されている。 - 特許庁

To provide an image processing equipment having the same order of the number of pixels in a linear CCD image sensor, as the number of memory element at using the CCD image sensor, that is sequentially read out from each different ends up to intermediate position on the output port in duplicate system with image data arranged sequentially on the charge transferring part.例文帳に追加

電荷転送部に一列に並んだ画像データを二系統の出力部により互いに異なる一端から中間まで順次出力するライン型ＣＣＤイメージセンサを用いても、メモリ素子数をライン型ＣＣＤイメージセンサの画素数と同数程度とした画像形成装置を提供する。 - 特許庁

The security system is so arranged that the cipher code in the memory section 33 of the display device 30 and the the reset cipher code are collated by setting the cipher code again in a cipher code setting section 12 and operating a release switch 15 and that the display element 32 is released of the display locking when they match.例文帳に追加

暗号コード設定部１２で再度暗号コードを設定し且つ解除スイッチ１５を操作することにより、表示装置３０の記憶部３３の暗号コードと再度設定した暗号コードが照合され、両者が合致すると表示部３２が表示ロックを解除される。 - 特許庁

To provide a semiconductor element dramatically scaling back the channel length, and a manufacturing method thereof, by manufacturing a high-performance transistor and a memory cell which exhibit highly intense program/deletion efficiency and reading speed, permit low operation voltages and have ultra-small gate feature and an entire size.例文帳に追加

強力なプログラム／消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。 - 特許庁

A synchronization correction processing section 106 obtains differences among the timings at which the irradiation of light is detected by the light irradiation detecting section 105 between each of the partial regions, and corrects the temporal axes of the pieces of sampled data within the element data memory 108, based on the obtained timing differences between the partial regions.例文帳に追加

同期補正処理部１０６は、光照射検出部１０５が光が照射されたことを検出したタイミングの差を部分領域間で求め、求めたタイミング差に基づいて、素子データメモリ１０８におけるサンプリングデータの時間軸を部分領域間で補正する。 - 特許庁

The wirings act as channel shield lines to lower the capacitances between adjacent diffused layers sandwiching the element isolation region and between channel regions, thereby raising the channel potential of the memory cell connected to a not selected bit line (in self boosting and local self-boost write system) in a write operation.例文帳に追加

上記配線は、素子分離領域を挟んで隣り合う拡散層、及びチャネル領域間の容量を低減するチャネルシールド線として働き、書き込み動作時（セルフブースト及びローカルセルフブースト書き込み方式）の非選択ビット線に接続されているメモリセルのチャネル電位を大きくする。 - 特許庁

In a method for erasing information stored in a flash memory element, erasure is performed, in a state in which a ground potential is applied to a source and first voltage Vd is applied to a drain, by a hot hole injecting method in which bias voltage Vg is applied to a gate stepwise from high voltage to low voltage.例文帳に追加

本発明のフラッシュメモリ素子における記憶情報の消去方法は、ソースに接地電位を印加しドレインに第１電圧(Vd)を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧(Vg)を印加することによるホットホール注入方法によって消去を行なう。 - 特許庁

The signal processing circuit 24 is equipped with a ROM 41 which stores data needed for the variety of signal processing as a single memory element, a ROM control circuit 42 which controls the ROM 41 to read out the data stored in the ROM 41, and a CPU 43 which controls individual circuits.例文帳に追加

信号処理回路２４は、各種信号処理に必要なデータを一つのメモリ素子として格納するＲＯＭ４１と、このＲＯＭ４１を制御して、ＲＯＭ４１に格納されたデータを読み出すＲＯＭ制御回路４２と、各回路を制御するＣＰＵ４３とを設けて構成されている。 - 特許庁

An imaging apparatus disclosed herein for imaging an object image by using an imaging element 212 comprising pixels each of which is arranged with a micro lens in front of its photoelectric conversion section, the pixels are being arranged in the vicinity of a scheduled image forming face, is provided with a pixel information memory 218 for storing optical variation information of each pixel.例文帳に追加

光電変換部の前方にマイクロレンズを配置した画素を光学系の予定結像面近傍に配列した撮像素子２１２を用いて被写体像を撮像する撮像装置において、各画素の光学的なバラツキ情報を記憶する画素情報メモリ２１８を備える。 - 特許庁

The reproducing device is not equipped with a scanning mechanism but employs a manual scanning system in which a user handles the reproducing device to move over a hologram recording medium and changes the angle state of a reproducing reference beam by each hologram plane with respect to a hologram memory subjected to multi-angle recording to read out an element hologram on each plane.例文帳に追加

再生装置にはスキャン機構を設けず、ユーザーが再生装置を持ってホログラム記録媒体上を移動させる手動スキャン方式で、角度多重記録されたホログラムメモリに対して再生参照光の角度状態を面毎に替えることで、各面の各要素ホログラムを読み取っていく。 - 特許庁

To provide an electrochemical type display element having excellent workability, productivity and cost properties, low driving voltage, excellent repetitive driving characteristics and a memory property, wherein it is not needed to consider reactions on a counter electrode side paired with coloring and decoloring reactions on a transparent electrode side in an electrolyte composition.例文帳に追加

加工性、製造性、コスト面で優れ、電解液組成に透明電極側の消発色反応と対となる対向電極での反応を考慮する必要がなく、駆動電圧が低く、繰り返し駆動特性に優れ、且つメモリー性を有する電気化学型表示素子の提供。 - 特許庁

A CCD imaging element 13 images the images of frames whose numbers (a plurality of numbers) are set by an accumulated number setting circuit 24 under the condition that uniform light with a prescribed value of lightness or over is made incident, and stores the images to a frame memory 21 and an adder 22 accumulates the images.例文帳に追加

明るさが所定値以上の一様な光が入射された条件下で累積加算数設定回路２４により設定された枚数（複数）のフレームの画像をＣＣＤ撮像素子１３により撮像し、フレームメモリ２１に記憶して加算器２２により累積加算する。 - 特許庁

The photography exposure by the light receiving element 50 is performed by overlapping time with the transmission of charge from the buffer memory 53 to the vertical transmission path 54 or the vertical transmission of charge by the vertical transmission path 54 and the horizontal transmission of charge by a horizontal transmission path 55, thus reducing photographing time.例文帳に追加

バッファメモリ５３から垂直転送路５４への電荷の転送、又は垂直転送路５４による電荷の垂直転送、水平転送路５５による電荷の水平転送と時間を重複して、受光素子５０による撮影露光を行うことで、撮影時間及び撮影時間を短縮する。 - 特許庁

The nonvolatile memory element 10 is configured with an interlayer dielectric 11 with a contact hole 11a, a lower electrode 12 provided in the contact hole 11a, an adhesive layer 14 provided on the interlayer dielectric 11 in this order, the recording layer 15, and an upper electrode 16.例文帳に追加

不揮発性メモリ素子１０は、コンタクトホール１１ａを有する層間絶縁膜１１と、コンタクトホール１１ａ内に設けられた下部電極１２と、層間絶縁膜１１上にこの順に設けられた接着層１４、記録層１５及び上部電極１６とを備えて構成されている。 - 特許庁

This fully focusing image pickup device is mainly constituted of a variable focal lens device 1 for quickly changing a focal position F, a CCD element 31, a microcomputer 4 having a picture memory 41, a picture processing means 42, and a control means 43, and a liquid crystal display 5.例文帳に追加

本発明の全焦点撮像装置は、高速で焦点位置Ｆが変更可能な可変焦点レンズ装置１と、ＣＣＤ素子３１と、画像メモリ４１、画像処理手段４２および制御手段４３をもつマイクロコンピュータ４と、液晶ディスプレイ５とから主に構成されている。 - 特許庁

A semiconductor memory device according to an embodiment comprises: a semiconductor substrate; a plurality of element isolation insulators which are formed on an upper part of the semiconductor substrate and divide the upper part to a plurality of active areas extending in a first direction; and an electric contact connected to the active areas.例文帳に追加

実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板の上層部分に形成され、前記上層部分を第１方向に延びる複数本のアクティブエリアに区画する複数本の素子分離絶縁体と、前記アクティブエリアに接続されたコンタクトと、を備える。 - 特許庁

A temperature characteristics memory 16 memorizes a Vf-Ta table 17 which shows relation between forward voltage Vf of an LED element 100 and ambient temperature Ta, and a Ta-Ifmax table 19 which shows relation between the ambient temperature Ta and the maximum allowed current Ifmax.例文帳に追加

温度特性記憶部１６は、ＬＥＤ素子１００の順方向電圧Ｖｆと周囲温度Ｔａの関係を示すＶｆ−Ｔａテーブル１７と、周囲温度Ｔａと最大許容電流Ｉｆｍａｘの関係を示すＴａ−Ｉｆｍａｘテーブル１９とを記憶する。 - 特許庁

To provide a semiconductor memory element having a trench type capacitor of high-speed operation by reducing the resistance of a terminal area of a source-drain of a transistor and a capacitor electrode, while more simply connecting between a source-drain of a transistor and a capacitor electrode, and to provide a method of manufacturing the same.例文帳に追加

より簡便にトランジスタのソース・ドレイン部とキャパシタ電極との間を接続して構成するとともに、トランジスタのソース・ドレイン部とキャパシタ電極との接続部の抵抗値を低減して高速動作の可能なトレンチ型キャパシタを有する半導体記憶素子を得ること。 - 特許庁

In a data driven status table memory 120, a next status is stored in an address where each upper and lower bits is composed of a state and a data stream element, a packet including an address and a data stream identifier is inputted, and a packet including the next state and a data stream ID is outputted.例文帳に追加

データ駆動型状態テーブルメモリ１２０には、上位及び下位をそれぞれ状態及びデータストリーム要素とするアドレスに次状態が格納され、アドレスとデータストリーム識別子とを含むパケットが入力され、次状態とデータストリームＩＤとを含むパケットが出力される。 - 特許庁