「memory element」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

The data stores include an application rule data store 222, local and dedicated stores 224, 226, a word base data store 228, a term base translation data store 230, an ontology store 232, a translation memory 234, and a common UI element data store 236.例文帳に追加

データストアは、アプリケーション規則データストア２２２、ローカルおよび専用ストア２２４、２２６、用語ベースデータストア２２８および用語ベース翻訳データストア２３０、オントロジーストア２３２、翻訳メモリ２３４ならびに共通ＵＩ要素データストア２３６を含む。 - 特許庁

To provide a ferroelectrics memory cell and an FeRAM element using the same which can improve further its integration density by the structure of its bit-line separated from its active region and has its bit-line structure comprising a depletion type transistor.例文帳に追加

ビットラインと活性領域とが分離された構造より集積度をさらに向上させることのできる、空乏形トランジスタからなるビットライン構造を有する強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子を提供する。 - 特許庁

To provide a game machine, surely giving information while overcoming the disadvantage of having a sense of incongruity deviating from the essential element of music in giving information through the sense of hearing, and restraining an increase in sound data memory capacity.例文帳に追加

聴覚を通じた情報の報知の際に、音楽の本来の要素を逸脱して違和感を感じるといった不具合を解消しつつ、確実に情報の報知を実行することができ、かつ音データメモリ容量の増大を抑制する。 - 特許庁

In a particular embodiment, the memory element includes a nickel oxide resistive switching layer sandwiched between and in contact with a nickel top electrode and a nickel bottom electrode wherein the ratio of oxygen to nickel of the nickel oxide layer is between 0 and 0.85.例文帳に追加

特定の具体例では、メモリ素子は、ニッケル上部電極とニッケル下部電極との間に挟まれて接触するニッケル酸化物抵抗スイッチング層を含み、ニッケル酸化層の酸素とニッケルの比は０と０．８５との間である。 - 特許庁

To provide a manufacturing method including a channel ion implantation process for regulating a threshold voltage of a transistor in a manufacturing process of a semiconductor memory element comprising a self-aligned contact plug self-aligned by a gate electrode.例文帳に追加

ゲート電極によって自己整列されるセルフアラインコンタクトプラグを備えた半導体メモリ素子の製造工程において、トランジスタのスレショルド電圧を調節するためのチャンネルイオン注入工程を含む製造方法を提供する。 - 特許庁

According to this method, electron beam data conversion can be performed in one process, which reduces the required time and system resources to about a half, and the method is particularly effective in verifying cell array region or the like of a semiconductor memory element.例文帳に追加

この方法によれば、電子ビームデータの変換過程が一回で済み、所要時間及び必要とされるシステムの資源を半分程度に低減でき、特に半導体メモリ素子のセルアレイ領域などを検証するのに有効である。 - 特許庁

To provide a thermal writing liquid crystal element having stable memory function in a wide temperature range including room temperature, having favorable writing time and contrast after writing without depending on cooling speed, and making fast thermal writing possible.例文帳に追加

室温を含む広い温度範囲に渡って安定したメモリー能を有し、書き込み時間及び書き込み後のコントラストが冷却速度に依存せずに良好であり高速の熱書き込みが可能な熱書き込み用液晶材料を提供する。 - 特許庁

A stacked film of a first insulating film and a second insulating film is formed between an island-shaped semiconductor region and a floating gate electrode of the nonvolatile memory element and between an island-shaped semiconductor region and a gate electrode of the transistor.例文帳に追加

不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。 - 特許庁

The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 14 provided between the lower electrode 12 and the upper electrode 15 and including a phase change material, and bit lines 16 provided directly on the upper electrode 15.例文帳に追加

下部電極１２と、上部電極１５と、下部電極１２と上部電極１５との間に設けられ、相変化材料を含む記録層１４と、上部電極１５上に直接設けられたビット線１６とを備える。 - 特許庁

The semiconductor device 14 comprises a semiconductor substrate 1, a switch element 2 provided on the substrate 1, a first wiring layer 5 formed above the substrate 1, phase-change memory chips 6, first heating elements 7, second heating elements 9, and the like.例文帳に追加

半導体装置１４は、半導体基板１、基板１上に設けられたスイッチ素子２、基板１の上方に設けられた第１の配線層５、相変位メモリ素子６、第１の加熱素子７、第２の加熱素子９等を具備する。 - 特許庁

A method for manufacturing the semiconductor device includes a step of forming a p-type well region 2 and an element isolation region 3 in a p-type silicon substrate 1 in a transistor forming region for the memory, and then a step of forming a gate insulating film 4 and a gate electrode 5 on an active region.例文帳に追加

メモリ用トランジスタ形成領域におけるＰ型シリコン基板１にＰ型ウェル領域２及び素子分離領域３を形成した後、活性領域上にゲート絶縁膜４及びゲート電極５を形成する。 - 特許庁

A material management apparatus 10 includes memory 12 for storing information on material of a power storage element and a controller 11 for determining a supply destination of material according to the input of supply information on the supply of the material.例文帳に追加

材料管理装置１０は、蓄電素子の材料に関する情報を記憶するメモリ１２と、材料の供給に関する供給情報が入力されることに応じて、材料の供給先を決定するコントローラ１１と、を有する。 - 特許庁

An AF digital camera is provided with a photographic lens 1, a solid-state image pickup element 2, an A/D converter 3, a memory 4, an image processing circuit 5, an external recording circuit 6, a control circuit 8, a motor 13, a focus control mechanism 14 and a CPU 12.例文帳に追加

ＡＦディジタルカメラは、撮影レンズ１と、固体撮像素子２と、Ａ／Ｄ変換器３と、メモリ４と、画像処理回路５と、外部記録回路６と、コントロール回路８と、モータ１３と、フォーカス制御機構１４と、ＣＰＵ１２とを有する。 - 特許庁

A control panel is provided with a power source switch SW1, a lamp switch SW2, a light quantity level display element, etc., and a lamp life control section 18B is provided with a life counter 20 for counting the lighting integration time of the light source lamp and a memory 21.例文帳に追加

操作パネルに、電源スイッチＳＷ１、ランプスイッチＳＷ２、光量レベル表示素子Ｌ１等が設けられ、ランプライフ制御部１８Ｂには光源ランプの点灯積算時間をカウントするためのライフカウンタ２０及びメモリ２１を設ける。 - 特許庁

A controller has a size receiver that receives a write unit size, which is the size of a write data element received from a computer, and a size setting unit that sets the received write unit size in a memory for one or more logical volumes.例文帳に追加

コントローラが、上位装置から受信するライトデータ要素のサイズであるライト単位サイズを受け付けるサイズ受付部と、一以上の論理ボリュームについて、受け付けたライト単位サイズを、メモリに設定するサイズ設定部とを有する。 - 特許庁

To provide a flash memory element effective in suppression of generation of an interference phenomenon in a partial selective transistor region of a substrate of a Source Select Line SSL and Drain Select Line DSL, and to provide its manufacturing method.例文帳に追加

ソース選択ライン(Source Select Line; SSL)とドレイン選択ライン(Drain Select Line; DSL)の形成領域である半導体基板の一部の選択トランジスタ領域にて干渉現象の発生の抑制に有効なフラッシュメモリ素子とこの製造方法を提供する。 - 特許庁

Each memory cell includes at least a first capacitor, a second capacitor, and a transistor serving as a switching element for controlling the supply, retention, and release of charges to, in, and from the first capacitor and the second capacitor.例文帳に追加

各メモリセルに、第１容量素子と、第２容量素子と、上記第１容量素子及び第２容量素子における電荷の供給、保持、放出を制御するためのスイッチング素子として機能するトランジスタと、を少なくとも有する。 - 特許庁

In an initial inspection, defect detection processing for the solid- state image pickup element is performed, a defect number is attached to the detected defective pixel, and defect information (a defective part and a defective level) is successively stored in a memory space block 10.例文帳に追加

初期検査時において、固体撮像素子の欠陥検出処理を行い、この検出された欠陥画素に欠陥番号を付して欠陥情報（欠陥個所、欠陥レベル）を順次メモリ空間ブロック１０に格納していく。 - 特許庁

To provide a method for manufacturing a flash memory element wherein electrical characteristics of a common source line can be maintained uniformly, productivity and an yield can be improved by simplifying processes, and a cell size can be reduced.例文帳に追加

共通ソースラインの電気的特性を均一に維持させることができ、工程の単純化で生産性及び収率を向上させることができ、セルサイズを減少させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

The newest program and the correction value can be written into the memory 6 at the position adjustment except for the set value resulting from the adjustment result of an imaging element 3, and easy and sure contact with a terminal becomes possible since the write-in is performed to the fixed substrate 4b.例文帳に追加

撮像素子３の調整結果の設定値を除き、最新のプログラムや補正値を、位置調整時にメモリ６への書き込みができ、また固定された基板４ｂに行うため容易かつ正確に端子と接触できる。 - 特許庁

To provide a semiconductor device that can easily contain a nonvolatile memory element for promoting the reductions of the channel leakage and size of the device and the improvement of the drivability of the device, by developing a manufacturing method by which the channel surface concentration profile of a buried channel MOSFET can be optimized.例文帳に追加

チャネル表面濃度プロファイルを最適化できる製造方法を構築し、半導体装置のチャネルリークの低減化、高駆動化、小型化、を促進させる不揮発性メモリー素子の内蔵を容易する半導体装置の提供。 - 特許庁

To provide a semiconductor memory device capable of exactly judging an operation margin by accurately and efficiently measuring a fluctuation and dispersion in characteristics after a specified stress is impressed, in addition to the dispersion in the characteristics at an initial stage for manufacturing a storage element.例文帳に追加

記憶素子の製造初期における特性ばらつきに加えて一定のストレス印加後の特性変動及び特性ばらつきを正確に効率よく測定し、動作マージンを的確に判断できる半導体記憶装置を提供する。 - 特許庁

A default value of a signal MDST can be set to a high level or a low level by setting one side and the other side of these programmable elements to a on-state and off-state utilizing a program and the like of a memory element.例文帳に追加

これらプログラム可能な素子１１０，１２０の一方及び他方が、メモリ素子のプログラム等を利用してオン状態、オフ状態に設定されることにより、信号ＭＤＳＴのデフォルト値をハイレベルまたはローレベルに設定できる。 - 特許庁

The output signal of the image pickup element 4 is fed to a frame memory 12 as the anterior section image information of the subject eye E, and an arithmetic process section 13 extracts the image information of the iris I of the subject eye E from the anterior section image information.例文帳に追加

撮像素子４の出力信号は被検眼Ｅの前眼部画像情報としてフレームメモリ１２に取り込まれ、演算処理部１３はその前眼部画像情報から被検眼Ｅの虹彩Ｉの像情報を抽出する。 - 特許庁

The charge trap memory device includes a tunnel insulating layer provided on a substrate, a charge trap layer provided on the tunnel insulating layer, and a blocking insulating layer provided on the charge trap layer, wherein the blocking insulating layer is composed of a substance containing a lanthanide element.例文帳に追加

基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷トラップ層と、電荷トラップ層上にランタン族元素を含む物質からなるブロッキング絶縁膜と、を備える電荷トラップ型メモリ素子である。 - 特許庁

To provide a high voltage generator in which reliability relating to the breakdown of a gate oxide film and a junction part used for a semiconductor memory element can be improved and to provide a high voltage charge pump circuit being a main constitution component of the high voltage generator.例文帳に追加

半導体メモリ素子に用いられる、ゲート酸化膜及び接合部のブレークダウンと関連する信頼性を向上させることができる高電圧発生器およびその主要な構成部である高電圧チャージポンプ回路を提供する。 - 特許庁

To provide the contact forming method of a semiconductor device and a semiconductor memory element manufactured thereby for minimizing a contact resistance and a parasite capacitance by minimizing damage produced on the exposed face of a lower layer brought into contact with a contact.例文帳に追加

コンタクトと接触する下部層の露出面に発生する損傷を最小化し、コンタクト抵抗と寄生キャパシタンスを最小化する半導体素子のコンタクト形成方法及びそれにより製造された半導体メモリ素子を提供する。 - 特許庁

An image processing circuit 22 reads a value of optical axis deviation (a discrimination circuit in deviation between an optical axis of an optical system 10 and a center of a valid range of an imaging element 20 and a deviation amount) from an internal memory 30 and reads a correction data group.例文帳に追加

画像処理回路２２において、内部メモリ３０から光軸ずれ値（光学系１０の光軸と撮像素子２０の有効範囲の中心とのずれ方向及びずれ量）の読み込み、補正データ群の読み込みが行われる。 - 特許庁

An AF digital camera is provided with a photographic lens 1, a solid-state image pickup element 2, an A/D converter 3, a memory 4, an image processing circuit 5, an external recording circuit 6, a control circuit 8, a motor 13, a focusing control mechanism 14 and a CPU 12.例文帳に追加

ＡＦディジタルカメラは、撮影レンズ１と、固体撮像素子２と、Ａ／Ｄ変換器３と、メモリ４と、画像処理回路５と、外部記録回路６と、コントロール回路８と、モータ１３と、フォーカス制御機構１４と、ＣＰＵ１２とを有する。 - 特許庁

To provide a material for a semiconductor device, which serves as a high dielectric material used for forming a gate insulation film of MOSFET and a high dielectric constant film for a capacitive element or the like of a memory cell (DRAM or the like), and the semiconductor device using the same.例文帳に追加

ＭＯＳＦＥＴのゲート絶縁膜やメモリセル（ＤＲＡＭなど）の容量素子などの高誘電率膜を形成するための高誘電率材料となる半導体デバイス用材料及びこれを用いた半導体デバイスを提供する。 - 特許庁

To provide a non-volatile semiconductor memory device including a variable resistive element which reduces the variation in the resistance values among elements, restrains read-out disturbance in a high-resistance state, and performs stable switching operation at high speed.例文帳に追加

素子間の抵抗値のバラツキを軽減すると共に、高抵抗状態の読み出しディスターブを抑制し、安定したスイッチング動作を高速で行うことのできる可変抵抗素子を備えた不揮発性半導体記憶装置を実現する。 - 特許庁

The CPU 120 corrects an adjustment pattern image on the basis of the conducted stripe element width, rewrites contents of a pattern image memory 107 and instructs an image processing section 108 and a liquid crystal light valve drive section 110 or the like to project an image.例文帳に追加

ＣＰＵ１２０は、導き出したストライプ要素幅に基づき、調整用パターン画像を修正して、パターン画像メモリ１０７の内容を書き換え、画像処理部１０８，液晶ライトバルブ駆動部１１０などに画像投射を指示する。 - 特許庁

A determination part 112 compares reference data based on the PTC element of a regular product and stored in a memory 120 with the data for determination to determine whether the PTC component 100 and the consumable component 10 are each a regular product.例文帳に追加

判定部１１２は、メモリ１２０に記憶された正規品のＰＴＣ素子に基づく基準データと判定用データとを比較し、ＰＴＣ素子１００および消耗部品１０が正規品であるか規格外品であるかを識別する。 - 特許庁

One of the source area and drain area of a TFT 21 for selection is connected to one of source signal lines 23 and the other is connected to the input side of an SRAM (static random access memory) 24, whose output side is connected to a light emitting element 25.例文帳に追加

選択用ＴＦＴ２１のソース領域とドレイン領域のうち、一方をソース信号線２３の１つと、他方をＳＲＡＭ２４の入力側とそれぞれ接続し、ＳＲＡＭ２４の出力側と発光素子２５とを接続する。 - 特許庁

To provide a semiconductor memory which can be performed with high speed operation by dissolving deterioration of an operational characteristic caused by difference of arrival time from each storage region of read-out data to an output circuit and reducing a delay element until read-out data output.例文帳に追加

読出データの各記憶領域から出力回路までの到達時間差による動作特性劣化を解消すると共に、読出データ出力までの遅延要素を削減して高速動作が可能な半導体記憶装置を提供する。 - 特許庁

If a rolled paper sheet 40 is attached to a printer 31, the printer 31 reads and records media information of a memory element of the rolled paper sheet 40, and the printer 31 subtracts an amount of printing from the residual amount along with the execution of printing.例文帳に追加

ロール紙４０がプリンタ３１に取り付けられると、プリンタ３１は、ロール紙４０の記憶素子のメディア情報を読み取って記録するとともに、印刷の実行に伴って、プリンタ３１は、その残量から印刷量を減算する。 - 特許庁

To coat a protective oxide film on a floating gate electrode and to simultaneously suppress a formation of bird's beak directly under a gate electrode of a MOS transistor for constituting a logic element in a semiconductor integrated circuit device having a flash memory unit.例文帳に追加

フラッシュメモリ装置を含む半導体集積回路装置において、フローティングゲート電極を保護酸化膜で覆うと同時に、論理素子を構成するＭＯＳトランジスタのゲート電極直下におけるバーズビークの形成を抑制する。 - 特許庁

A memory bank 135 stores coefficient data k_1-k_10 of a generation formula including image quality adjustment parameters h, v used for respectively generating each element of a supplemental matrix to obtain coefficient data Wi of an estimate equation by each class.例文帳に追加

メモリバンク１３５には、推定式の係数データＷｉを求めるための足し込み行列の各要素を夫々生成する、画質調整パラメータｈ，ｖを含む生成式の係数データｋ_1〜ｋ_10が、クラス毎に記憶されている。 - 特許庁

To shorten processing time to run a data parallel program in distributed memory computer systems to combine more than one PE(processing element) varying with kinds and performance and change in load conditions during running of the program.例文帳に追加

種類や性能が異なる複数のPEを結合した分散メモリ型計算機システム、およびプログラムの実行中に負荷状況が変化する分散メモリ型計算機システムにおいて、データ並列プログラムを実行する際の処理時間を短縮する。 - 特許庁

To precisely form a wiring which is formed above a bit line and a capacitor using a ferroelectrics material or high-dielectric material, related to a semiconductor device comprising a memory element, while degradation of the capacitor is prevented.例文帳に追加

メモリ素子を有する半導体装置に関し、強誘電体材料又は高誘電体材料を用いたキャパシタとビット線のさらに上方に形成される配線を精度良く形成するとともに、キャパシタの劣化を防止すること。 - 特許庁

To prevent malfunction immediately after the chip selection even when not only off-leak current is reduced but also leak element other than the off-leak exists in the decoder circuit of semiconductor memory device.例文帳に追加

本発明は、半導体記憶装置のデコーダ回路において、オフリーク電流を削減するのみでなく、オフリーク以外のリーク成分がある場合でも、チップ選択直後の誤動作を防止できるようにすることを最も主要な特徴とする。 - 特許庁

When the voltage is applied from the EL drive voltage generating circuit 4 to the drain via the voltage line VL, the organic EL element 12 emits light if the light emission is memorized in the corresponding double-gate memory transistor 11 according to the voltage.例文帳に追加

ＥＬ駆動電圧発生回路４から電圧ラインＶＬを介してドレインに電圧が印加されると、有機ＥＬ素子１２は、その電圧に応じて、対応するダブルゲートメモリトランジスタ１１に発光がメモリされたものが発光する。 - 特許庁

The memory element 101 includes a first active region 105 on a substrate 100, and first and second source/drain regions 150, 152 positioned on the substrate adjacent to the first and second sidewalls of the first active region 105.例文帳に追加

メモリ素子１０１は、基板１００上に第１アクティブ領域１０５と、第１アクティブ領域１０５の第１及び第２側壁にそれぞれ隣接する基板上に位置する第１及び第２ソース／ドレイン領域１５０、１５２を含む。 - 特許庁

To provide a semiconductor device having a large remanent polarization indispensable to nonvolatile memory operation by forming a specific buffer dielectric layer between an electrode constituting the capacitor element of a semiconductor device and a capacitor insulation film.例文帳に追加

半導体装置の容量素子を構成する電極と容量絶縁膜の間に、特定のバッファー誘電体層を形成することにより、不揮発メモリ動作に不可欠な大きな残留分極を有する半導体装置を提供する。 - 特許庁

The nonvolatile memory element of the present invention is formed by laminating a first electrode 51, a first material layer 53 having a positive Peltier coefficient, an information storage layer 60, a second material layer 54 having a negative Peltier coefficient, and a second electrode 52.例文帳に追加

本発明の不揮発性メモリ素子は、第１電極５１、正のペルチェ係数を有する第１材料層５３、情報記憶層６０、負のペルチェ係数を有する第２材料層５４、及び、第２電極５２が積層されて成る。 - 特許庁