「memory element」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

By manufacturing a two-layer structure provided by depositing the manganese oxide on an amorphous substrate or an amorphous film, the switching element or the memory element, having the characteristics of reversibly changing from a high resistance condition to a low resistance condition, or from a low resistance condition to a high resistance condition by applying specific current threshold or voltage threshold.例文帳に追加

マンガン酸化物をアモルファス基板またはアモルファス膜に堆積した２層構造物を作製することにより、特定の電流閾値、あるいは電圧閾値の印加により、高抵抗から低抵抗状態へ、低抵抗から高抵抗状態に可逆的に変化する特性を持つスイッチング素子あるいはメモリー素子が出来る。 - 特許庁

To realize a ferroelectric liquid crystal element capable of effectively suppressing light leakage due to temperature dependence of an apparent memory angle of the ferroelectric liquid crystal layer and obtaining high contrast in a wide temperature range without complicating element configuration and increasing power consumption and cost.例文帳に追加

強誘電性液晶素子において、強誘電性液晶層の見かけのメモリ角の温度依存性に起因する光漏れを効果的に抑制でき、広い温度範囲で高コントラストが得られる強誘電性液晶素子を、素子構成の複雑化、消費電力アップ、及びコストアップを伴うことなく実現する。 - 特許庁

In this synchronous type semiconductor memory element, the memory element is set by the last data strobe trailing pulse DSFP corresponding to a write-in command, and an alignment hold signal reset by a data input clock DINCLK corresponding to the write-in command is added and generated, the alignment hold signal masks an effect that the data strobe trailing pulse DSFP is applied to a data alignment part in a period in which a glitch occurs.例文帳に追加

本発明の実施形態に係る同期式半導体メモリ素子は、該当書き込みコマンドに対応する最後のデータストローブ立ち下がりパルスＤＳＦＰによってセットされ、該当書き込みコマンドに対応するデータ入力クロックＤＩＮＣＬＫによってリセットされる整列保持信号を追加生成し、前記整列保持信号は、グリッチが発生する期間において、データストローブ立ち下がりパルスＤＳＦＰがデータ整列部に印加されることをマスキングする。 - 特許庁

A thermal driving circuit for the thermal head comprising: A memory circuit (F1) for high or low memory signal outputs (1) upon clock countdown that stores and updates the dot information (DATA); a gate (G1) which outputs chopped signals synchronizing with clock signals when the memory signal (1) is high and always outputs high signals when the memory signal (1) is low; and an AND gate (G2) which outputs the AND signal to heating element (H) of the thermal head as driving signals for heating element (H) of the thermal head by inputting output of this gate, clock signals and dot information data (DATA). 例文帳に追加

ドット情報データ（DATA）をクロック信号の立下りのつど記憶・更新して該ドット情報データに応じたハイまたはローの記憶信号(１)を出力する記憶手段（Ｆ１）、この記憶手段(F１)の記憶信号(１)とクロック信号とチョッピングパルスとを入力し、記憶信号(１)がハイの時にはクロック信号と同期してチョッピングされた信号(２)を出力し、記憶信号(１)がローの時には常にハイの信号を出力するゲート(G１)、このゲート(G１)の出力とクロック信号とドット情報データ（DATA）とを入力し、これらのアンド信号をサーマルヘッドの発熱素子(H)の駆動信号(３)としてサーマルヘッドの発熱素子(H)に出力するアンドゲート(G２)、とからなるサーマルヘッドの駆動回路。 - 特許庁

The infrared abnormality detection device includes a multi-element infrared detection element array arranged in two dimensions, and includes both a storage device storing infrared output read from each element updated at a certain interval as background data while not deciding abnormality and an arithmetic device subtracting the background data stored in a memory from occasionally-output output from the infrared detection array, and outputs a result obtained by performing the subtraction as difference data.例文帳に追加

２次元に配置された多素子の赤外線検出素子アレイを持ち、異常と判断していない間、ある間隔で更新される各素子から読み出した赤外線出力を背景データとして記憶しておく記憶装置と、随時出力される赤外線検知アレイからの出力からメモリに記憶した背景データの引き算をする演算装置を持ち、引き算をした結果を差分データとして出力する。 - 特許庁

An input terminal, where a voltage Va is inputted, an output terminal for outputting an output voltage Vb to the solid-state image pickup element, a source/drain or a pair of nonvolatile memory elements, and a plurality of nonvolatile memory devices which include each terminal of accumulation gates are included, and an output voltage adjustment circuit for adjusting the output voltage Vb are included.例文帳に追加

電圧Ｖａが入力される入力端子と、固体撮像素子に対して出力電圧Ｖｂを出力する出力端子と、一対の不揮発性メモリ素子用ソース／ドレイン、蓄積ゲートの各端子を含む複数の不揮発性メモリ素子を含み、前記出力電圧Ｖｂを調整することができる出力電圧調整回路とを含む。 - 特許庁

The memory element comprises a first electrode arranged on a substrate, composite fine particles arranged on the first electrode with a layer containing an organic compound having a memory function being formed on the surface of the fine particles, and a second electrode arranged through the composite fine particles.例文帳に追加

前記の課題を解決するためになされた本発明のメモリ素子では、基板に配置された第１の電極と、該第１の電極上に配置された、メモリ機能を有する有機化合物を含む層が微粒子の表面に形成された複合微粒子と、該複合微粒子を介して配置された第２の電極から構成されることを特徴とする。 - 特許庁

The insulating film is properly used as a capacitive insulating film in a semiconductor device comprising a memory cell including a capacitor element having the capacitive insulating film between an upper electrode and a lower electrode, or as an intergate insulating film in a semiconductor device comprising a nonvolatile memory device having the intergate insulating film between a control gate electrode and a floating gate electrode.例文帳に追加

例えば、上部電極と下部電極の間に容量絶縁膜を有するキャパシタ素子で構成されたメモリセルを備える半導体装置における容量絶縁膜や、コントロールゲート電極とフローティングゲート電極の間にインターゲート絶縁膜を有する不揮発性メモリ素子を備えた半導体装置におけるインターゲート絶縁膜として好適である。 - 特許庁

A semiconductor memory device has a control circuit in which reading operation for determining the resistance state of a variable resistive element VR is executed by applying a prescribed voltage to the selected memory cell MC arranged at the crossing part of a selected bit line BL and a selected word line WL and by detecting a current Icell flowing in the selected bit line BL.例文帳に追加

半導体記憶装置は、選択されたビット線ＢＬ及び選択されたワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電圧を印加して、選択されたビット線ＢＬに流れる電流Ｉｃｅｌｌを検知することにより、可変抵抗素子ＶＲの抵抗状態を判定する読み出し動作を実行する制御回路を備える。 - 特許庁

A resistance variation memory includes: a first conductive line L2(i) extending to a first direction; a second conductive line L3(j) extending to a second direction intersecting with the first direction; and a cell unit CU2 comprising a memory element 17 and rectifying elements 13, 14, 15 connected in series between the first conductive line and the second conductive line.例文帳に追加

本発明の例に係わる抵抗変化メモリは、第一方向に延びる第一導電線Ｌ２（ｉ）と、第一方向に交差する第二方向に延びる第二導電線Ｌ３（ｊ）と、第一導電線と第二導電線との間に直列接続されるメモリ素子１７及び整流素子１３，１４，１５から構成されるセルユニットＣＵ２とを備える。 - 特許庁

When the time-width of a waveform displayed on the screen of a display element 9 according to a time-axis range set by a time-axis range setting means 13 is smaller than the time-width of a waveform stored in the waveform memory 6, part of the waveform data stored in the waveform memory 6 are read out and a waveform, based on the waveform data is displayed under magnification on the screen.例文帳に追加

時間軸レンジ設定手段１３で設定された時間軸レンジに応じて表示素子９の画面に表示される波形の時間幅が、波形メモリ６に記憶された波形の時間幅よりも小さいときに、波形メモリ６に記憶されている波形データのうちの一部の波形データを読み出して、その波形データによる波形を画面に拡大表示する。 - 特許庁

To provide a nonvolatile memory element capable of reducing the area of cells, while preventing an increase in the channel length of the nonvolatile memory cell due to the formation of a selector gate on both walls of a floating gate, and preventing a reduction in cell current, and to provide its manufacturing method and a manufacturing method of semiconductor elements using the same.例文帳に追加

選択ゲートがフローティングゲートの両方の壁に形成されて不揮発性メモリセルのチャネル長が増加するのを防止して、セル電流が減少することを防止しながら、セルの面積を減少させることのできる不揮発性メモリ素子、その製造方法及びこれを利用した半導体素子の製造方法を提供すること。 - 特許庁

An LCD driver IC chip 10 (a liquid crystal display driving device) comprises an internal semiconductor element circuit configured so that a data input circuit 11 RAM(Random Access Memory) 12 as a storage part, a logic circuit 13 as a data processing part, an output circuit 14 for outputting a signal including a latch circuit, etc., are correlated with each other.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

A ReRAM according to the present embodiment includes: a memory part formed of a three-dimensional structure in which a plurality of memory structures are laminated; and a wiring region, for example, formed in a structure in which the coating type SiO_2 film, which fills in a wide space around an element, is segmented into small ones by a SiN film.例文帳に追加

上記課題を解決するために、例えば、本実施形態のＲｅＲＡＭは、メモリ部において、メモリ構造を複数積層してなる三次元構造が形成され、例えば、配線領域において、素子の周辺部の広い空間を充填している塗布型ＳｉＯ_２膜がＳｉＮ膜によって細かく分断されてなる構造に形成されている。 - 特許庁

Moving picture data obtained by a lens group 1 and a CCD image pickup element 2 are recorded on a magnetic tape 7, and in the case that a still picture recording selector switch 13 selects still picture, a still picture memory 8 temporarily stores still picture data and the still picture data stored in the still picture memory 8 are recorded on the magnetic tape 7 in prescribed timing.例文帳に追加

レンズ群１、ＣＣＤ撮像素子２により得られた動画データを磁気テープ７に記録するとともに、静止画記録選択スイッチ１３により静止画記録を選択した際に静止画データを一時的に静止画メモリ８に蓄積させ、静止画メモリ８に蓄積された静止画データを所定のタイミングで磁気テープ７に記録する。 - 特許庁

When the average value μ is calculated at the second time and after, the photodetection circuit 10 calculates a degradation rate D of an a-Si TFT (photoelectric transducer element) from the ratio of the average value μ and the initial average value μ_0 stored in the memory 6 and updates the value of the degradation rate D stored in the memory 6.例文帳に追加

光検出回路１０は、２回目以降に平均値μを算出した場合に、今回算出した平均値μとメモリ６に保存されている初期平均値μ_０との比から、光センサ回路５に組み込まれているa-Si TFT（光電変換素子）の劣化率Ｄを算出し、メモリ６に保存している劣化率Ｄの値を更新する。 - 特許庁

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.例文帳に追加

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁

This method for manufacturing an NAND flash memory element includes a step for providing a semiconductor substrate where a drain select transistor DSL, a source select transistor SSL, and memory cell transistors connected in series between them are formed; and a step for forming an oxide film in the surface of the semiconductor substrate at both sides of the gate of the source select transistor.例文帳に追加

ドレイン選択トランジスタＤＳＬ、ソース選択トランジスタＳＳＬおよびこれらの間に直列に連結されたメモリセルトランジスタが形成された半導体基板を提供する段階と、前記ソース選択トランジスタのゲート両側の半導体基板の表面内に酸化膜を形成する段階とを含む、ＮＡＮＤフラッシュメモリ素子の製造方法を提供する。 - 特許庁

A plurality of arithmetic processing units 2_n each comprising a PE (Processing Element) and a memory are one-dimensionally connected with each other, and a plurality of the processing units 2_n transfer a process packet wherein an instruction and required data are arranged for performing processing to detect the motion vector, that is, write of image data to the memory and calculation of difference absolute values among pixels.例文帳に追加

ＰＥ（Ｐｒｏｃｅｓｓｉｎｇ Ｅｌｅｍｅｎｔ）とメモリからなる複数の演算処理ユニット２_ｎを一次元的に接続し、その複数の演算処理ユニット２_ｎにおいて、命令と必要なデータが配置されたプロセスパケットを転送させることにより、動きベクトルを検出するための処理、即ち、メモリへの画像データの書き込みや、画素どうしの差分絶対値の計算が行われる。 - 特許庁

To prevent the deterioration of the resistance to insulation of gate insulation film of a peripheral transistor for a peripheral circuit unit as well as the resistance to separation of element of a field insulation film, even when nitriding treatment for improving the quality of a tunnel insulation film in a memory cell unit is applied.例文帳に追加

メモリセル部のトンネル絶縁膜の膜質改善を行うため窒化処理を施しても、周辺回路部の周辺トランジスタのゲート絶縁膜の絶縁耐性の劣化及びフィールド絶縁膜の素子分離耐性の劣化を防止する。 - 特許庁

To provide a bit line pull-up circuit which can compensate a leakage current for preventing delay of operation and malfunction of a sense amplifier even at the time of driving a low power semiconductor memory element by compensating a leakage current generated in a bit line.例文帳に追加

ビットラインで発生する漏洩電流を補償して低電力半導体メモリ素子の駆動時にも動作遅延とかセンス増幅器の誤動作を防止する漏洩電流が補償できるビットラインプルアップ回路を提供する。 - 特許庁

At least a part of each on the bistable device and the bistable memory element is composed of an organic microcrystal, and an organic bistable layer is incorporated which changes the resistance depending on the bias voltage, thus assuring the characteristic control capability, low-cost fabrication and reduced variation in the characteristics.例文帳に追加

少なくとも一部が有機微結晶で構成され、バイアス電圧に応じて抵抗値が変化する有機双安定層を有することにより、特性制御が可能で、安価に作製でき、かつ特性ばらつきが少なくなる。 - 特許庁

When fault information is read in from the nonvolatile memory once the ignition switch is turned ON, abnormality is detected utilizing checksum, and the element abnormality information is written to other storage areas where no fault occurs.例文帳に追加

また、イグニッションスイッチがＯＮになったことを契機として、不揮発性メモリから故障情報を読み込むときに、チェックサムを利用して異常を検知し、故障が発生していない他の記憶領域に素子異常情報を書き込む。 - 特許庁

Specifically, in the thin semiconductor film, the first region is used to make a TFT (thin film transistor) for a circuit that needs a high-speed operation and the second region is used to make a memory element for an identifying ROM.例文帳に追加

具体的には、薄膜の半導体膜のうち、第１の領域を用いて、高速動作が要求される回路のＴＦＴ（薄膜トランジスタ）を形成し、第２の領域を用いて、識別用のＲＯＭに用いられるメモリ素子を形成する。 - 特許庁

There are provided a switching element 111a for turning on/off the power supply to a control board, a measuring/integrating means for measuring/integrating an operating time of the apparatus for every operation mode, and a nonvolatile memory 101c for recording the integrated operating time.例文帳に追加

制御基板への電力供給をオン／オフするスイッチ素子１１１ａと、装置の動作時間を動作モード別に計測／積算する計測／積算手段と、積算動作時間を記録する不揮発メモリ１０１ｃとを備えた。 - 特許庁

When a prescribed key is operated among operation keys 22, the data including the instruction manual stored in the memory 24 are read and a display element 23 displays the contents of the instruction manual according to the read data.例文帳に追加

操作キー２２のうちの所定のキーが操作されたとき、メモリ２４に保存された取り扱い説明書の内容のデータを読み出し、この読み出したデータにしたがって表示素子２３に取り扱い説明書の内容を表示する。 - 特許庁

The data stores include an application rule data store 222, local and private stores 224, 226, a term base data store 228, a term base translation data store 230, an ontology store 232, a translation memory 234 and a common UI element data store 236.例文帳に追加

データストアは、アプリケーション規則データストア２２２、ローカルおよび専用ストア２２４、２２６、用語ベースデータストア２２８および用語ベース翻訳データストア２３０、オントロジーストア２３２、翻訳メモリ２３４ならびに共通ＵＩ要素データストア２３６を含む。 - 特許庁

To suppress an occurrence of a crystal defect, an interface state density or the like at a main surface side of a semiconductor substrate in a method for manufacturing an element isolation in a semiconductor memory or a semiconductor arithmetic processing unit.例文帳に追加

本発明は半導体記憶装置や半導体演算処理装置における素子分離の製造方法に関し、半導体基板の主表面側における結晶欠陥や界面準位等の発生を抑制することを目的とする。 - 特許庁

When the reference slot 34 is operated, or the reading/writing operation to a memory module element mounted on the reference slot 34 is performed, the same reading/writing operation is performed for the parallel slots 36 and 38.例文帳に追加

基準スロット３４が動作する時、すなわち基準スロット３４に実装されたメモリモジュール素子に対する読み取り／書込み動作が行われる時、並列スロット３６、３８についても同様に読み取り／書込み動作が行われる。 - 特許庁

The signal processing circuit includes a feedback-coefficient change circuit that gradually changes the value of the feedback coefficient to be stored in the memory element from the allowable maximum value to the setting value while a predetermined time passes after the start.例文帳に追加

信号処理回路は、起動時から所定時間が経過するまでの間、記憶素子に格納されるフィードバック係数の値を許容最大値から設定値まで段階的に変更するフィードバック係数変更回路を備える。 - 特許庁

Respective pixels P_ji include a light transmission element 22 where the transmittable light amount varies according to a potential difference between a first electrode 20 and a second electrode 24 and a memory circuit 25 for storing the potential in the first electrode 20.例文帳に追加

各画素Ｐ_ｊｉは、第１の電極２０と第２の電極２４との間の電位差に応じて透過可能な光量が変化する光透過素子２２と、第１の電極２０にある電位を記憶しておくメモリ回路２５とを有する。 - 特許庁

When the scanning electrode line 7 is selected and a voltage rises to a high level, the thin-film transistor 17 is turned on, and a current signal flowing to the signal electrode 9 with this timing flows through the image memory element 1 to a reference electrode line 15.例文帳に追加

走査電極線７が選択されて電圧がハイレベルとなると、薄膜トランジスタ１７がオンし、このタイミングで信号電極９に流れている電流信号が画像メモリ素子１を通って基準電極線１５に流れる。 - 特許庁

In a magnetic memory structure 36, an MTJ element 37 has a cap layer 51, which is formed by laminating an internal diffusion barrier layer 511, an oxygen adsorption layer 512, and an upper metal layer 513, sequentially from a free layer 50 side.例文帳に追加

磁気メモリ構造３６におけるＭＴＪ素子３７は、フリー層５０の側から順に内部拡散バリア層５１１と酸素吸着層５１２と上部金属層５１３とが積層されてなるキャップ層５１を有している。 - 特許庁

To reduce a time required for reading image data and a capacity required for an image memory of an image data capturing device equipped with a solid-state image pickup element having a photodiode divided into two regions of a main pixel and a sub pixel.例文帳に追加

主画素と副画素とに領域分割されたフォトダイオードを持つ固体撮像素子を搭載した画像データ取込装置の画像データの読み出しに要する時間の短縮と必要となる画像メモリの容量の削減を図る。 - 特許庁

To provide a low cost inkjet recorder that can supply stable electric energy to an energy generating element without performing complicated calculation and control and can reduce a capacity of a memory for a table.例文帳に追加

複雑な演算や制御を行うことなくエネルギー発生素子に対し安定した電気エネルギーの供給を行うことができ、かつテーブルの記憶容量を削減することができる低コストなインクジェット記録装置の提供を目的とする。 - 特許庁

An arithmetic circuit 127 obtains pixel data of the target pixel of the HD signal according to the estimate equation on the basis of pixel element data xi of a prediction tap extracted from the SD signal and the coefficient data Wi corresponding to a code CL from the memory 134.例文帳に追加

演算回路１２７で、ＳＤ信号から抽出された予測タップの画素データｘｉと、メモリ１３４からのコードＣＬに対応した係数データＷiとから、推定式によりＨＤ信号の注目画素の画素データを得る。 - 特許庁

The semiconductor element, on receiving the biological information and identification information from the authentication device, performs the biometric authentication processing with the arithmetic processing section 103 using the biological registration information registered in the first memory and the received biological information.例文帳に追加

半導体素子は、認証装置から生体情報と識別情報を受信すると、第１のメモリに登録された生体登録情報と受信した生体情報を用いて演算処理部１０３により生体認証処理を行う。 - 特許庁

A memory includes: the magnetic body 31; and an element 40 having an insulator 32 which is disposed adjacent to the magnetic body 31 and directly or indirectly changes magnetic characteristics of the magnetic body 31 by applying a voltage thereto.例文帳に追加

磁性体３１と、この磁性体３１に接して配置され、電圧の印加により磁性体３１の磁気特性を直接的に、或いは、間接的に、変化させることが可能な絶縁体３２とを含む素子４０を構成する。 - 特許庁

In the method of manufacturing the ferroelectric memory element 1, a laminate in which an electrode 3 is formed on a substrate 2 and the ferroelectric layer 4 is laminated on the electrode 3 is prepared, and the laminate is heat-treated in the air atmosphere.例文帳に追加

基板２上に電極３が形成されており、電極３上に強誘電体層４が積層されている積層体を用意し、積層体を空気雰囲気下で熱処理する、強誘電体メモリ素子１の製造方法。 - 特許庁

To achieve accurate and rapid qualitative analysis, quantitative analysis, and isotope ratio analysis of an element by preventing pollution (memory effect) caused by a sample solution attached to or accumulated in an induction coupling plasma analyzer or a sample introduction device.例文帳に追加

誘導結合プラズマ分析装置および試料導入管への試料溶液の付着や滞留による汚染（メモリー効果）を抑制し、迅速かつ精確な、元素の「定性分析・定量分析・同位体比分析」を可能とする。 - 特許庁

To provide a memory element wherein a recording mark whose edge part is clear and which is fine as compared with a pattern by a conventional method can be formed, to provide a recording and reproducing method to a recording layer and to provide a recording device.例文帳に追加

従来の方法によるパターンと比較して、記録マークのエッジ部分が明瞭で、かつ、より微細な記録マークを形成することができるメモリ素子、記録層に対する記録再生方法、及び記録装置を提供する。 - 特許庁

This liquid crystal display is provided with a liquid crystal display element in which a plurality of display pixels including memory-property liquid crystal are formed by scanning electrodes R1 to Rm and signal electrodes C1 to Cn which intersect with each other in a matrix shape in a display area 25.例文帳に追加

互いに交差する走査電極Ｒ１〜Ｒｍと信号電極Ｃ１〜Ｃｎによって表示領域２５内にメモリ性液晶を含む複数の表示画素をマトリクス状に形成した液晶表示素子を備えた表示装置。 - 特許庁

To provide a clamp circuit capable of reducing the read access time, minimizing the current loss and generating a stable word line voltage at the time of a data read operation of the memory cell of a semiconductor element, and a booster circuit using it.例文帳に追加

半導体素子のメモリセルのデータ読出動作時、読出アクセスタイムを減らし、電流損失を最小化し、安定したワードライン電圧を生成することが可能なクランプ回路及びこれを用いたブースト回路を提供すること。 - 特許庁

The total control operation unit 312 selects a drive pattern that minimizes the impact on the image signal from the memory depending on the drive state of the noise source, and performs reading control in the imaging element with that control pattern.例文帳に追加

全体制御・演算部３１２はノイズ源の駆動状況に応じてメモリ部から、画像信号に与える影響を最小とする駆動パターンを選択して、当該制御パターンで撮像素子における読み出し制御を行う。 - 特許庁

To provide a method of manufacturing a flat cell-type memory semiconductor device which is capable of preventing a cell current from deteriorating and enhancing implanted element isolation ions in dose so as to reduce a leakage current between diffusion layers enough.例文帳に追加

セル電流の低下を防止することができると共に、拡散層間のリークを低減する素子分離イオン注入のドーズ量を十分高く確保することができるフラットセル型メモリ半導体装置の製造方法を提供する。 - 特許庁