「memory element」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

A phase transformation memory element comprises a lower structure having a contact plug 27, a nanowire 28 formed by extending from the surface of the contact plug 27 to the inside of the contact plug 27, and the phase transformation film 29 formed on the contact plug 27.例文帳に追加

相変化メモリ素子は、コンタクトプラグ２７を備える下部構造体と、コンタクトプラグ２７の表面からコンタクトプラグ２７の内部に延びて形成されたナノワイヤ２８と、コンタクトプラグ２７上に形成された相変化膜２９とを備える。 - 特許庁

To provide a highly reliable non-volatile memory element and a manufacturing method thereof, in which the generation of a leakage current between cells is prevented by suppressing the generation of a void in a device isolation layer when forming a conductive layer for a floating gate.例文帳に追加

フローティングゲート用導電膜の形成時に、素子分離膜内のボイドの生成を抑制することで、セルとセル間の漏れ電流を防止して信頼性の高い不揮発性メモリ素子およびその製造方法を提供する。 - 特許庁

When a shutter button 50 is fully pressed down, a main controlling part 111 writes an image picked up by a two-dimensional image pickup element 30 to a memory part 102 and also obtains a current gravity direction from a gravity direction sensor 112.例文帳に追加

シャッターボタン５０の全押しが発生したならば、主制御部１１１は、二次元撮像素子３０で撮像された画像をメモリ部１０２に書き込ませると共に、重力方向センサ１１２から現在の重力方向を取り込む。 - 特許庁

To provide a driving method of a liquid crystal display element having memory properties and performing display utilizing selective reflection of a cholesteric liquid crystal phase, by which contrast and a γ-curve are made appropriate and satisfactory display can be performed.例文帳に追加

メモリ性を有し、コレステリツク液晶相の選択反射を利用して表示を行う液晶表示素子或いは該素子を含む液晶表示装置を、コントラスト及びγ曲線を適切なものとし、良好な表示を行わせる。 - 特許庁

To provide a semiconductor device equipped with a tunnel insulation film in which a tunneling current is hard to flow in a low electric field and is easy to flow in a high electric field, and equipped with a memory element in which an electrical property is improved.例文帳に追加

低電界ではトンネル電流が流れ難く、かつ、高電界ではトンネル電流が流れ易いトンネル絶縁膜を有してなり、電気的特性の向上が図られた記憶素子を備える半導体装置を提供する。 - 特許庁

When the shutter switch is turned off (YES in S4), the image for recording is picked up (S5), the obtained image data is recorded on a memory card (S6) and also the picked-up image is displayed on the display element by using the image data (S7).例文帳に追加

そして、シャッタスイッチがオフされたときに（Ｓ４でＹＥＳ）、記録用の画像を撮像し（Ｓ５）、得られた画像データをメモリカードに記録する（Ｓ６）と共に、その画像データを用いて表示素子に撮像された画像を表示する（Ｓ７）。 - 特許庁

The IC blocks 31, 32 each carrying out actual image processing by each output from the imaging element 1 are connected, each output is individually processed, and then finally the IC blocks constitute one image and store the image to an external memory as a file.例文帳に追加

撮像素子１からの各出力毎に実際の画像処理を行うＩＣブロック３１，３２を接続し、各出力を個別に処理したうえで最終的に１つの画像を構成し、ファイルとして外部メモリに記憶する。 - 特許庁

The imaging device (1) is provided with an imaging optical system (L) for forming an optical image of an object, an imaging element (14) for converting the optical image into an electrical image signal, and a control part (2) for controlling a memory (3) to record data.例文帳に追加

撮像装置（１）は、被写体の光学像を形成する撮像光学系（Ｌ）と、前記光学像を電気的な画像信号に変換する撮像素子（１４）と、メモリ（３）にデータを記録するように制御する制御部（２）と、を備える。 - 特許庁

To eliminate display irregularity in the periphery of a display region caused by external force without providing a dummy electrode or the like in a non-display region of especially a full dot display type liquid crystal display element having a liquid crystal layer with a memory capability.例文帳に追加

特にメモリ性の液晶層を有するフルドット表示型液晶表示素子において、非表示領域にダミー電極などを設けることなく、外力などにより表示領域周辺に生じた表示ムラを解消する。 - 特許庁

The control circuit 44 recognizes an original installation site of the PLC modem device 20 and the identification information thereof from the electric signal of the light-receiving element 48 and compares the position information of the PLC modem device 20 with position information stored in the memory 46.例文帳に追加

制御回路４４は、受光素子４８からの電気信号から、ＰＬＣモデム装置２０の本来の設置場所と識別情報を知り、ＰＬＣモデム装置２０の位置情報をメモリ４６に記憶される位置情報とを対比する。 - 特許庁

To provide a semiconductor memory element, which has the same functions as those of a booster gate, in the case of an MONOS type or an MNOS type and in which the number of manufacturing processes is not increased.例文帳に追加

例えばＭＯＮＯＳ型あるいはＭＮＯＳ型といった不揮発性の電気的書き換えが可能な半導体メモリ素子であって、ブースター・ゲートと同じ機能を有し、しかも、製造工程が増えることのない半導体メモリ素子を提供する。 - 特許庁

Thermal head driving circuit comprising: A means for memory (F2) to store and update dot information data (DATA) upon clock countdown and to output high and low signals (1) for this dot information data; A gate (G3) synchronizes with clock signals to output control signals (4) which divide the power source voltage (Q1, Q2, Z1, Z2) to a power source circuit applying pressure (a) to the heating element (H) of the thermal head when memory signals (1) for this memory measure (F2) are high; and an AND gate (G4) to output driving signals (5) according to dot information data (DATA) to heating element of the thermal head by inputting clock signals and dot information data (DATA). (See Figure 3, 4) 例文帳に追加

ドット情報データ（DATA）をクロック信号の立下りのつど記憶・更新して該ドット情報データに応じたハイまたはローの記憶信号(１)を出力する記憶手段(F２)、この記憶手段(F２)からの記憶信号(１)がハイの時は、クロック信号と同期して、電源電圧を分圧させる(Q１、Q２、Z１、Z２)抑制信号(４)を、サーマルヘッドの発熱素子(H)に電圧(a )を印加する電源回路に出力するゲート(G３)、クロック信号とドット情報データ（DATA）とを入力し、ドット情報データ（DATA）に応じた駆動信号(５)をサーマルヘッドの発熱素子(H)に出力するアンドゲート(G４)、とからなるサーマルヘッドの駆動回路。 - 特許庁

The temperature controller 10 comprises a control means 14 for comparing detected temperatures of an ink temperature detecting means 11 and a dampening water temperature detecting means 12 with an optimum temperature previously set to a memory 13 to control a first thermoelectric cooling element 20 and a second thermoelectronic cooling element 40 so that the detected temperature become the same as the optimum temperature.例文帳に追加

インキ温度検出手段１１、湿し水温度検出手段１２からの検出温度と、メモリ１３に予め設定された最適温度とを比較し、検出温度を最適温度と同じとなるように、第１の熱電子冷却素子２０および第２の熱電子冷却素子４０を制御する制御手段１４を備えた温度制御装置１０とする。 - 特許庁

This magnetic random access memory comprises a substrate (1), a magnetoresistive element (5) which includes a ferromagnetic layer (8) having reversible spontaneous magnetization and whose resistance changes according to the direction of the spontaneous magnetization and which is formed above the substrate (1), and wiring (1) through which a current for generating a magnetic field applied to the magnetoresistive element (5) flows.例文帳に追加

本発明による磁気ランダムアクセスメモリは，基板（１）と、反転可能な自発磁化を有する強磁性層（８）を含み，自発磁化の方向に応じて抵抗が変化し，且つ，前記基板（１）の上方に形成された磁気抵抗素子（５）と，磁気抵抗素子（５）に印加される磁場を発生する電流を流すための配線（１１）とを備えている。 - 特許庁

A processing unit U1 of the exposure head 10 has a first drive circuit DR11 supplying the first drive current Ip1 to a first light emitting element P11, a second drive circuit DR12 supplying the second drive current Ip2 to a second light emitting element P12, a compensating circuit C1, and a memory circuit M1 supplying a compensation value to the compensating circuit C1.例文帳に追加

露光ヘッド１０の処理ユニットＵ１は、第１の発光素子Ｐ１１に第１駆動電流Ｉp1を供給する第１駆動回路ＤＲ１１と、第２の発光素子Ｐ１２に第２駆動電流Ｉp2を供給する第２駆動回路ＤＲ１２と、１つの補正回路Ｃ１と、当該補正回路Ｃ１に補正値を供給する１つのメモリ回路Ｍ１とを有する。 - 特許庁

The image pick-up device 10 comprises: an image pick-up element 19 for photographing an image focused by a lens 11 to obtain the image; and a control part 17 which allows the image pick-up element 19 to photograph the image ranging over plural times by a one time release operation, and writes a plurality of the obtained images into a semiconductor memory 30 as a single still image form file.例文帳に追加

撮像装置１０は、レンズ１１によって結ばれる像を撮影して画像を得る撮像素子１９と、前記撮像素子１９に対して、１度のレリーズ操作により複数回にわたって前記像を撮影させ、得られた複数の前記画像を１つの静止画形式のファイルとして半導体メモリ３０へ書き込む制御部１７とを具備する。 - 特許庁

The nonvolatile memory element includes: an oxide of fluorite structure including cerium and a metal element which can be trivalent differing from cerium; and a recording layer in which transition is made possible between a plurality of states having mutually different resistances according to at least either voltage to be applied or current to be energized.例文帳に追加

セリウムと、３価を取り得る金属元素であってセリウムとは異なる金属元素と、を含む蛍石型構造の酸化物を含み、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移可能な記録層を備えたことを特徴とする不揮発性記憶素子が提供される。 - 特許庁

The switch element includes an adder that sums two or more input data when the input data has the same address in the shared memory and a controller 140 that is adapted to select an output switch port by operating the switch element and processing an address at an addressable location to select the output switch port.例文帳に追加

スイッチ素子は、さらに、入力データがメモリ手段内において同一のアドレスを有しているとき、２つまたはそれ以上の入力データの和をとる加算手段と、スイッチ素子の作動を行い、アドレス指定可能な位置のアドレスを処理することによって出力スイッチポートを選択するのに適合したプロセッサー手段１４０とを有する。 - 特許庁

The magnetic memory device includes an active area 11 formed in a first direction; an MTJ element 12, formed on the active area 11 and storing data by a change in the resistance value; and a gate electrode (word line WL) of cell transistors T1 and T2, formed on the active area 11 on both sides of the MTJ element 12 in a second direction orthogonal to the first direction.例文帳に追加

第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。 - 特許庁

The split-gate type flash memory element is provided with a silicon epitaxial layer which is formed in an active region of a bulk silicon substrate, and an insulating film for preventing distrubances which is formed on the bulk silicon substrate between the source and the drain of the element, wherein the insulating film for distrubance prevention is formed, using an STI formation process.例文帳に追加

バルクシリコン基板の活性領域に形成されているシリコンエピタキシャル層と、素子のソース及びドレイン間のバルクシリコン基板に形成されているディスターバンス防止用絶縁膜とを備えるスプリットゲート型フラッシュメモリ素子であり、該スプリットゲート型フラッシュメモリ素子では、ディスターバンス防止用絶縁膜は、ＳＴＩ形成工程を利用して形成される。 - 特許庁

A switch circuit SW1 is provided in a MRAM containing, for example, a TMR element Rij and an N channel MOS transistor Mij to apply either the reference voltage VrefN or the burn-in test reference voltage VrefB larger than the reference voltage VrefN to a memory element.例文帳に追加

例えばＴＭＲ素子ＲｉｊおよびＮチャネルＭＯＳトランジスタＭｉｊをメモリ素子として含むＭＲＡＭの場合において、参照電圧ＶｒｅｆＮをメモリ素子に印加するか、あるいは、参照電圧ＶｒｅｆＮよりも大きな値のバーンインテスト用参照電圧ＶｒｅｆＢをメモリ素子に印加するかを切り換えることが可能な切り換え回路ＳＷ１を設ける。 - 特許庁

To improve the reliability and robustness against characteristic degradation factors such as Vt variations and disturbing noises in the built-in MOS transistors in a semiconductor memory device which compares and reads the resistances of an electric fuse which is a 1st resistor element before and after it is blown out and the resistance of the reference resistor which is a 2nd resistor element.例文帳に追加

第１の抵抗素子である電気ヒューズが溶断する前後の抵抗と第２の抵抗素子であるリファレンス抵抗の抵抗との比較読み出しを行う半導体記憶装置において、内蔵するＭＯＳトランジスタのＶｔバラツキや外乱ノイズ等の特性劣化要因に対する耐性の向上および信頼性の向上を図ること。 - 特許庁

An address character string structure analysis section 11 analyzes an address character string structure with respect to an address data selected from an input data for speech conversion, on the basis of data recorded in an address speech conversion application rule data memory section 8, and a structure data element analysis section 12 for address speech conversion decomposes the address data for each element of the structure.例文帳に追加

入力した音声変換用データから選択した住所データを、住所文字列構造体分析部１１が、住所音声変換適用規則データ記憶部８に記録されたデータに基づき住所文字列構造体の分析を行い、住所音声変換用構造体データ要素分解部１２は住所データを構造体の要素毎に分解する。 - 特許庁

The NAND flash memory 100 has a columnar floating gate formed on an element region via a gate insulating film, a diffusion layer formed on regions located on both sides of the floating gate out of the element region, and a control gate formed so as to surround the periphery of the floating gate via an IPD film formed on the side surfaces of the floating gate.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００のメモリセルは、素子領域上にゲート絶縁膜を介して形成された柱状の浮遊ゲートと、素子領域のうち浮遊ゲートの両側に位置する領域に形成された拡散層と、浮遊ゲートの側面に形成されたＩＰＤ膜を介して前記浮遊ゲートの周囲を囲むように形成された制御ゲートと、を有する。 - 特許庁

To provide a data generating method for generating numerical data for calculation capable of reducing the computational amount and memory amount required for the structural analysis by a finite element method from an analytic model based on the finite element method concerning an analytic model equipped with an attachment such as an electrode for restricting a vibration mode on a part of the surface of a structure.例文帳に追加

構造体の表面の一部に振動モードを拘束する電極等の付着物を設けた解析モデルに対して、有限要素法による解析モデルから有限要素法等の構造解析に必要となる計算量及びメモリ量を減らすことができる計算用数値データを生成するデータ生成方法を提供する。 - 特許庁

The electronic circuit comprises a power supply section generating an internal power supply from electromagnetic energy received via the coil, a temperature-sensitive element section sensitive to the temperature of the object, a sensing circuit for detecting the output from the temperature- sensitive element section, a section for transmitting the output from the sensing circuit via the coil, and a memory for storing an ID number inherent to the spherical semiconductor.例文帳に追加

特に電子回路としてコイルを介して受電される電磁エネルギから内部電源を生成する電源部、測定対象物の温度に感応する感温素子部、感温素子部の出力を検出するセンシング回路、センシング回路の出力をコイルを介して送信する送信部、球状半導体に固有なＩＤ番号を記憶するメモリを設ける。 - 特許庁

A control gate line CGL is connected to a plurality of memory cells MC arrayed in a y direction side by side in common and arrayed extending in the y direction, and the control gate line CGL has a first width D2 on the element region 10 and a second width D1 wider than the first width D2 on the element isolation region 20.例文帳に追加

ｙ方向に並んで配列された複数のメモリセルＭＣに共通に接続されｙ方向に延びるように制御ゲート線ＣＧＬが配列され、制御ゲート線ＣＧＬは素子領域１０上では第１の幅Ｄ２を有する一方素子分離領域２０上では第１の幅Ｄ２より広い第２の幅Ｄ１を有する。 - 特許庁

The resistive memory device includes a first conductive line 11 on a substrate, the vertical selection diode 12 comprising a nanowire or a nanotube and being arranged over the first conductive line 11, a resistive element 13 including a resistive layer 13B arranged over the vertical selection diode 12; and a second conductive line 14 arranged over the resistive element 13.例文帳に追加

本発明の抵抗性メモリ素子は、基板上の第１導電配線１１と、該第１導電配線１１上に位置し、ナノワイヤまたはナノチューブからなる垂直選択ダイオード１２と、該垂直選択ダイオード１２上に位置し、抵抗層１３Ｂを備える抵抗要素１３と、該抵抗要素１３上の第２導電配線１４とを備える。 - 特許庁

The one-ends of respective variable resistor elements 2 capable of storing information by changes of electric resistance are mutually connected and one electrode of a selection element 3 constituted of a MOSFET or a diode element for selecting two or more variable resistor elements 2 in common is connected to the one-ends of respective variable resistor elements 2 to constitute a memory cell.例文帳に追加

電気抵抗の変化により情報を記憶可能な可変抵抗素子２を複数備え、各可変抵抗素子２の一端同士を接続し、複数の可変抵抗素子２を共通に選択するＭＯＳＦＥＴまたはダイオード素子で構成される選択素子３の一つの電極と各可変抵抗素子の前記一端とを接続して、メモリセルを構成する。 - 特許庁

Then the control part 30 lights the light source 10, corrects the signal input to the control part 30 when the wavelength of the light reaching the first light receiving element 20A is the same as the wavelength of the light reaching the second light receiving element 20B by the signal stored in the memory part 35, and generates information of pulse or pulse wave based on the corrected signal.例文帳に追加

次に制御部３０は、光源１０を点灯させ、第１受光素子２０Ａに到達する光の波長を第２受光素子２０Ｂに到達する光の波長と同じとした時に制御部３０に入力される信号を、記憶部３５に記憶した信号で補正し、補正された信号に基づいて脈拍や脈波の情報を生成する。 - 特許庁

A tag label creating device 2 has an antenna 14 for sending and receiving signals to and from a wireless tag circuit element To provided on a tape 100 for a printed tag label; a high frequency circuit 21 for accessing the wireless tag circuit element To via the antenna 14; a control circuit 30 for controlling the operation of the entire device 2 for creating tag labels; and a memory part 300.例文帳に追加

タグラベル作成装置２は、印字済タグラベル用テープ１１０に備えられる無線タグ回路素子Ｔoとの間で信号の送受を行うアンテナ１４と、このアンテナ１４を介し無線タグ回路素子Ｔoへアクセスするための高周波回路２１と、タグラベル作成装置２全体の動作を制御するための制御回路３０と、メモリ部３００とを有する。 - 特許庁

To provide a data rewriting method improving deterioration in write and erasing speed when continuously rewriting data of a cross point type memory cell array of a variable resistance element of which the electric resistance is varied by applying electric stress, control of a resistance value of the variable resistance element after write and erasure is facilitated, and high reliability can be attained.例文帳に追加

電気的ストレスの印加により電気抵抗が変化する可変抵抗素子のクロスポイント型メモリセルアレイのデータを連続的に書き換える場合の書き込み及び消去速度の劣化を改善し、書き込み及び消去後の可変抵抗素子の抵抗値の制御を容易化し、高い信頼性を実現可能なデータ書き換え方法を提供する。 - 特許庁

The semiconductor memory device also includes a first interconnection layer 35 for electrically connecting one end of the first variable-resistance element 10 and one end of the second MOSFET 20 to the bit line BL and a second interconnection layer 35 for electrically connecting one end of the second variable-resistance element 10 and one end of the first MOSFET 20 to the bit line /BL.例文帳に追加

さらに、第１の抵抗変化素子１０の一端及び第２のＭＯＳＦＥＴ２０の一端とビット線ＢＬとを電気的に接続する第１の配線層３５と、第２の抵抗変化素子１０の一端及び第１のＭＯＳＦＥＴ２０の一端とビット線／ＢＬとを電気的に接続する第２の配線層３５とを含む。 - 特許庁

The nonvolatile semiconductor memory device is provided with a switching structure, and a resistive element (12) which is electrically connected to the switching structure and presents one reset resistance state and at least two set resistance states.例文帳に追加

本発明の不揮発性半導体メモリ素子は、スイッチング構造体と、前記スイッチング構造体と電気的に接続され、１つのリセット抵抗状態及び少なくとも２つ以上のセット抵抗状態を呈する抵抗体（１２）と、を備えることを特徴とする。 - 特許庁

A method for driving a semiconductor device having the structure includes making the first transistor into a conductive state, setting a first source terminal or a first drain terminal to a fixed potential, and thereby stably writing in a potential in the capacitor element, when writing the potential in a memory cell.例文帳に追加

上記構成の半導体装置の駆動方法において、メモリセルに書き込みを行う場合、第１のトランジスタを導通させて第１のソース端子または第１のドレイン端子を固定電位とし、容量素子に安定した電位の書き込みを行う。 - 特許庁

A dummy layer is formed on an element separating area in a logical operation circuit by patterning a stopper layer and a first conductive layer in a memory area as well as the stopper layer and the first conductive layer in a logical operation circuit area.例文帳に追加

メモリ領域内のストッパ層と第１導電層とをパターニングするとともに、ロジック回路領域内のストッパ層と第１導電層とをパターニングすることにより、ロジック回路内の前記素子分離領域上にダミーゲート層を形成する。 - 特許庁

The memory element comprises a write line provided on a semiconductor substrate, an oxide film provided on the upper-side surface of the write line, a seed layer which contacts an oxide film, and an MTJ cell which is connected to the upper part of the seed layer and overlaps with the write line.例文帳に追加

半導体基板上に備えられるライトラインと、ライトライン上側表面に備えられる酸化膜と、酸化膜に接触されるシード層と、シード層上部に接続され、ライトラインと重なるＭＴＪセルを含むことを特徴とするメモリ素子である。 - 特許庁

This electronic camera has a plurality of operation modes including a photographing mode where picture data denoting an object image obtained via an image pickup lens 10 and a solid-state image pickup element 30 or the like are recorded on a memory card 26 which is inserted and detached into/from the camera main body.例文帳に追加

この電子カメラは、撮影レンズ１０及び固体撮像素子３０等を介して得られる被写体像を示す画像データを、カメラ本体に挿脱されるメモリカード２６に記録させる撮影モードを含む複数の動作モードを有している。 - 特許庁

In a program/program-verify cycle and a erase/erase-verify cycle, a non-volatile storage element over-writen preventing circuit masks a mode enable-mask internal signal line 111 by a pass signal outputted by a memory control circuit 103 through a verify-pass signal line 110.例文帳に追加

プログラム／プログラムベリファイサイクル、イレーズ／イレーズベリファイサイクルにおいてメモリ制御回路１０３がベリファイパス信号線１１０を介して出力するパス信号により不揮発性記憶素子過書込防止回路はモードイネーブルマスク内部信号線１１１をマスクする。 - 特許庁

To provide a programming method of a flash memory element for preventing occurrence of a program disturbance phenomenon wherein the threshold voltage of a program-inhibited cell is changed, by increasing a channel boosting potential.例文帳に追加

本発明は、チャネルブースティングポテンシャルを増加させ、プログラム禁止セルのしきい値電圧が変更されるプログラムディスターバンス現象が発生するのを防止することができるフラッシュメモリ素子のプログラム方法を提供することを可能にすることを目的としている。 - 特許庁

The calculation part 17 decides on the annealing temperature that can obtain the desired electrical characteristics for each of the plurality of regions, based on the shape parameter of the element corresponding to the region under manufacturing on the substrate, in reference to the memory part 16.例文帳に追加

演算部１７は、複数の領域の各々ごとに、基板上の製造中の当該領域に対応する素子の形状パラメータに基づいて、記憶部１６を参照して、所望の電気的特性を得られるアニール温度）を決定する。 - 特許庁

In the split-gate type flash memory element, a floating gate and a control gate are sequentially formed so as to be self-aligned by the sidewall of a mask pattern after forming the mask pattern on a semiconductor substrate before forming the floating gate and the control gate.例文帳に追加

フローティングゲート及びコントロールゲートを形成する前に半導体基板上にマスクパターンを形成した後、マスクパターンの側壁によって自己整列されるようにフローティングゲート及びコントロールゲートを順次形成するスプリットゲート型のフラッシュメモリ素子。 - 特許庁

The control element is disposed in the region directly under the memory elements as viewed from the top.例文帳に追加

そして、前記制御素子を覆う樹脂と、前記制御素子の上に配置され、前記樹脂に接し前記制御素子により制御されるメモリ素子と、を備え、上面からみて、前記メモリ素子の直下領域内に前記制御素子が配置されていることを特徴とする。 - 特許庁

A measuring surface is divided into a plurality of regions r1a1-r2a8, the representative value of each region is calculated from a plurality of element values constituting this area and stored in a memory means, and the digitized in-plane distribution is calculated on the basis of the representative value.例文帳に追加

被測定面を複数の領域ｒ１ａ１〜ｒ２ａ８に分割し、各領域を構成する複数の要素値から当該領域の代表値を算出して記憶手段に格納し、代表値に基づいて、数値化した面内分布を算出する。 - 特許庁

A correction object selection function section 182 selects an image pickup element of a correction object with priority imparted to a defect in an area near the middle of an image while taking a correction number into account and stores defect information to a defect address memory 38b.例文帳に追加

補正対象選択機能部182 は、欠陥アドレスメモリ38a からの画像データ180cのうち、画面中央近傍領域の欠陥を優先させて、補正数を考慮して補正対象の撮像素子を選択して欠陥情報を欠陥アドレスメモリ38b に記憶させる。 - 特許庁