「memory element」に関連した英語例文の一覧と使い方(80ページ目) - Weblio英語例文検索

A recording thin film 3 is formed between a first electrode 1 and a second electrode 4, and a memory element 10 contains any one from among elements Cu, Ag and Zn with its size as 70 nm or less, at a layer 2 containing at least oxygen and rare earth in the recording thin film 3 that is within or adjacent to the recording thin film 3.例文帳に追加

第１の電極１と第２の電極４との間に記憶用薄膜３が挟まれて構成され、この記憶用薄膜３に少なくとも酸素と希土類元素とを有して成り、記憶用薄膜３内もしくは記憶用薄膜３と接している層２に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、素子サイズが７０ｎｍ以下である記憶素子１０を構成する。 - 特許庁

The unit cell 200 of a multi bit nonvolatile memory element comprises a plurality of channels 215 and 220 formed vertically, storage nodes 225 and 230 formed vertically on the outside of that channel, a control gate 240 surrounding the upper part of that channel and storage node and the side face of the storage node, and an insulating film 235 interposed between that channel, storage node and control gate.例文帳に追加

マルチビット不揮発性メモリ素子の単位セル２００は、垂直に形成された複数のチャンネル２１５，２２０と、そのチャンネルの外側に垂直に形成されたストレージノード２２５，２３０と、そのチャンネル及びストレージノードの上部とストレージノードの側面とを取り囲んでいる制御ゲート２４０と、そのチャンネル、ストレージノード及び制御ゲートの各間に介在された絶縁膜２３５と、を含む。 - 特許庁

In an operation input period during which position information is input to a touch panel, a scanning signal is supplied to a plurality of scanning lines to select pixels connected to the scanning lines, and a touch panel signal is supplied to a memory circuit through a data line and a pixel switching element, so that response of writing of display by the touch panel signal can be improved.例文帳に追加

タッチパネルに位置情報が入力される操作入力期間において、複数の走査線に対して同時に走査信号を供給して当該走査線に接続された画素を選択し、タッチパネル信号をメモリ回路にデータ線及び画素スイッチング素子を介して供給することとしたので、タッチパネル信号による表示の書き込みのレスポンスを向上させることができる。 - 特許庁

A cartridge for biochemical analysis 7, which houses a plurality of dry analytical elements 11 corresponding to a plurality of measurement items required for measurement of a specimen and is supplied to a biochemical analyzer, includes a memory element 75 storing calibration curve data of the all dry analytical elements within an expiration date at the time of manufacture and shipment of the cartridge for biochemical analysis 7.例文帳に追加

検体の測定に必要な複数の測定項目に対応する複数の乾式分析素子１１を収納するとともに、生化学分析装置に供給する生化学分析用カートリッジ７に、生化学分析用カートリッジ７の製造時または出荷時に有効期限内である全ての乾式分析素子の検量線データを記憶した記憶素子７５を備える。 - 特許庁

A through-hole 43 and a contact hole 21, which connect the lower electrode 49 of the noise reduction capacitor Cn to an N+-type semiconductor region 6 are wider in opening area than a through-hole 43 and a contact hole 21 which connect the data storage capacitor element Cs to either of the source and drain (N--type semiconductor region 11) of the memory cell selection MISFET Qs.例文帳に追加

また、ノイズ対策用容量素子Ｃn の下部電極４９とｎ^+ 型半導体領域６とを接続するスルーホール４３とコンタクトホール２１の開孔面積は、情報蓄積用容量素子Ｃs とメモリセル選択用ＭＩＳＦＥＴＱs のソース、ドレイン（ｎ^- 型半導体領域１１）の一方とを接続するスルーホール４３とコンタクトホール２１の開孔面積よりも広い。 - 特許庁

In the floating gate forming method of a flash memory element, by removing an oxynitride film for hard mask through multi-strip, seams are prevented from occurring in poly deposition for the floating gate, and by blank-etching of poly for the foating gate and making the upper end of the poly for the floating gate round, a void is prevented from occurring in poly deposition for a control gate.例文帳に追加

フラッシュメモリ素子のフローティングゲート形成方法において、ハードマスク用窒化膜をマルチストリップを通じて除去することにより、フローティングゲート用ポリ蒸着時にシームが発生することを防止し、フローティングゲート用ポリをブランクエッチングしてフローティングゲート用ポリの上端の角部を丸くすることにより、コントロールゲート用ポリ蒸着時にボイドが発生することを防止する。 - 特許庁

The drive device 20A includes a nonvolatile memory element 23 storing a coefficient α included in a function that represents correlation between a temperature change amount of the liquid crystal layer 12 with respect to a reference temperature T0 and a variation in a phase modulation amount in the liquid crystal layer 12, and computes to correct a voltage value by using the temperature indicated by the temperature signal Stemp and the coefficient α.例文帳に追加

駆動装置２０Ａは、液晶層１２の基準温度Ｔ０に対する温度変化量と、液晶層１２における位相変調量の変動量との相関を表す関数に含まれる係数αを予め記憶している不揮発性記憶素子２３を有し、温度信号Ｓｔｅｍｐに示された温度と係数αとを使用して、電圧の大きさを補正するための演算を行う。 - 特許庁

The multiport memory element comprises a global data bus having a plurality of bus lines; a plurality of data transmission and reception blocks having a current sensing system transceiver for exchanging data with the global data bus, a plurality of banks and ports; a plurality of switching means for discharging each bus line in the global data bus by responding to an initialization signal; and an initialization signal generation means for generating the initialization signal.例文帳に追加

複数のバスラインを備えるグローバルデータバスと、前記グローバルデータバスとデータを交換するための電流センシング方式の送受信器を備え、かつ複数のバンク及びポートを備える、複数のデータ送受信ブロックと、初期化信号に応答して前記グローバルデータバスの各バスラインを放電させるための複数のスイッチング手段と、前記初期化信号を生成するための初期化信号の生成手段と、を備える。 - 特許庁

An optical memory element comprising an aggregate of luminescent nanoparticles having a function to increase its intensity of fluorescence by irradiation with exciting light is irradiated with exciting light at an irradiation intensity controlled according to information to be recorded, and the intensity of the fluorescence of the aggregate of the luminescent nanoparticles within an area irradiated with the exciting light is selectively increased to a saturation value corresponding to the controlled irradiation intensity, whereby recording is achieved.例文帳に追加

励起光の照射により、その蛍光強度が増加する機能を持つ発光性微粒子の集合体を含む光メモリ素子に、励起光を、記録情報に応じて制御された照射強度で照射し、励起光が照射された領域内の発光微粒子の集合体の蛍光強度を、制御された照射強度に対応した飽和値まで、選択的に増加せしめ、記録を行う。 - 特許庁

The method relates to manufacturing a memory element composed of a first electrode, a second electrode and a variable resistance thin film connected between the first electrode and the second electrode and includes a process for forming a first iron oxide film as a variable resistance thin film and a process for heat treating the first iron oxide film in an atmosphere including no oxygen to change it into a second iron oxide film.例文帳に追加

本発明は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に接続される可変抵抗薄膜から成る記憶素子の製造方法であって、可変抵抗薄膜として、第１の酸化鉄膜を形成する工程と、第１の酸化鉄膜を酸素が存在しない雰囲気で熱処理して、第２の酸化鉄膜へと変化させる工程とを含む事を特徴とする。 - 特許庁

A nonvolatile memory element includes a substrate; a tunnel insulating film formed on the substrate, a floating gate formed on the tunnel insulating film, a dielectric film formed to cover the upper part and one wall of the floating gate, a selector gate formed on one wall of the dielectric film, and source/drain regions formed on the substrate exposed to either one of the selector gate and the floating gate.例文帳に追加

本発明の不揮発性メモリ素子は、基板と、該基板上に形成されたトンネル絶縁膜と、該トンネル絶縁膜上に形成されたフローティングゲートと、前記フローティングゲートの上部と一方の壁を覆うように形成された誘電体膜と、前記誘電体膜の一方の壁に形成された選択ゲートと、該選択ゲートと前記フローティングゲートとの一方に露出された前記基板に形成されたソース／ドレイン領域とを含む。 - 特許庁

A control element 21 of the IC card 2 is configured to determine whether or not access object data designated in response to the access request of data given from the IC card processor are significant data, and to, when it is determined that the access object data are significant data by this determination, read the significant data according to the leading address in the data memory 22 of the significant data stored in the pointer table.例文帳に追加

ＩＣカード２の制御素子２１は、上記ＩＣカード処理装置から与えられたデータのアクセス要求において指定されるアクセス対象のデータが重要データであるか否かを判定し、この判定によりアクセス対象のデータが重要データであると判定した場合、上記ポインタテーブルに記憶されている当該重要データの前記データメモリ２２における先頭アドレスに従って当該重要データを読み出す。 - 特許庁

The image reading apparatus includes a sensor having a plurality of image pickup elements, a correcting section for correcting each of pixel data of the image data of the read image, according to the characteristics of each image pickup element, and a memory as an SDRAM for storing a plurality of kinds of correction data including a plurality of correction value data to be used in correction processing and different corresponding to each of the plurality of reading modes.例文帳に追加

画像読取装置は、複数の撮像素子を有するセンサーと、読み取った画像の画像データの各画素データに対して、撮像素子ごとの特性に応じた補正処理を行う補正部と、補正処理を行う際に用いる複数の補正値データを含む補正データであって、複数種の読取モード毎に対応した異なる複数種の補正データを格納するＳＤＲＡＭであるメモリーとを備える。 - 特許庁

A chemical mechanical polishing step of a trench element separating film 29 is performed by a slurry having a high polishing selection ratio to an oxide film 23 rather than to a nitride film 25, a self-alignment floating gate is formed by a slurry having a high polishing selection ratio to a polycrystal silicon rather than to the oxide film, so that the flash memory cell is manufactured.例文帳に追加

窒化膜２５より酸化膜２３に対して高い研磨選択比を有するスラリーでトレンチ素子分離膜２９の化学的な機械的な研磨（Ｃｈｅｍｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程をおこない、酸化膜より多結晶シリコンに対して高い研磨選択比を有するスラリーで自己整列フローティングゲートを形成してフラッシュメモリ素子を製造することを特徴とする。 - 特許庁

In this water and hot water mixing device having a valve arranged movably in a housing and discharging mixed water having the set temperature, one spring made of a shape memory element is arranged in the front and rear of the axial direction of the valve to correspond to the fluctuation of a mixed water temperature, and the valve is moved to correspond to the fluctuation of a hot water supply temperature.例文帳に追加

前記課題を解決するために本発明が採用した手段は、ハウジング内に移動自在に配設されたバルブを有し、設定した混合水の温度を吐出する湯水混合装置において、バルブの軸方向前後に形状記憶素子製のスプリングを１つずつ配設し、混合水温度の変動に対応させて、さらに湯の供給温度の変動に対応してもバルブを移動させるようにした。 - 特許庁

A cable finding device comprises a magnetoelectric transducer that detects magnetic flux generated by a searched-for cable in the vicinities of an electromagnetic conversion element; memory means that records first phase information acquired from a reception search signal; and a phase determination circuit that compares second phase information acquired from the reception search signal detected in the searched place by the magnetoelectric transducer with the first phase information.例文帳に追加

本発明は、前記電磁変換素子の近傍で前記ケーブルによって生じる磁束を、前記磁電変換素子で検出し、前記受信探査信号から取得された第１の位相情報を記録する記憶手段と、探査場所にて前記磁電変換素子により検出する受信探査信号から取得する第２の位相情報を前記第１の位相情報と比較する位相判定回路を備えることを特徴とする。 - 特許庁

A nonvolatile memory element comprises a semiconductor substrate, a tunnel oxide film formed on one region of the semiconductor substrate, the floating gate of a trench structure formed on the tunnel oxide film, a control gate formed in the internal space of the trench structure of the floating gate, and an insulating film between the gates formed between the floating gate and the control gate.例文帳に追加

本発明に係る不揮発性メモリ素子は、半導体基板と、前記半導体基板の一領域上に形成されるトンネル酸化膜と、前記トンネル酸化膜上に形成されるトレンチ構造の浮遊ゲートと、前記浮遊ゲートのトレンチ構造の内部空間に形成される制御ゲートと、前記浮遊ゲートと制御ゲートの間に形成されるゲート間の絶縁膜とを含んで構成されることを特徴とする。 - 特許庁

The image display device 10B is equipped with a reference azimuth setting section 11b which sets a reference azimuth, a relative azimuth calculating section 12B which calculates a relative azimuth from the reference azimuth, a terminal device 20 which transmits the relative azimuth information to the external memory 30, and receives the image information meeting the relative azimuth information, and an image display element 16B which displays the received image information.例文帳に追加

画像表示装置１０Ｂは、基準方位を設定する基準方位設定部１１Ｂと、基準方位から相対方位を算出する相対方位算出部１２Ｂと、相対方位情報を外部記憶装置３０に送信するとともに、該相対方位情報に応じた画像情報を受信する端末装置２０と、受信した画像情報を表示する画像表示部１６Ｂとを備える。 - 特許庁

To provide a method of manufacturing a ferroelectric thin film, capable of satisfactorily crystallizing an amorphous ferroelectric layer or its precursor layer, thereby enabling obtaining a ferroelectric thin film having an excellent ferroelectric characteristic, and further enabling exact control of the grain size of crystal, and to provide a piezoelectric element having a ferroelectric thin film obtained by this manufacturing method, and a ferroelectric memory.例文帳に追加

非晶質の強誘電体層またはその前駆体層を良好に結晶化し、これによって良好な強誘電体特性を有する強誘電体薄膜を得ることができ、さらには結晶粒径の精密な制御をも可能にする強誘電体薄膜の製造方法と、この製造方法によって得られた強誘電体薄膜を有する圧電素子、及び強誘電体メモリを提供する。 - 特許庁

In a TC parallel unit serially connected type ferroelectric memory, a dummy upper electrode 25 which is not connected to another element is disposed in a capacitor of a terminal end of the block in which a block selecting transistor 6 or a plate line is disposed, so that an upper electrode 20 in the capacitor used for the cell is not disposed at an outermost periphery to prevent a deterioration of the ferroelectric capacitor characteristics.例文帳に追加

ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、ブロック選択トランジスタ６、又は、プレート線が配置されるメモリセルブロックの終端のキャパシタ内に、他の素子に接続されないダミー上部電極２５を配置し、メモリセルに使用しているキャパシタ内の上部電極２０が最外周にこない様にして、ブロック終端部における、強誘電体キャパシタ特性の劣化を防止する。 - 特許庁

The memory element includes a first and second impurity areas in which one substance among Sb, Ga, or Bi is contained as a dopant and are formed on a semiconductor substrate, respectively, a dielectric film which is formed adjacent to each of the first and second regions on the semiconductor substrate and contains an charge storage layer and a high dielectric layer, and a gate electrode layer formed on the dielectric film.例文帳に追加

半導体基板にＳｂ、ＧａまたはＢｉのうち何れか一つの物質をドーパントとして含んでそれぞれ形成された第１及び第２不純物領域と、半導体基板上に第１及び前記第２不純物領域とそれぞれ接して形成され、電荷保存層及び高誘電体層を含む絶縁膜と、絶縁膜上に形成されたゲート電極層と、を含む半導体メモリ素子。 - 特許庁

The memory element is obtained by forming a recording layer containing at least a photochromic compound and an electron accepting compound on a supporting substrate and further locating a reflective layer on the recording layer or between the recording layer and the supporting substrate if necessary, wherein the electron accepting compound is a Lewis acid compound and the number of carbons in a long chain structure moiety except a Lewis acid moiety is ≤12.例文帳に追加

少なくともフォトクロミック化合物および電子受容性化合物を含む記録層を支持基板上に形成し、必要に応じてさらに概記録層の上又は概記録層と前記支持基板との間に反射層を設けたメモリ素子であって、該電子受容性化合物がルイス酸化合物であり、ルイス酸部位を除く長鎖構造部位の炭素数が１２以上であることを特徴とするメモリ素子。 - 特許庁

To provide a method of forming an element isolation layer of a semiconductor memory device, capable of filling a fluid first insulating film on the bottom surface of a trench, forming a second insulating film, then performing a dry etching process and a wet etching process and reducing the amount of fluorine (F) included in the second insulating film while expanding the top width of the trench.例文帳に追加

本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。 - 特許庁

A printing apparatus in which a toner cartridge having a memory element with information on the handling of toner recorded thereon can be loaded includes: an instruction receiving means for receiving an instruction to print the information; a reading means for reading the information on the handling of the toner from the loaded toner cartridge; and a printing means for printing the information on the read handing of toner.例文帳に追加

トナーの扱いに関する情報を記録した記憶素子を備えたトナーカートリッジを装填可能な印刷装置であって、前記情報を印刷する旨の指示を受け付ける指示受け付け手段と、前記指示に基づいて、装填されたトナーカートリッジからトナーの扱いに関する情報を読み出す読み出し手段と、前記読み出したトナーの扱いに関する情報を印刷する印刷手段とを備えることを特徴とする印刷装置。 - 特許庁

The memory lock system of microelectronics includes: a computer interface for performing connection to an external computer; a biometric interface receiving biometric data input to a biometric sensor by a user; a controller connected to the biometric interface and the computer interface; a biometric data storage device for storing the raw and/or processed biometric data; and a large-capacity storage element for storing accessed data.例文帳に追加

マイクロ電子工学のメモリロックシステムは、外部のコンピュータに接続するためのコンピュータ・インタフェースと、バイオメトリック・センサに接続されて、ユーザがバイオメトリック・センサに入力するバイオメトリック・データを受信するように構成されたバイオメトリック・インタフェースと、バイオメトリック・インタフェースとコンピュータ・インタフェースに接続された制御装置と、生の、および/または、処理されたバイオメトリック・データを保存するためのバイオメトリック・データ記憶装置と、アクセスされるデータを保存するための大容量記憶素子を含む。 - 特許庁

Resin-made core/clad members 20 each having a resin-made core layer or/and a resin-made clad layer are prepared as constituent elements of the optical memory element and stacked across adhesives 8 made of desirable setting resin materials without hardening the adhesive 8, which are hardened together at a time to adhere the respective resin-made core/clad members 20.例文帳に追加

光メモリ素子の構成要素として樹脂製コア層又は樹脂製クラッド層もしくはその両方を有して成る樹脂製コア／クラッド部材２０を複数個用意し、これらの各樹脂製コア／クラッド部材２０を、所望の硬化性樹脂材からなる接着剤８を介しその接着剤８を硬化させずに積層してゆき、各樹脂製コア／クラッド部材２０間の各接着剤８を一括して硬化させて各樹脂製コア／クラッド部材２０を接着する。 - 特許庁

The method of manufacturing a ferroelectric memory element includes the stages of: forming a first electrode 31a on a substrate; forming a ferroelectric film 32a on the first electrode 31a; forming a second electrode 33a on the ferroelectric film 32a; crystallizing the ferroelectric film 32a; and patterning the first electrode 31a, ferroelectric film 32a and second electrode 33a.例文帳に追加

本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３１ａを形成する工程と、第１電極３１ａ上に強誘電体膜３２ａを形成する工程と、強誘電体膜３２ａ上に第２電極３３ａを形成する工程と、強誘電体膜３２ａを結晶化させる工程と、第１電極３１ａと強誘電体膜３２ａと第２電極３３ａとをパターニングする工程と、を含む。 - 特許庁

The nonvolatile memory element includes a substrate electrode, a semiconductor channel layer disposed apart from the substrate electrode, a floating gate electrode apart from the substrate electrode opposite the semiconductor channel layer, and a control gate electrode on the floating gate electrode, wherein a distance between a portion of the floating gate electrode and the substrate electrode is made shorter than a distance between the semiconductor channel layer and the substrate electrode to allow charge tunneling.例文帳に追加

基板電極と、基板電極上に離隔配置された半導体チャンネル層と、半導体チャンネル層と対向するように、基板電極上に離隔配置されたフローティングゲート電極と、フローティングゲート電極上の制御ゲート電極と、を備え、フローティングゲート電極の一部分と基板電極との離隔距離は、電荷のトンネリングを許容するように半導体チャンネル層と基板電極との離隔距離より短い不揮発性メモリ素子。 - 特許庁

The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.例文帳に追加

ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁