「memory element」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

To provide a flash memory element in which a semiconductor substrate in the boundary of a cell region and a peripheral circuit region can be protected from an etching step for forming first and second trenches and a leak current generated due to damage on the semiconductor substrate can be prevented from increasing, and to provide its fabrication process.例文帳に追加

セル領域と周辺回路領域との境界部の半導体基板を第１トレンチおよび第２トレンチの形成のためのエッチング工程から保護することができ、半導体基板の損傷で発生する漏れ電流の増加を防止することができる、フラッシュメモリ素子およびその製造方法を提供する。 - 特許庁

The phase-change memory element includes a word line extended in one direction on a substrate, a first semiconductor pattern disposed on the word line, a node electrode disposed on the first semiconductor pattern, a Schottky diode formed between the first semiconductor pattern and the node electrode, and a phase-change resistor disposed on the node electrode.例文帳に追加

基板上に一方向に延伸しているワードラインと、ワードライン上に位置する第１半導体パターンと、第１半導体パターン上に位置するノード電極と、第１半導体パターンとノード電極との間に形成されたショットキーダイオードと、ノード電極上に位置する相変化抵抗体と、を備える半導体メモリ素子。 - 特許庁

A plurality of resin core/clad members 20 having positioning marks 16 are prepared as the components of the optical memory element and the respective resin core/clad members 20 to be laminated are positioned by using these positioning marks 16 and thereafter the respective resin core/clad members 20 are laminated and adhered by desired adhesives.例文帳に追加

光メモリ素子の構成要素として、位置決めマーク１６を有する樹脂製コア／クラッド部材２０を複数個用意し、その位置決めマーク１６を用いて積層対象の各樹脂製コア／クラッド部材２０の位置決めを行なった後、これらの各樹脂製コア／クラッド部材２０を所望の接着剤により積層接着する。 - 特許庁

The change of a wavelength of an output light signal to that of a laser injection current is monitored in an initial state by a wavemeter, the changing quantity of the wavelength is fed back to a wavelength compensation circuit, a correction voltage value for keeping the wavelength in the initial state is obtained, and the obtained voltage value is recorded by a memory element or the like.例文帳に追加

初期状態においてレーザの注入電流の変化に対する出力光信号の波長の変化を波長計でモニタし、波長の変動量を波長補正回路にフィードバックし、初期状態の波長を保つための補正電圧値を求め、その電圧値を記憶素子等に記録する。 - 特許庁

After a driving substrate 1-9 for driving an active matrix to increase the light emission time of a single pixel by a memory effect and an EL element substrate 11-14 for the emission of EL light are produced as completely separated from each other, the substrates are laminated by pressing by using indium columns 10 or the like as a glue.例文帳に追加

メモリ効果による単一画素の発光時間の長時間化をはかるアクティブマトリックス駆動のための駆動基板（１−９）とＥＬ発光のためのＥＬ素子基板（１１−１４）とを完全に分離して作製した後、両基板をインジウム柱１０などを糊として使用してプレスして貼り合わせる。 - 特許庁

This semiconductor device including a selection gate S1 provided for a memory cell A1 has a Tri-gate structure, wherein the upper surface of a gate insulation film 9 formed on a channel of the selection gate S1 is higher than a part or the whole of the upper surface of an element separation region 10 of the selection gate S1.例文帳に追加

本発明の一態様において、メモリセルＡ１に対して設けられる選択ゲートＳ１を含む半導体装置は、選択ゲートＳ１のチャネル上に形成されているゲート絶縁膜９の上面が、選択ゲートＳ１の素子分離領域１０の上面の一部又は全部よりも高く、Tri-gate構造を持つ。 - 特許庁

To provide a magnetic tape cartridge the non-contact type memory element of which is hardly damaged by the external force when stored, carried, loaded and detached and which is attached/detached without any obstacles, is in no danger of being carelessly disengaged and can be easily manufactured by the conventional assembling steps without necessitating special work.例文帳に追加

保管、搬送および装填・脱着時に外力によって非接触式メモリ素子がダメージを受け難く、装着・脱着時の障害になることもなく、また、不用意に離脱するおそれがなく、さらに特別な作業を要せず、従来の組立工程中で簡便に製造することができる磁気テープカートリッジの提供。 - 特許庁

Even when the resistance values of the resistance change elements 31 and 32 change by causes such as heat and an electric field, a higher resistance value is specified in terms of the electric characteristics of a memory element 1; therefore the change in the resistance between the first electrode 10 and the second electrode 20 becomes small.例文帳に追加

各抵抗変化素子３１，３２において例えば熱や電界などの要因によって抵抗値が変化してしまう現象が生じた場合にも、記憶素子１の電気的特性としては、抵抗値の高い方に規定されるので、第１電極１０および第２電極２０の間の抵抗値変化は小さくなる。 - 特許庁

The memory element is provided which has a first conductive layer, a second conductive layer opposing the first conductive layer, and an organic compound layer provided between the first and second conductive layers, wherein the organic compound layer utilizes a high molecular material having an amide group in at least at one kind of side chains.例文帳に追加

第１の導電層と、前記第１の導電層に対向する第２の導電層と、第１の導電層と第２の導電層間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を用いた記憶素子を提供する。 - 特許庁

Then, the control part (2) perform control so as to recognize a shape (21) and characters included in the imaged object (20) on the basis of the image signal acquired by the imaging element (14), create a folder and a name of the folder on the basis of the shape and the characters, and store the folder and the name of the folder in the memory (3).例文帳に追加

そして、前記制御部（２）は、前記撮像素子（１４）により取得された画像信号に基づき、撮影された被写体（２０）に含まれる形状（２１）と文字とを認識し、該形状と文字とに基づいてフォルダと該フォルダの名称を作成し、該フォルダと該フォルダの名称を前記メモリ（１４）に記憶するように制御する。 - 特許庁

The optical memory card 1 is provided with an optical storage surface 3 consisting of a prescribed planar base material 2 and a light absorbing or a light reflecting material applied to the surface of the base material 2; and the card is designed to stored information on the optical storage surface 3 by means of an element 4 that causes difference in light reflection on the surface 3.例文帳に追加

光メモリカード１は、所定の平板状の基材２と、前記基材２の面に光吸収性あるいは光反射性のよい材料で構成した光記憶面３とを備え、前記光記憶面３に光の反射の差を起こさせる要素４で前記光記憶面に情報を記憶したものである。 - 特許庁

To provide a resistive memory device that can increase current density via a diode and improve rectification characteristics more than conventional technique and then further can increase degree of integration of the element by forming a vertical selection diode using a nanotube or nanowire; and a method of fabricating the same.例文帳に追加

ナノチューブまたはナノワイヤを用いて垂直選択ダイオードを形成することにより、従来技術に比べてダイオードを介した電流密度の増加及び整流特性の向上を可能にし、それとともに素子の集積度を更に増加させることのできる抵抗性メモリ素子及びその製造方法を提供する。 - 特許庁

The semiconductor memory element is equipped with a core circuit 81, a circuit 82 for signal input and output connected to the core circuit 81, a terminal 83 for signal input and output connected to the circuit 82 for signal input and output and relay electrodes 86 and 87 connected via relay switches 84 and 85 to the circuit 82 for signal input and output.例文帳に追加

コア回路８１と、コア回路８１に接続された信号入出力用回路８２と、信号入出力用回路８２に接続された信号入出力用端子８３と、信号入出力用回路８２にリレースイッチ８４，８５を介して接続されたリレー電極８６，８７とを備えている。 - 特許庁

Consequently the potential of the data input terminal (an input terminal of a transmission inverter; an output terminal of a feedback inverter) of the memory circuit is certainly defined even when a current driving force of the pixel switching element is reduced and/or an on-resistance of a transistor of the feedback inverter is reduced due to variations of manufacturing.例文帳に追加

したがって、製造ばらつきによって画素スイッチング素子の電流駆動能力が小さくなったり、帰還インバータのトランジスタのオン抵抗が小さくなったりしても、メモリ回路のデータ入力端子（転送インバータの入力端子；帰還インバータの出力端子）の電位を確実に規定することができる。 - 特許庁

In the field-effect transistor memory element having the ferroelectric material, a ferroelectric layer is composed of a first ferroelectric layer stacked between a buffer layer and an electrode layer, and a second ferroelectric layer stacked to cover a gate stack.例文帳に追加

強誘電体を有する電界効果トランジスタ型記憶素子において、強誘電体層が、バッファ層と電極層の間に積層される第一の強誘電体層と、ゲートスタックを被包するように積層される第二の強誘電体層からなることを特徴とする強誘電体を有する電界効果トランジスタ型記憶素子を提供する。 - 特許庁

The method of manufacturing the ferroelectric memory element includes the stages of: forming a first electrode 33a on a substrate; forming a ferroelectric film 34a whose crystal structure is a perovskite type on the first electrode 33a; and forming a second electrode 35a on the ferroelectric film 34a.例文帳に追加

本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、結晶構造がペロブスカイト型の強誘電体膜３４ａを形成する工程と、強誘電体膜３４ａ上に第２電極３５ａを形成する工程と、を含む。 - 特許庁

The power source controller 7 controls the output voltage of the variable DC power source 3 based on If-Vf characteristic data D2, voltage drop characteristic data D3, and Vds setting data D4 stored in a memory unit 8 so that the voltage between the terminals of the current driving element 4 is constant regardless of the magnitude of the current If.例文帳に追加

電源制御部７は、メモリ部８に記憶されたＩｆ−Ｖｆ特性データＤ２、電圧降下特性データＤ３およびＶｄｓ設定データＤ４に基づいて、電流駆動素子４の端子間電圧が電流Ｉｆの大きさに関わらず一定となるように、可変ＤＣ電源３の出力電圧を制御する。 - 特許庁

In the semiconductor device, a capacitive element 150 is provided over (M-N) or (M-N+1) interconnection layers, where M is the number of interconnection layers, each having an interconnection constituting the logic circuit, N is the number of interconnection layers, each having an interconnection constituting the memory circuit, M and N are natural numbers, and M>N.例文帳に追加

半導体装置においては、ロジック回路を構成する配線を有する配線層の層数をＭとし、メモリ回路を構成する配線を有する配線層の層数をＮとしたとき（ＭおよびＮは自然数であって、Ｍ＞Ｎ）、（Ｍ−Ｎ）層あるいは（Ｍ−Ｎ＋１）層の配線層にわたって、容量素子１５０が設けられている。 - 特許庁

The semiconductor device is equipped with: a write amplifier WAMP connected to a bit line MIO; a read amplifier RAMP connected to the bit line MIO through a switch SW1; and a repair memory element SC having a write port connected to the bit line MIO through a switch SW2, and a read port connected to the read amplifier RAMP through a switch SW3.例文帳に追加

ビット線ＭＩＯに接続されたライトアンプＷＡＭＰと、スイッチＳＷ１を介してビット線ＭＩＯに接続されたリードアンプＲＡＭＰと、ライトポートがスイッチＳＷ２を介してビット線ＭＩＯに接続され、リードポートがスイッチＳＷ３を介してリードアンプＲＡＭＰに接続された救済記憶素子ＳＣとを備える。 - 特許庁

Input information of a multidimensional array is divided into a plurality of divided areas, accumulated information is generated by calculating accumulated values at respective element positions of the input information from a corresponding reference location for each of the plurality of divided areas, and the generated accumulated information is held in a memory for each divided area.例文帳に追加

複数次元配列の入力情報を複数の分割領域に分割し、複数の分割領域の各々において、それぞれの基準位置からの入力情報の各要素位置における累積値を計算することにより累積情報を生成し、生成された累積情報を、分割領域ごとにメモリに保持する。 - 特許庁

A charge trapping memory cell whose band gap structure has been designed includes a charge trapping element that is separated from a metal or metal compound gate, such as a platinum gate, by a blocking layer of material having a high dielectric constant, such as aluminum oxide, and separated from a semiconductor body including a channel by an improved tunneling dielectric material.例文帳に追加

バンドギャップを構造設計した電荷捕捉メモリーセルは、プラチナゲートのような金属又は金属化合物のゲートから、酸化アルミニウムのような高い誘電定数を有する材料のブロッキング層によって隔離され、チャンネルを含む半導体本体から改良されたトンネリング誘電体によって隔離される電荷捕捉素子を有する。 - 特許庁

To provide a flash memory element and a method for manufacturing it for configuring a floating gate so that the upper part can be made narrower than the lower part, for reducing the area of the floating gate while maintaining the overlap area between the control gate and the floating gate, and for reducing intercell interference without lowering a program speed.例文帳に追加

本発明は、フラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートを下部より上部が狭くなるように構成し、コントロールゲートとフローティングゲート間のオーバーラップ面積は維持させながらフローティングゲートの面積を減少させてプログラムスピード(program speed)の低下なしにセル間の干渉(interference)を減らすことを目的としている。 - 特許庁

The semiconductor memory comprises: a first insulation layer 4 formed on a semiconductor substrate 1; a contact plug 9 formed in the first insulation layer 4; and a capacitance element 20 that is electrically connected to the contact plug 9 and consists of a lower electrode 12, a capacitance insulating film 18, and an upper electrode 19.例文帳に追加

半導体基板１の上に形成された第１の絶縁層４と、該第１の絶縁層４に形成されたコンタクトプラグ９と、該コンタクトプラグ９と電気的に接続され、下部電極１２、容量絶縁膜１８及び上部電極１９からなる容量素子２０とを備えた半導体記憶装置である。 - 特許庁

The electronic element has: a memory core 101 in which at least its shape or composition changes with electromigration when current is applied; two electrodes 102,103 for applying current; and an electrode 104 which senses change of surface potential, an electric resistance, or a junction resistance.例文帳に追加

電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する記憶コア１０１を有する電子素子であって、電流印加のための２つの電極１０２，１０３と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極１０４を有する。 - 特許庁

It is possible to efficiently and also simply describe part data even in a part whose electrode shapes are variously different or a part where a plurality of electrode groups exist and also to share elements and an element group with another part so that the capacity of a memory storing the part data can be reduced.例文帳に追加

また、電極形状が種々に異なる部品あるいは電極グループが複数存在する部品でも、効率的にしかも簡単に部品データを記述することが可能になるとともに、エレメント、エレメントグループを他の部品と共有することができるので、部品データを格納するメモリの容量を減少させることができる。 - 特許庁

The NOR flash memory element includes a gate formed of a first polysilicon pattern, a dielectric film, and a second polysilicon pattern formed on a semiconductor substrate, a plurality of electrodes formed between the first polysilicon pattern in a line form by inserting into the semiconductor substrate, and contacts formed respectively on the respective electrodes.例文帳に追加

半導体基板上に形成された第１ポリシリコンパターン、誘電体膜及び第２ポリシリコンパターンで構成されたゲートと、前記第１ポリシリコンパターンの間に形成されて、前記半導体基板に挿入されてラインの形態に形成された複数の電極と、及びそれぞれの電極ごとに一つずつ形成されたコンタクトを含む。 - 特許庁

The flash memory element has the plurality of word lines including a floating gate, a dielectric film and a control gate, and a plurality of selection lines formed where a part of the dielectric film is removed and the floating gate is directly connected to the control gate; wherein the plurality of word lines and the plurality of selection lines are formed with a uniform interval.例文帳に追加

フローティングゲート、誘電体膜及びコントロールゲートを含む複数のワードラインと、前記誘電体膜の一部が除去されフローティングゲートとコントロールゲートとが直接接続された複数のセレクトラインを備え、前記複数のワードラインと前記複数のセレクトラインが均一な間隔で形成されている。 - 特許庁

Each pixel processing module has a circuit for interpolating the polygon rendering data, and a circuit for generating "s/q" and "t/q, " reading texture data from the corresponding storage module through the secondary memory using the texture address corresponding to the "s/q" and "t/q, " and mapping the texture data on the surface of the graphic element of the display data.例文帳に追加

各ピクセル処理モジュールが、ポリゴンレンダリングデータを補間する回路と、「ｓ／ｑ」および「ｔ／ｑ」を生成してこれらに応じたテクスチャアドレスを用いて２次メモリを介して対応する記憶モジュールからテクスチャデータを読み出し、表示データの図形要素の表面へのテクスチャデータの張り付け処理を行う回路とを有する。 - 特許庁

The mode transition- controlling means 51 outputs the control signal, which communicates the shift to a record mode, a reproduction mode and a stop mode, to a display-controlling element 53, a DSP controlling means 55 and a memory-controlling means 57 by detecting each on-signal of the reproduction button 21, the record button 22 and the stop button 23, respectively.例文帳に追加

モード遷移制御手段５１は、再生釦２１、記録釦２２及び停止釦２３の各オン信号を検出することにより、それぞれ記録モード、再生モード及び停止モードの各モードへ移行することを伝達する制御信号を表示制御部５３、ＤＳＰ制御手段５５及びメモリ制御手段５７に出力する。 - 特許庁

To provide a method for manufacturing a semiconductor memory element, which has a shallow trench isolation (STI) region and a deep trench isolation (DTI) region, which can simplify a step of forming these trench isolation regions, and which can realize a low manufacturing cost and an excellent electrical characteristic of the STI insulating film region.例文帳に追加

浅いトレンチ分離(ＳＴＩ)領域及び深いトレンチ分離(ＤＴＩ)領域を有し、これらのトレンチ分離領域を形成する工程を簡素化した、製造コストが安く、ＳＴＩ絶縁膜領域の電気的特性に優れた素子を得ることができる半導体メモリ素子の製造方法を提供すること。 - 特許庁

An interpolation method calculating part 64 decides an interpolation method for image defects on the basis of a shape formed in such a manner that a plurality of pixels for generating pixel defects adjoin one another among pixels constituting an image that is represented by data stored in an image memory 46 and picked up by the image pickup element.例文帳に追加

補間方法算出部６４は、画像メモリ４６に格納されているデータで表されている画像であって撮像素子によって撮像される画像を構成する画素のうち画素欠陥の生じる複数の画素が隣接して形成している形状に基づいて、当該画素欠陥の補正方法を決定する。 - 特許庁

The ferroelectric memory element 1A is configured in a way that there are stacked an organic ferroelectric layer 12 made of an organic ferroelectric, and an organic semiconductor layer 13 made of an organic semiconductor on at least one surface of the organic ferroelectric layer 12 between first and second electrodes 11, 14 facing each other.例文帳に追加

本発明に係る強誘電体記憶素子１Ａは、互いに対向する第１及び第２電極１１、１４間に、有機強誘電体から成る有機強誘電体層１２と該有機強誘電体層１２の少なくとも一方面に有機半導体から成る有機半導体層１３とが積層されている構造である。 - 特許庁

The memory 10 and driving unit 5 are mounted on the luminous module 1, so the luminance of each luminous element can be adjusted in the state of the module alone before the luminous module 1 is connected to the side of a main body substrate 6 and adjusting operations for luminance before products are shipped can be made to be easy.例文帳に追加

自発光モジュール１に、メモリ１０とドライブユニット５とが搭載されているので、自発光モジュール１を本体基板６側に接続する以前のモジュール単体の状態で、各発光素子の輝度調整を実行することができ、製品の出荷前における輝度の調整作業を容易にすることができる。 - 特許庁

The nonvolatile memory element comprises a lower electrode 21 composed of a conductive substance, a dielectric layer 22 formed on the lower electrode 21, a voltage control layer 23 formed on the dielectric layer 22 and containing an antiferromagnetic substance, and an upper electrode 24 formed on the voltage control layer 23 and composed of a conductive substance.例文帳に追加

伝導性物質よりなる下部電極２１と、下部電極２１上に形成された誘電体層２２と、誘電体層２２上に形成されて反強磁性物質を含む電圧制御層２３と、電圧制御層２３上に形成された、伝導性物質よりなる上部電極２４と、を備える。 - 特許庁

The semiconductor device comprises: a plurality of memory cells having a transistor formed by using a first semiconductor material, a transistor formed by using a second semiconductor material different from the first semiconductor material, and a capacitive element; and a potential switching circuit having a function for supplying a power source potential to a source line in a writing period.例文帳に追加

第１の半導体材料を用いたトランジスタと、第１の半導体材料とは異なる第２の半導体材料を用いたトランジスタと、容量素子とを有する複数のメモリセルを有し、書き込み期間にソース線に電源電位を供給する機能を有する電位切り替え回路を備えた半導体装置とする。 - 特許庁

To provide a flash memory element and program method in which, in a program operation of a multi-level-tip, different voltages corresponding to voltage differences from the threshold voltages are applied to bit lines and program operations having different threshold voltage value sections are simultaneously performed to reduce the program operation frequency and to shorten the program operation time.例文帳に追加

マルチレベルチップのプログラム動作において、ビット線にしきい値電圧との電圧差に相当する異なる電圧を印加し、異なるしきい電圧値区間を有するプログラム動作を同時実行してプログラム動作回数を減らし、プログラム動作時間を短く減らすフラッシュメモリ素子とプログラム方法を提供する。 - 特許庁

To provide an epitaxial wafer for compound semiconductor element provided with a nearly ideal n-type InGaAs non-alloy layer not resulting in any influence on the characteristics of transistors, by solving the problems of surface flatness, diffusion into the lower layers and memory effect resulting from an n-type dopant on the InGaAs non-alloy layer of the uppermost layer.例文帳に追加

最上層のＩｎＧａＡｓノンアロイ層へのｎ型ドーパントが及ぼす表面の平坦性、下層への拡散、及びメモリー効果といった課題を解決して、トランジスタの特性に影響が無い、理想に近いｎ型のＩｎＧａＡｓノンアロイ層を具備する化合物半導体素子用エピタキシャルウェハを提供すること。 - 特許庁

When the number of printing times of each heating element in a thermal head which is updated to be stored in a printing times memory means exceeds the durable number of printing times, energy greater than usual is applied to both heating elements adjacent to the heating elements of which the number of printing times exceeds the durable number.例文帳に追加

印字回数記憶手段によって更新記憶されたサーマルヘッドの発熱素子単位での印字回数が発熱素子の寿命印字回数を超えている場合には、その寿命印字回数を超えた発熱素子の両隣の発熱素子に対してドット印字の際に通常より高いエネルギーを印加する。 - 特許庁

A displacement image extraction part 38 compares a binarized image of a volume of one phase before recorded in a displacement image 3D memory 36 with a binarized image of a volume of the latest phase output from a binarization circuit 30 and extracts a displacement image, or a difference part of the binarized images in the phases, as an element image.例文帳に追加

変位画像抽出部３８は、変位画像用３Ｄメモリ３６に記録された１時相前のボリュームの二値化画像と、二値化回路３０から出力される最新時相のボリュームの二値化画像との比較を行い、時相間おける二値化画像の相違部分である変位画像を要素画像として抽出する。 - 特許庁

Information such as a printer ID, a cartridge manufacturer ID, a date of start using, a use end date or the printed number for each user is read from a memory element of a toner cartridge (S200) and, when the cartridge manufacturer ID is a manufacturer ID of a discount target, a discount charge is calculated (S210 and S220).例文帳に追加

トナーカートリッジの記憶素子からプリンタＩＤやカートリッジ製造者ＩＤ，使用開始日，使用終了日，使用者毎印刷枚数などの情報を読み込み（Ｓ２００）、カートリッジ製造者ＩＤが割引対象の製造者ＩＤであるときには課金に対する割引額を算出する（Ｓ２１０，Ｓ２２０）。 - 特許庁

A semiconductor memory device is equipped with active regions 2 and the STI region 3 which are formed on the main surface of a semiconductor substrate 1; and the capacitor element 11 which includes a lower electrode 7, a capacitor insulating film 9 formed of insulating metal oxide, and an upper electrode 10 as overlapping with the active regions 2 and the STI region 3 in a vertical direction.例文帳に追加

半導体基板１の主表面に形成された活性領域２およびＳＴＩ領域３と、活性領域２およびＳＴＩ領域３と上下でオーバーラップ部を有する、下部電極７、絶縁性金属酸化物からなる容量絶縁膜９、および上部電極１０を含む容量素子１１を備える。 - 特許庁

At a 1st step, a polarization rotating element 46 makes diffracted light 4 transmit without changing the direction of the polarization, an optical recording medium 10 is irradiated with reading light 3, a photo-detector array 44 detects the s-polarized light component of the diffracted light 4 and the detected output 8S is written in a buffer memory 52.例文帳に追加

第１段階で、偏光回転素子４６は回折光４を偏光方向を変えずに透過させるようにし、光記録媒体１０に読み出し光３を照射し、光検出器アレイ４４で回折光４のｓ偏光成分を検出して、その検出出力８Ｓをバッファメモリ５２に書き込む。 - 特許庁

When the CPU is given an instruction for the preset execution from the controlling element 16, the CPU determines the zoom position for reproducing the focal length in storing the preset position in the present extender position based on the zoom position and extender position in storing the preset position stored into the memory 20 and moves the zoom lens ZL to this position.例文帳に追加

一方、操作部１６からプリセット実行の指示が与えられると、そのときのエクステンダ位置と、メモリ２０に記憶したプリセット位置記憶時のズーム位置及びエクステンダ位置とに基づいて、現在のエクステンダ位置においてプリセット位置記憶時の焦点距離を再現するズーム位置を求め、ズームレンズＺＬをその位置に移動させる。 - 特許庁

As mentioned above in driving the memory device 1, a voltage is applied to between an upper electrode 24 and a lower barrier electrode 19 in a functional element 50, and an electric field is applied at a coercive electric field or more in a functional film 22, resulting in storing data according to a reverse/non-reverse state of a ferroelectric polarization.例文帳に追加

メモリ装置１の駆動においては、上述のように、機能素子部５０における上部電極２４および下部バリア電極１９の間に電圧を印加して、機能膜２２の抗電場以上に電界を印加することで強誘電体分極の反転／非反転の状態によりデータを保存することができる。 - 特許庁

The shape memory alloy has a composition consisting of, by atom, 15 to 50% In, 5 to 45%, in total, of at least one element selected from the group consisting of Mn, Fe, Cu, Ag and Au, and the balance Pd with inevitable impurities and also has a single-phase structure composed of a bcc ordered structure.例文帳に追加

本願発明合金は、Ｉｎを１５〜５０原子％含有し、Ｍｎ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕからなる群から選ばれた少なくとも１種類を合計で５〜４５原子％含有し、残部がＰｄと不可避不純物とからなる組成と、ｂｃｃ規則構造からなる単相組織を有する形状記憶合金とする。 - 特許庁