「memory element」に関連した英語例文の一覧と使い方(66ページ目) - Weblio英語例文検索

The first element region 24 has a first gate insulating film 27, the second element region 25 has a second gate insulating film 28, the third element region 26 has a memory insulating film 29, and the second gate insulating film 28 has a first insulating film 281 and a second insulating film 282.例文帳に追加

半導体基板１１に第１の素子領域２４と第２の素子領域２５と第３の素子領域２６とを設け、第１の素子領域２４に第１のゲート絶縁膜２７を備え、第２の素子領域２５に第２のゲート絶縁膜２８を備え、第３の素子領域２６にメモリ絶縁膜２９を備え、第２のゲート絶縁膜２８は、第１絶縁膜２８１と第２絶縁膜２８２とを有している。 - 特許庁

The spin injection magnetic random access memory relating to the example executes write to a magnetoresistance effect element MTJ by using a spin polarized electron generated by a spin injection current Is, and is provided with means AL, D1 and S1 for impressing a magnetic field in the magnetization hard axis direction of the magnetoresistance effect element MTJ to the magnetoresistance effect element MTJ when executing the write.例文帳に追加

本発明の例に関わるスピン注入磁気ランダムアクセスメモリは、スピン注入電流Ｉｓにより発生させたスピン偏極電子を用いて磁気抵抗効果素子ＭＴＪに対する書き込みを実行し、書き込み時に、磁気抵抗効果素子ＭＴＪに対して、磁気抵抗効果素子ＭＴＪの磁化困難軸方向の磁場を印加する手段ＡＬ，Ｄ１，Ｓ１を備える。 - 特許庁

The chip address discrimination circuits 150 detects location of the memory chip of each layer by comparing the voltage which appears in the test pad TT respectively with a known comparison signal from a memory location detection circuit 156 in a comparator 154 according to the order of layering the chips by increasing resistance of a variable resistance element CC of each chip.例文帳に追加

チップアドレス識別回路１５０は、各チップの可変抵抗素子ＣＣを高抵抗化することにより、チップの積層順に応じて、テストパッドＴＴにそれぞれ現れる電圧を、比較器１５４にて、メモリ位置検知回路１５６からの既知の比較信号と比較することで、各層のメモリチップの位置を検知する。 - 特許庁

By constituting the memory with at least two groups of fuse sets 11, 12 sharing one master fuse 13, any restriction is not imposed on a relieving region of a memory array for one fuse set 12 even when on redundancy element is used for replacement using the other fuse set 11.例文帳に追加

少なくとも２組のフューズセット１１，１２に対して１個のマスターフューズ１３を共有させて構成することで、前記一方のフューズセット１１を用いて一つのリダンダンシーエレメントを置き換えに用いる際にも、他方のフューズセット１２に対するメモリアレイの救済領域に何らの制限も受けないように構成される。 - 特許庁

To provide a method of evaluating the characteristics which enables accurate calculation of a resistance value of an offset region of a semiconductor storage element which is so structured that the resistance value of the offset region located below a memory functional body may be changed depending on the amount of accumulated charges or polarized state of the memory functional body formed on one side or on both sides of a gate electrode.例文帳に追加

ゲート電極の片側または両側に形成されたメモリ機能体の蓄積電荷の多寡または分極状態により、その下方に位置するオフセット領域の抵抗値が変化するように構成されている半導体記憶素子のオフセット領域の抵抗値を精度良く求める特性評価方法を提供する。 - 特許庁

When read-out is performed and memory elements on the same bit line are selected continuously, read-out of next memory element can be performed during the resetting of bit line voltage after read-out by switching a read-out bit line by switching selection transistors TL or TR, high speed random read-out can be performed.例文帳に追加

読み出し時、連続で同一ビット線上の記憶素子が選択された場合、選択トランジスタＴＬとＴＲを切り換えにより読み出すビット線を切り換えることで、読み出し後のビット線電圧をリセットしている間に、次の記憶素子の読み出しが可能となり、高速なランダム読み出しが可能となる。 - 特許庁

The recording method of the nonvolatile memory includes a recording circuit which electrically performs recording of information for the information memory element having a resistance change.例文帳に追加

抵抗変化を有する情報記憶素子に対して電気的に情報の記録を行う記録回路を含む不揮発性メモリの記録方法であって、上記記録回路は、情報記憶素子に対して当該記録回路の出力インピーダンスが情報記憶素子の低抵抗状態の抵抗値よりも大きい状態で低抵抗状態の情報を記録する。 - 特許庁

In the storage element 1 laminating a lower electrode 10, a memory layer 20 and an upper electrode 30 in this order, the memory layer 20 has a resistance change layer 22 including a layer containing the most tellurium (Te), and an ion source layer 21 containing aluminum (Al) within the range of 27.7-47.4 atom%.例文帳に追加

下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０はテルルを（Ｔｅ）を最も多く含む層を有する抵抗変化層２２と、アルミニウム（Ａｌ）を２７．７原子％以上４７．４原子％以下の範囲内で含有するイオン源層２１とを有する。 - 特許庁

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

In a memory cell array region 1, the pattern of the element components (active regions 10-15 and 21-23 and polysilicon regions 31-42) of each unit memory cell and the pattern of the dummy cell of a dummy cell region 3 for outer periphery are made equal to each other and both patterns have an axisymmetrical relation with respect to their boundary line BC1.例文帳に追加

メモリセルアレイ領域１の１メモリセル単位のメモリセルの素子構成要素（活性領域１０〜１５，２１〜２３及びポリシリコン領域３１〜４２）のパターンと外周用ダミーセル領域３のダミーセルのパターンとは同一で、かつ両者のパターンは境界線ＢＣ１に対して線対称な関係を呈している。 - 特許庁

The image pickup device comprises an image pickup element for picking up the image of an object image, a memory for recording the number of shootings and image data, and control device for disabling shooting when the number of shooting reaches a prescribed value, and for resetting the number of shooting recorded in a memory by a control signal from external equipment.例文帳に追加

被写体像を撮像する撮像素子と、撮影回数及び画像デ−タを記録するメモリと、撮影回数が所定の回数になると撮影を不能とし、外部機器からの制御信号によって、メモリに記録されている撮影回数をリセットする制御装置と、を有することを特徴とする撮像装置を提供する。 - 特許庁

When transferring image data read by a photoelectric conversion element to an external device while storing the data in an image memory, and when reading of the original image is interrupted depending on the quantity of the image data in the image memory (Y in S14), a read speed at read restart can be adjusted in accordance with the interruption position (S21).例文帳に追加

光電変換素子により読み取った画像データを画像メモリに記憶しながら外部装置へ転送する際に、画像メモリ内の画像データ量に応じて原稿画像の読み取りを中断した場合に(Ｓ１４のＹ)、その中断位置に応じて、読み取り再開時の読み取り速度を調整するようにした(Ｓ２１)。 - 特許庁

To provide a NAND flash memory element capable of preventing a delete disturbance by separating the well of a region on which a NAND flash memory cell is to be formed and distributingly forming the well on its upper part by each block so as to reduce a stress time m applied to each cell block, and to provide a well forming method thereof.例文帳に追加

ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムｍを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供する。 - 特許庁

The memory element is equipped with a memory structure having: a pair of electrodes 110 and 113; a layer including an organic compound 112 between the pair of electrodes 110 and 113; and a first layer including a first metal oxide layer 111 and a second layer including a second metal oxide layer 114 between the pair of electrodes 110 and 113.例文帳に追加

一対の電極１１０、１１３と、該一対の電極間に有機化合物１１２を含む層を設け、さらに一対の電極１１０、１１３間に第１の金属酸化物１１１を有する第１の層と第２の金属酸化物１１４を有する第２の層を設けるメモリ構造とする。 - 特許庁

A memory cell 100 consists of MFSFET 21 whose gate insulating film is constituted of ferroelectric film 13 and selective switching elements 22, 23 consisting of an MISFET, whose gate insulating film is constituted of paraelectric film 16, while a load element 24 for read-out, is connected to the memory cell 100 in series.例文帳に追加

ゲート絶縁膜が強誘電体膜１３で構成されたＭＦＳＦＥＴ２１からなるメモリ素子と、ゲート絶縁膜が常誘電体膜１６で構成されたＭＩＳＦＥＴからなる選択スイッチング素子２２、２３とでメモリセル１００が構成され、メモリセル１００に直列に読み出し用の負荷素子２４が接続されている。 - 特許庁

If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.例文帳に追加

フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁

The electronic camera having the image pickup element for dividing a picture signal obtained by picking up a subject image into a plurality of fields and outputting these divided field images is provided with a successive processing means for successively sending picture signals recorded in a memory 5 to a signal processing part 6 before recording all picture signals in the memory 5.例文帳に追加

被写体像を撮像して得られた画像信号を複数フィールドに分割して出力する撮像素子を有する電子カメラであって、全ての画像信号がメモリ５に記録される前にメモリ５に記録された画像信号を信号処理部６に順次送る順次処理手段を有することを特徴とする電子カメラ。 - 特許庁

Consequently, an irradiated point with a laser beam scanned by the galvanomirrors 11 and 12 linearly moves from the starting point to the end point, the straight line element is marked, and thus it is enough to store only the data of the starting and end points of the straight line into a memory 16, and a cost is decreased because the capacity of the memory 16 is minimized.例文帳に追加

これにより、ガルバノミラー１１，１２によって走査されるレーザ光の照射点が、始点から終点まで直線的に移動し、直線要素がマーキングされるから、メモリ１６には、直線の始点と終点のデータだけを記憶すればよく、メモリ１６の小容量化によるコスト低減が図られる。 - 特許庁

A syntax element conversion part 15 retrieves a tag name memory 11 and an attribute name memory 12 based on a tag name and an attribute name and converts the tag name and the attribute name into an abbreviated tag name and an abbreviated attribute name and an output part 16 combines converted syntax elements and outputs the combined result as an abbreviated document type definition matching document 3.例文帳に追加

構文要素変換部１５は、構文要素におけるタグ名、属性名により、タグ名メモリ１１，属性名メモリ１２を検索し、タグ名、属性名を短縮タグ名、短縮属性名に変換し、出力部１６は変換した構文要素を結合し短縮文書型定義整合文書３として出力する。 - 特許庁

An access to a memory element 17 by a processing device is approved if a first access control unit 31 and a second access control unit 32 of a memory protection unit 15, 16 associated with the processing device approve the access, and the access is rejected if the first access control unit 31 or the second access control unit 32 rejects the access.例文帳に追加

処理素子による記憶素子１７へのアクセスは、当該処理素子に関連するメモリ保護ユニット１５，１６の第１のアクセスコントロールユニット３１と第２のアクセスコントロールユニット３２がアクセスを許可した場合に許可され、第１のアクセスコントロールユニット３１または第２のアクセスコントロールユニット３２がアクセスを拒否した場合には拒否される。 - 特許庁

A semiconductor memory element performing dependent bank operation is provided with a plurality of banks 130<n> comprising memory cells, and a plurality of address latch circuits 170<n/2> which is shared by two banks being adjacent respectively out of a plurality of banks, receiving a global address signal, and latching a local address signal of a selected bank.例文帳に追加

従属バンク動作を行う半導体メモリ素子において、メモリセルでなる複数のバンク１３０＜ｎ＞と、前記複数のバンク中、それぞれの隣接した２個のバンクにより共有され、グローバルアドレス信号を受信して選択されたバンクのローカルアドレス信号をラッチする複数のアドレスラッチ回路１７０＜ｎ／２＞とを備える。 - 特許庁

The signal delay apparatus includes a memory element and serially connected interpolation elements and is configured for the dynamic delay of a digital sampled input signal, the input signal is stored in a register, the next sampling position is then marked and stored in the memory, and the value in the register and the marked value are supplied to the interpolation elements.例文帳に追加

メモリ要素及び直列接続された補間要素を含むディジタルサンプリングされた入力信号の動的遅延のための信号遅延装置で構成し、入力信号をレジスタに格納した後次のサンプリング位置にマーキングを行いメモリに記憶させ、レジスタの値とメモリのマーキングされた値とで補間要素に供給される。 - 特許庁

In a recorder using a head unit 103 having a record element part 134 performing recording, and a memory block 131 for storing characteristics information, a command 111 for acquiring specified information from information held in the memory block 131 is delivered from a body side control section 101.例文帳に追加

記録を行うための記録素子部１３４と、特性情報を記憶するメモリブロック１３１とを有するヘッドユニット１０３を用いて記録を行う記録装置において、本体側制御部１０１から、メモリブロック１３１に保持された情報の中から特定の情報を取得するためのコマンド１１１が出力される。 - 特許庁

The magnetic memory element 10 comprises a first magnetic layer 1 having a fixed magnetization direction, a second magnetic layer 2 having a variable magnetization direction and functioning as a memory carrier, both magnetic layers 1, 2 layered via a non-magnetic conductive layer 4, and a third magnetic layer 3 having a fixed magnetization direction which forms a magnetic tunnel junction with the second magnetic layer.例文帳に追加

磁化の向きが固定された第１の磁性層１と、磁化の向きが可変で記憶担体となる第２の磁性層２とが、非磁性導体層４を挟んで積層され、第２の磁性層と磁化の向きが固定された第３の磁性層３とが磁気トンネル接合を形成して成る磁気記憶素子１０を構成する。 - 特許庁

To provide a semiconductor device having a construction, in which a plurality of memory cells each including a first transistor, a second transistor and a capacitor element are arranged as a matrix, and a wiring that is also called a bit line for connecting one of the memory cells with another memory cell, and a source electrode or a drain electrode in the first transistor are electrically connected through the source electrode or a drain electrode in the second transistor.例文帳に追加

第１のトランジスタと第２のトランジスタと容量素子とを各々含む複数のメモリセルをマトリクス状に配置し、メモリセルの一と他のメモリセルとを接続する配線（ビット線とも呼ぶ）と、第１のトランジスタにおけるソース電極またはドレイン電極と、が、第２のトランジスタにおけるソース電極またはドレイン電極を介して電気的に接続した構成とした半導体装置を提供する。 - 特許庁

The memory element 1 has the carbon nano-peapod 13 made of a single-layer carbon nano-tube containing fullerene molecules, and the carbon nano-peapod 13 is mounted on an insulating layer 121 laminated on a back gate electrode 11, and connected to a source electrode 14a and a drain electrode 14b provided at a predetermined distance, thereby constituting a memory cell such that the fullerene molecules hold memory information.例文帳に追加

メモリ素子１は、フラーレン分子を内包した単層カーボンナノチューブからなるカーボンナノピーポッド１３を有し、前記カーボンナノピーポッド１３が、バックゲート電極１１上に積層された絶縁層１２１上に載置されると共に、所定の距離離間して設けられたソース電極１４ａ及びドレイン電極１４ｂに接続され、前記フラーレン分子が、メモリ情報を保持するメモリセルとなるように構成されている。 - 特許庁

This hydrogen valve comprises a platinum catalyst for promoting the combustion and heating of hydrogen, a shape memory alloy having a shape recovered by heating, a locking body operated by the shape memory recovering force of the shape memory alloy, and a valve element to which a bias spring biased in the direction that closes the valve and a member to be locked for limiting the operation of the valve by the locking body are linked.例文帳に追加

本発明の水素バルブは、水素を燃焼発熱を促進する白金触媒と、その発熱により形状回復する形状記憶合金と、形状記憶合金の形状記憶回復力により動作する係止体と、弁を閉鎖する方向に付勢されたバイアスばねと、前記係止体により弁の動作を制限する被係止部材とが連係された弁体とを備えることを特徴とする。 - 特許庁

In a semiconductor substrate after STI formation as element isolation, a channel dope step is performed on the memory cell of a memory region before gate oxidation, and wet etching is performed for adjusting an STI step using a hydrofluoric acid containing solution in a state with a resist after a predetermined impurity is completely injected, so that a difference between the STI protruding amounts of the memory region and the logic region becomes approximately equal.例文帳に追加

素子分離としてのＳＴＩ形成後の半導体基板において、メモリ領域のメモリセル部に対するチャネルドープ工程をゲート酸化前に行い、所定の不純物注入完了後にレジスト付きの状態にてフッ酸含有の溶液によりＳＴＩ段差を調整するためウエットエッチングを行い、メモリ領域とロジック領域のＳＴＩ突き出し量の差が同程度になるようにした。 - 特許庁

To provide an element structure suitable for a high integration by realizing compatibility of a high speed operation and a low power consumption difficult in a conventional memory cell using a negative differentiating resistor and a load.例文帳に追加

従来の負性微分抵抗及び負荷を用いた記憶素子で困難であった高速動作と低消費電力の両立を実現し、高集積化に適した素子構造を提供することを目的とする。 - 特許庁

Production year information, production month information, and production day information are stored by a 7-bit capacity, a 4-bit capacity and a 5-bit capacity to an address 28, an address 2F and an address 33 of a memory element 80K respectively.例文帳に追加

記憶素子８０Ｋのアドレス２８には製造年情報が７ビットの容量で、アドレス２Ｆには製造月情報が４ビットの容量で、アドレス３３には製造日情報が５ビットの容量でそれぞれ格納されている。 - 特許庁

To provide a nonvolatile memory element capable of solving the problem of an over erase even without an individual test time for sensing the overerased cell and an additional circuit for increasing the threshold voltage of the overerased cell.例文帳に追加

過消去されたセルを検出するための別途のテスト時間や、過消去されたセルのしきい値電圧を上がるための追加回路がなくても、過消去の問題を解決できる不揮発性メモリ素子を提供する。 - 特許庁

The display driver IC is provided with an initialization table 11 which is used to correct the variations of element parts 11 to 17 from a prescribed value and the variation of the display panel from a prescribed value and is constituted of a non-volatile memory.例文帳に追加

各要素部品１１〜１７の規定値からのばらつき、及び表示パネルの規定値からのばらつきをそれぞれ補正する為の不揮発性メモリからなる初期設定テーブル１１を、表示ドライバＩＣに設ける。 - 特許庁

Data indicating that an acceleration value measured by a sensor 2 built in the mobile device 1 and having a micromechanical sensor element and an evaluation unit is above or below a limit value is stored in a memory.例文帳に追加

移動機器１に内蔵されたマイクロメカニカルセンサ素子および評価ユニットを有するセンサ２によって測定された加速度値が、限界値を上方超過または下方超過したことを表すデータをメモリに記憶する。 - 特許庁

The driving of the input side transistor is averted by such ON/OFF control if the display data stored into a memory (for example, a resistor) relating to the terminal pins for one line component is the data to make the organic EL element non-lighting.例文帳に追加

このＯＮ／ＯＦＦ制御により１ライン分の端子ピンについてメモリ（例えば、レジスタ）に記憶された表示データが有機ＥＬ素子を非点灯にするデータであるときに入力側トランジスタを駆動しない。 - 特許庁

To provide the nonvolatile semiconductor memory element of a new structure which comprises one resistor (R) and one diode (D), wherein a production is simple, a low power drive is possible, and a fast operating characteristic can be provided.例文帳に追加

製造が簡単であり、低電力駆動が可能であり、高速の動作特性を有する一つの抵抗体（Ｒ）及び一つのダイオード（Ｄ）を備えた新たな構造の不揮発性半導体メモリ素子を提供する。 - 特許庁

A stamper for manufacturing the optical memory element is provided with a light transmissible resin film 12 and a light transmissible thermosetting resin 10 which is formed on the film 12 and has the uneven pattern on the surface.例文帳に追加

光メモリ素子作製用スタンパを、光透過性の樹脂フィルム１２と、樹脂フィルム１２上に形成され、表面に凹凸パターンを有する光透過性の硬化性樹脂１０とを備えるものとして構成する。 - 特許庁

To provide a printer in which the data of the residual quantity of ink, or the like, can be rewritten surely even if a memory element having a small number of rewritable times is mounted on an ink cartridge, and an ink cartridge for use in the printer.例文帳に追加

インクカートリッジに搭載される記憶素子として書き換え許容回数の低いものを用いても、インク残量等データを確実に書き換えることのできるプリンタおよびこれに用いてインクカートリッジを提供する。 - 特許庁

To provide a liquid crystal device which performs temperature compensation while taking into consideration humidity characteristics of a memory type liquid crystal display represented by a ferroelectric liquid crystal element and executes a stable operation in response to the temperature variation and humidity variation.例文帳に追加

強誘電性液晶素子に代表されるメモリ性液晶パネルの湿度特性を考慮した温度補償を行い、温度変化や湿度変化に対して安定した動作を実現する液晶装置を提供する。 - 特許庁

The argument read from the argument memory area 28B is converted into the transparency in 8-bits by a conversion table 42B and an α value computing element 43 calculates a coefficient α (0≤α≤1) denoting the transparency.例文帳に追加

引数メモリ領域２８Ｂから読み出された引数は、変換テーブル４２Ｂによって８ビットの透明度に変換され、更にα値演算器４３により透明度を示す係数α（０≦α≦１）が算出される。 - 特許庁

The resistance change element for constituting the resistance change memory has a lower electrode, a resistance change film contacting with at least a part of a sidewall of the lower electrode and an upper electrode laminated on the resistance change film.例文帳に追加

抵抗変化メモリを構成する抵抗変化素子は、下部電極と、前記下部電極の側壁の少なくとも一部と接する抵抗変化膜と、前記抵抗変化膜上に積層される上部電極とを有する。 - 特許庁

The element wiring forming apparatus 50 forms fuse elements 11a-11f in a pattern according to the results of memory cell test on the semiconductor device, and forms elements or wiring in a region above a region where the fuse elements are formed.例文帳に追加

素子配線形成装置５０は、メモリセルテストの結果に応じたパタンのヒューズ素子１１ａ〜１１ｆを半導体装置上に形成し、ヒューズ素子が形成された領域の上方の領域に素子又は配線を形成する。 - 特許庁

The electric current flowing in the Peltier element 30 is reversed to switch the heat absorbing section and the heat radiating section, and destinations of the airs are switched by a flow channel switching door 6 by an actuator 7 using shape-memory alloy.例文帳に追加

ペルチェ素子３０に流れる電流を逆転させて吸熱部と放熱部とを入れ替えるとともに、形状記憶合金を用いたアクチュエータ７にて流路切替ドア６によって各空気の分配先を切り替える。 - 特許庁

In the host device 2, a printing approval determining part 23 determines whether the information which is read out from the memory element 100 indicates the printing approval to the image to be printed on the printing paper 10.例文帳に追加

ホスト装置２では、印刷許可判定部２３が記憶素子１００から読み出した情報が、印刷しようとしている画像をその印刷用紙１０へ印刷することの許可を示すかどうかを判定する。 - 特許庁

To perform a monitor burn-in test method with a simple device requiring no external refresh circuit without reducing memory access speed of an element, in the monitor burn-in test method, and a monitor burn-in test device.例文帳に追加

モニターバーンイン試験方法およびモニターバーンイン試験装置に関し、素子のメモリアクセス速度を低下させることなく、かつ外部リフレッシュ回路を不要とした簡単な装置でモニターバーンイン試験を行うことを目的とする。 - 特許庁

The electronic camera is configured with the electronic camera main body 1 that uses an imaging element to convert light passing through a lens into an electric signal to generate image data, and a memory unit 2 provided separately from the electronic camera main body 1.例文帳に追加

レンズを通した光を撮像素子で電気信号に変換し、画像データを生成する電子カメラ本体１と、その電子カメラ本体１から分離して設けられメモリユニット２とで電子カメラを構成する。 - 特許庁