「memory element」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

To provide an image processing method and a processor which can make a size of a memory necessary for storing threshold value masks smaller by decomposing for storage the threshold value masks consisting of multiple element threshold value masks into ID masks consisting of ID numbers allotted to the element threshold value masks.例文帳に追加

複数の要素閾値マスクからなる閾値マスクを要素閾値マスクに割り当てたＩＤ番号によって構成されるＩＤマスクに分解して記憶することにより、閾値マスクの保持に必要な記憶装置の容量を小さくすることができる画像処理方法及び装置の提供を目的とする。 - 特許庁

The method for manufacturing the semiconductor memory device with the variable resistive element for storing data formed between an upper electrode and a lower electrode comprises the steps of sputtering an electrically conductive metallic oxide in an atmosphere including no oxygen, and forming the variable resistive element.例文帳に追加

上部電極と下部電極の間にデータを蓄積するための可変抵抗体を形成してなる半導体記憶装置の製造方法であって、導電性の金属酸化物を、酸素を含まない雰囲気中でスパッタリングし、前記可変抵抗体を形成する可変抵抗体形成工程を実行する。 - 特許庁

In a CABAC decoder 100, an index generation part 114 determines one of an absolute value of an mvd syntax element of a reference submb stored in the syntax element memory 112, twice the absolute value, and 1/2 of the absolute value as an index value before generating a context index when a context index is generated.例文帳に追加

ＣＡＢＡＣデコーダ１００において、インデックス生成部１１４は、コンテキストインデックを生成する際に、シンタックスエレメントメモリ１１２に格納された参照ｓｕｂｍｂのｍｖｄシンタックスエレメントの絶対値と、該絶対値の２倍と、該絶対値の１／２のうちのいずれかを指標値に決定する。 - 特許庁

In a memory cell region RM, a magnetoresistive element 18 in a semiconductor magnetic storage apparatus is formed in an array shape in a mode that the magnetoresistive element is arranged at a part where a digit line 3 extending in one direction intersects a bit line 32 extending in the direction substantially orthogonal to the digit line 3.例文帳に追加

メモリセル領域ＲＭでは、半導体磁気記憶装置における磁気抵抗素子１８は、一方向に延在するディジット線３と、これと略直交する方向に延在するビット線３２とが交差する部分に配置される態様で、アレイ状に形成されている。 - 特許庁

The memory cell MC is equipped with: a variable resistance element VR formed of an insulating layer 26, including a metal oxide film 26, and reversibly changing a resistance value by applying energy; and an MIIM diode DI including a metal oxide film 24b and connected in series to the variable resistance element VR.例文帳に追加

メモリセルＭＣは、絶縁層２６にて構成されて、金属酸化膜２６を含みエネルギー印加によって抵抗値を可逆的に変化させる可変抵抗素子ＶＲと、金属酸化膜２４ｂを含み、可変抵抗素子ＶＲと直列接続されたＭＩＩＭダイオードＤＩとを備える。 - 特許庁

The magnetic memory element 3 includes a fixed layer 19 whose magnetization direction is fixed, a storage layer 21 whose magnetization direction is variable and a tunnel insulating film 20 arranged between the fixed layer 19 and the storage layer 21, and the element inverts the magnetization direction of the storage layer 21 by electrons which are spin-polarized.例文帳に追加

磁気記憶素子３は、磁化方向が一定である固着層１９、磁化方向が可変である記憶層２１、および、固着層１９と記憶層２１との間に配置されたトンネル絶縁膜２０を有し、スピン偏極した電子により記憶層２１の磁化方向を反転させる。 - 特許庁

When an area securement request is received from an RIP part 120, a cache management part 130 evicts from the cache memory 140 image data of a document element which is lower in cache priority than the document element of an object of the request and not currently used, referring to an entry management table 132.例文帳に追加

キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁

Before any information is written in the antifuse element ANTFUSE1 of the memory cell 1, the antifuse element ANTFUSE1 is set in a precharge state by the precharge control circuit 2, the bit line driver DRBL, the word line driver DRWL, the multiplexer MUX1, and the multiplexer MUX2.例文帳に追加

メモリセル１のアンチヒューズ素子ＡＮＴＦＵＳＥ１に情報を書き込む前に、プリチャージ制御回路２、ビット線ドライバＤＲＢＬ、ワード線ドライバＤＲＷＬ、マルチプレクサＭＵＸ１、及びマルチプレクサＭＵＸ２により、アンチヒューズ素子ＡＮＴＦＵＳＥ１がプリチャージ状態に設定される。 - 特許庁

The temperature control element 10 is separated from the valve seat member 8 by energizing the valve member 18 in the valve opening direction at low temperature by the shape memory alloy 21, and at high temperature, the temperature control element 10 is held at a constant position in the valve chest 3 and the valve member 18 is energized in the valve closing direction.例文帳に追加

この形状記憶合金２１で低温時に弁部材１８を開弁方向に付勢して温度制御機素１０を弁座部材８から離間せしめ高温時に温度制御機素１０を弁室３内の定位置に保持すると共に弁部材１８を閉弁方向に付勢する。 - 特許庁

A memory cell 11 includes an irreversible storage element 12, of which the write-in voltage is applied to the one end to write data by an insulating film destruction, and write-in gate N type and read-out gate N type transistors 13, 14, of which one end of each is connected to another end of the irreversible storage element.例文帳に追加

メモリセル１１は、一端に書き込み電圧を印加され絶縁膜破壊でデータを書き込む不可逆性記憶素子１２と、一端が前記不可逆性記憶素子の他端に接続される書き込みゲートＮ型及び読み出しゲートＮ型トランジスタ１３、１４とを備える。 - 特許庁

A cache management unit 130, when receiving an area securing request from an RIP unit 120, refers to an entry management table 132, and expels, from a cache memory 140, unused image data of a document element having a lower cache priority than that of a document element targeted by the request.例文帳に追加

キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁

The electric shift position signal value and the electric select position signal value of a Hall element 3 which are output corresponding to the magnetism of a magnet 2 in three ranges in the shift direction of the change lever and three ranges in the select direction of the change lever are recorded in a memory of the Hall element as the sensor characteristic values.例文帳に追加

チェンジレバーのシフト方向の３つのレンジとチェンジレバーのセレクト方向の３つのレンジとにおけるマグネット２の磁気に対応して出力するホール素子３の電気的シフト位置信号値および電気的セレクト位置信号値をセンサ特性値としてホール素子のメモリに記録する。 - 特許庁

Combination of magnitude of a relieving region defined as a range in which replacement of defective elements are permitted by one redundant element in a memory cell array and the number of redundant elements used for replacing a defective element in one relieving region is set by only connection change of wirings.例文帳に追加

メモリセルアレイのなかで一つの冗長エレメントにより不良エレメント置換が許容される範囲として定義される救済領域の大きさと、その一つの救済領域内の不良エレメント置換に供される冗長エレメントの数との組み合わせが、配線の接続変更のみにより設定される。 - 特許庁

The magnetic random access memory comprises a lower electrode 20; the magnetoresistance effect element 23 which is formed above the lower electrode 20 and has side faces; and a protective film 24 which covers the side faces of the magnetoresistance effect element 23, and has the same flat shape as that of the lower electrode 20, and is formed by a sputtering method.例文帳に追加

磁気ランダムアクセスメモリは、下部電極２０と、この下部電極２０の上方に設けられ、側面を有する磁気抵抗効果素子２３と、この磁気抵抗効果素子の側面を覆い、下部電極２０と同一の平面形状であり、スパッタ法で形成された保護膜２４とを具備する。 - 特許庁

Since heat generated from the semiconductor element can be released efficiently to the insulating substrate fixed with external connection terminals, temperature rise of the semiconductor device itself is prevented and deterioration of characteristics can be prevented in a semiconductor element, e.g. a DRAM, where temperature rise causes deterioration in memory holding characteristics.例文帳に追加

半導体素子から発生した熱を効率良く外部接続端子を取り付けた絶縁基板に逃がすことができるので半導体装置自体の温度上昇を防ぎ、ＤＲＡＭなどの温度上昇が記憶保持特性の劣化を招いていた半導体素子の特性の劣化を防ぐことができる。 - 特許庁

This memory control circuit 1 having an LSI configuration receives a RAM access request signal 100, which is a signal independent of the type of a RAM element, from a superordinate control part such as a CPU and transmits a RAM control signal data group 200 to a subordinate LAM element 10 to control it.例文帳に追加

ＬＳＩ構成のメモリ制御回路１は、ＣＰＵなどの上位の制御部(図示なし)から、ＲＡＭ素子の種別によらない信号であるＲＡＭアクセス要求信号１００を受けて配下のＲＡＭ素子１０に対してＲＡＭ制御信号・データ群２００を送信してこれを制御する。 - 特許庁

The charging amount evaluation element is provided on a substrate 1, wherein the element comprises a pair of electrodes 3, 4, an electric conductor 5 connecting the pair of electrodes 3, 4, and a shape changing member 6 which is provided on the electric conductor 5 and at least of which is made of a material having the shape-memory effect.例文帳に追加

基板１上に一対の電極３，４と、一対の電極３，４間を接続する導電体５と、導電体５上に設けた少なくとも一部が形状記憶効果を持つ材料からなる形状変化部材６とを備えた帯電量評価要素を設ける。 - 特許庁

To provide an electronic apparatus in which a wiring space for a series of wiring is reduced and the flexibility in the wiring is increased by contriving the arrangement of damper resistors when equally arranging the length in the series of wiring for connecting a control element through the series of damper resistors to a memory element.例文帳に追加

制御素子を一連のダンパ抵抗を介しメモリ素子に接続する一連の配線を等長にするにあたり、ダンパ抵抗の配置に工夫を凝らして、当該一連の配線のための配線スペースを小さくするとともに配線自由度を高めるようにした電子装置を提供する。 - 特許庁

To obtain a semiconductor device manufacturing system which can make with LOCOS the element isolation films, that is, the size of an active region to be fixed for each semiconductor substrate to be manufactured in formation of an element isolation film on a semiconductor substrate, whereon a flash memory is formed.例文帳に追加

フラッシュメモリが形成される半導体基板上に素子分離膜をロコスで形成する場合において、素子分離膜間の距離、すなわち活性領域の寸法を製造される半導体基板ごとに一定にさせることが可能な半導体装置製造システムを得ること。 - 特許庁

End part of an element forming region Ac for forming nonvolatile memory cells is elongated by a length D utilizing the region beneath a dummy conductive film DSG and stress applied from an insulation film 6 surrounding the element forming region Ac is concentrated in the elongated region.例文帳に追加

不揮発性メモリセルが形成される素子形成領域Ａｃの端部を、ダミー導電性膜ＤＳＧの下の領域を利用して長さＤだけ伸長することにより、かかる伸長した領域に、素子形成領域Ａｃを囲む絶縁膜６から加わる応力を集中させる。 - 特許庁

To provide a semiconductor device maintaining a current-driving capability and preventing the short channel effect by activating the impurities of a gate electrode in a FET for logic element without spoiling the quality of a gate insulator film in a FET for memory element and a method of manufacturing it.例文帳に追加

メモリ素子用ＦＥＴにおけるゲート絶縁膜の膜質を損なうことなく、ロジック素子用ＦＥＴにおけるゲート電極の不純物が活性化されることにより電流駆動能力が維持され、かつ短チャネル効果が防止された半導体装置およびその製造方法を提供する。 - 特許庁

On the basis of image data captured by an imaging element 203, an image processing engine 204 recognizes a character contained within an image, associates position information acquired by a GPS module 207 and the recognized character information with the image data captured by the imaging element 203, and records the associated information on a memory card.例文帳に追加

画像処理エンジン２０４は、撮像素子２０３で取得した画像データに基づいて、画像内に含まれる文字を認識し、撮像素子２０３で取得した画像データに、ＧＰＳモジュール２０７で取得した位置情報、および認識した文字情報を関連付けてメモリカードに記録する。 - 特許庁

A non-complementary comparator includes an evaluation element such as a memory cell, a differential amplifier or another type of circuit capable adapted to perform an evaluation function, and at least first and second input legs each coupled to a corresponding one of a first and second node of the evaluation element.例文帳に追加

非相補比較器は、メモリセル、差動アンプまたは評価機能を行なうのに適した他のタイプの回路等の評価エレメントと、評価エレメントの第１および第２のノードのうちの対応するノードに各々接続された少なくとも第１および第２の入力枝とを含む。 - 特許庁

Each of the memory cells (10, 10A-10H) includes at least one magnetoresistive element (J0, J1) storing data, and amplifying members (MP1, MN1, MP7, MP7) used to amplify potential generated by a current through the at least one magnetoresistive element (J0, J1).例文帳に追加

メモリセル（１０、１０Ａ〜１０Ｈ）のそれぞれは、データを記憶する少なくとも一の磁気抵抗素子（Ｊ０、Ｊ１）と、磁気抵抗素子（Ｊ０、Ｊ１）に電流が流されることによって生成される電位を増幅する増幅手段（ＭＰ１、ＭＮ１、ＭＰ７、ＭＰ７）とを備えている。 - 特許庁

The non-complementary comparator includes an evaluation element such as a memory cell, a differential amplifier, or another type of circuit capable adapted to perform an evaluation function, and at least first and second input legs each coupled to a corresponding one of a first and second node of the evaluation element.例文帳に追加

非相補比較器は、メモリセル、差動アンプまたは評価機能を行なうのに適した他のタイプの回路等の評価エレメントと、評価エレメントの第１および第２のノードのうちの対応するノードに各々接続された少なくとも第１および第２の入力枝とを含む。 - 特許庁

The R/W control circuit 5 performs control so that voltages Vout_B0, Vout_B1 applied to the reference resistance circuit are increased when the value of resistance in the magnetoresistive element is the maximum resistance value Rmax when reading data from the memory cell array 4, and reduces voltages Vout0, Vout1 applied to the magnetoresistive element.例文帳に追加

Ｒ／Ｗ制御回路５は、メモリセルアレイ４からデータを読み出すとき、磁気抵抗素子の抵抗値が最大抵抗値Ｒｍａｘであるとき、基準抵抗回路に印加される電圧Ｖｏｕｔ＿Ｂ０，Ｖｏｕｔ＿Ｂ１を高くするように制御することにより、磁気抵抗素子に印加される電圧Ｖｏｕｔ０，Ｖｏｕｔ１を低下させる。 - 特許庁

The audio output mechanism 10 is composed of an audio output device 8 composed of a piezoelectric vibrating element or a vibrating element for plane speaker system, etc., an amplifier for audio signals outputted therefrom and an audio chip 7 as a read only memory storing audio signals to be outputted.例文帳に追加

音声出力機構１０は、圧電振動素子や平面スピーカ装置などの振動素子からなる音声出力装置８と、そこから出力する音声信号の増幅器、および出力する音声信号を蓄積している読み出し専用メモリである音声チップ７により構成されている。 - 特許庁

At this point, the length (t) of a part of the capacitor element 11 overlapping with the STI region 3 is so set as not to cause the semiconductor memory device to malfunction due to a leakage current which occurs in the STI region 3 due to stress near the capacitor element 11.例文帳に追加

ここで、容量素子１１近傍で発生するストレスに起因するＳＴＩ領域３のリーク電流によって半導体記憶装置が誤動作を起こさない範囲となるように、容量素子１１とＳＴＩ領域３とのオーバーラップ部の長さｔが設定されている。 - 特許庁

To realize a semiconductor device capable of suppressing variation in source voltage and a noise due to it without exerting any influence on layout by using as a bypass capacitor a dummy semiconductor element arranged in the circumference of an effective area, e.g. a capacity element that a pixel cell or a memory cells has.例文帳に追加

有効領域の周辺に配置されているダミーの半導体素子、例えば、画素セル及びメモリセルにある容量素子をバイパスコンデンサとして利用し、レイアウトに影響を与えることなく、電源電圧の変動及びそれに起因するノイズを抑制できる半導体装置を実現する。 - 特許庁

Outside a memory cell region 110 where line-and-space (L&S) periodicity of an active area D1 and an element isolation region D1S is disordered, active areas D2a and D2b wider than the active area D1, and an element isolation region D2S disposed between the active areas D2a and D2b are formed.例文帳に追加

アクティブエリアＤ１及び素子分離領域Ｄ１Ｓのラインアンドスペース（Ｌ&Ｓ）の周期性が崩れるメモリセル領域１１０の外側には、アクティブエリアＤ１より幅が広いアクティブエリアＤ２ａ、Ｄ２ｂと、アクティブエリアＤ２ａとＤ２ｂ間に配置された素子分離領域Ｄ２Ｓが形成されている。 - 特許庁

To provide a magnetic memory device having a magnetoresistive effect element using a spin injection magnetization reversing mechanism, and a manufacturing method for the device which device and method prevent a malfunction due to a magnetic field leaking from wiring such as word lines or bit lines, that are formed near the magnetroresistive effect element.例文帳に追加

スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、ワード線やビット線などの磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供する。 - 特許庁

To obtain excellent image quality without damaging the sense of use such as snapshot performance by suppressing the using capacity of a memory related to correction and realizing speeding-up of the correction arithmetic processing, regarding correction of a defective pixel in a solid-state image pickup element in an image pickup device using the solid-state image pickup element.例文帳に追加

固体撮像素子を用いた撮像装置において、固体撮像素子における欠陥画素部の補正について、補正に関するメモリの使用容量を抑え、かつ補正演算処理の高速化を図り、速写性等の使用感を損なわずに良好な画質を得ることを目的とする。 - 特許庁

Then, a node identifier and a unique element identifier are given to each parts of document structure corresponding to each node of the formal type schema to store the real data of the part of the document structure in a memory with a document identifier corresponding to the node identifier and the unique element identifier.例文帳に追加

そして、整形式スキーマのそれぞれのノードに対応する文書構造の各部分に、ノード識別子及び独自の要素識別子を与え、該文書構造の上記部分の実データを、ノード識別子及び独自の要素識別子に対応させて文書識別子を付してメモリに格納する。 - 特許庁

To provide a thin film magnetic storage device which can store information required for redundancy relieving in a nonvolatile state using a magnetic storage element being same as a regular memory cell used for storing data.例文帳に追加

データ記憶に用いられる正規メモリセルと同様の磁性体記憶素子を用いて、冗長救済に必要な情報を不揮発的に記憶可能な薄膜磁性体記憶装置を提供する。 - 特許庁

A magnetic random access memory is provided with a magnetic resistance element 1 having a recording layer 30, a fixed layer 10 and an intermediate non-magnetic layer 20 disposed between the recording layer and the fixed layer.例文帳に追加

磁気ランダムアクセスメモリは、記録層３０と固定層１０と記録層及び固定層間に設けられた中間非磁性層２０とを有する磁気抵抗素子１を備えた磁気ランダムアクセスメモリである。 - 特許庁

A solid-state imaging element alternately applies logarithmic conversion and linear conversion to an image signal and thereafter stores the image signal at the logarithmic conversion and linear conversion for each pixel into a memory in a gradation conversion circuit.例文帳に追加

固体撮像素子が対数変換動作と線形変換動作を交互に行った後、この対数変換時及び線形変換時の画像信号を各画素毎に、階調変換回路内のメモリに格納する。 - 特許庁

The portable telephone set is provided with the light emitting element 14 of near infrared rays 3 for pulse light emission and a memory for performing the light emission of a prescribed signal to control remote controlled appliances 30 to 33.例文帳に追加

パルス発光する近赤外線３の発光素子１４と、所定の信号の発光を行うためのメモリとを備え、リモコン式被制御機器３０〜３３の制御を行うように構成されている。 - 特許庁

To provide a transistor excellent in writing characteristics and retention characteristics of information and its manufacturing method, and to provide a nonvolatile memory element and a semiconductor device comprising it.例文帳に追加

情報の書き込み特性、及び、情報の保持特性に優れたトランジスタ、及び、同トランジスタの製造方法、及び、不揮発性記憶素子、及び、同記不揮発性記憶素子を備えた半導体装置を提供すること。 - 特許庁

To increase the output of a read element by reducing roughness produced at a boundary part between the free layer and the barrier layer of a magnetic thin wire, when manufacturing the magnetic thin wire used for a domain wall motion magnetic memory apparatus.例文帳に追加

磁壁移動型の磁気記憶装置に使用する磁気細線の製造時に、磁気細線のフリー層とバリア層の境界部に発生するラフネスを低減して読出し素子の出力を増大する。 - 特許庁

To provide a program count circuit which can be realized simply and in which the number of times of programming and verifying can be adjusted as necessary, and a program word line voltage generating circuit for a flash memory element using this circuit.例文帳に追加

具現が簡単であり、必要に応じてプログラム及びベリファイの回数調節が可能なプログラムカウント回路及びこれを用いたフラッシュメモリ素子のプログラムワードライン電圧発生回路を提供すること。 - 特許庁

Sensitivity is adjusted using each additional value in the memory 41 so as to uniform the received-light amount for each light receiving element, and then an operation is performed for detecting a light shielded position by an object on the display surface of the display unit.例文帳に追加

メモリ４１の各加算値を用いて各受光素子毎の受光量が揃うように感度調整した後に、表示器の表示面上での物体による遮光位置を検出する操作を行う。 - 特許庁

To provide a fast and inexpensive computer which can perform the memory access and the transfer of data without impeding the calculation of every element processor 3 and can solve a differential equation by applying an asynchronous communication system.例文帳に追加

各要素プロセッサ３の演算を阻害しないメモリアクセス及びデータ転送ができ、非同期の通信方式による微分方程式の求解を可能にした高速、かつ安価な計算機を得る。 - 特許庁

The duplicate sample removal circuit also "removes" those codes that have already been counted as part of a larger increment by de-asserting a write enable line to a memory element such as a dual port RAM.例文帳に追加

二重サンプリング除外回路は更に、デュアルポートＲＡＭといったメモリエレメントへの書込みイネーブルラインをディアサートすることによってより大きいインクリメントの一部として既に計数されているコードを「除外」する。 - 特許庁

Image data shot by an imaging element 12 is recorded in an external memory 7 and set aspect ratio information indicating an aspect ratio set by aspect ratio setting means is added to the image data.例文帳に追加

外部メモリ７には、撮像素子１２により撮影された画像データが記録され、その画像データには、アスペクト比設定手段で設定されるアスペクト比を示す設定アスペクト比情報が付加される。 - 特許庁

A resistance element 22 and an N-channel MOS transistor 26 are connected in series between an output terminal 8.1a of a voltage generating circuit included in a flash memory and a line for a grounding potential GND.例文帳に追加

フラッシュメモリに含まれる電圧発生回路８．１の出力端子８．１ａと接地電位ＧＮＤのラインとの間に、抵抗素子２２およびＮチャネルＭＯＳトランジスタ２６を直列接続する。 - 特許庁