「memory element」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

To provide a phase-change memory device, in which the contact area between a phase-change material and a heater electrode is reduced to suppress current necessary for heating and the phase-change material is formed right above a contact which can enhance element integration, and to provide a manufacturing method for the phase-change memory device.例文帳に追加

相変化材料とヒータ電極との接触面積を低減して加熱に必要な電流を抑制すると同時に、相変化領域をコンタクト直上に形成して素子集積度を高めることができる相変化メモリ素子及びその製造方法を提供する。 - 特許庁

Heatsink portions 201 and 201' holding a memory module 100 to which a DRAM element 102 is attached from the opposite sides, and an air introduction passage above the heatsink portions 201 and 201' are provided on a module substrate 101, and air is supplied downward from the air introduction passage thus cooling the memory module 100.例文帳に追加

モジュール基板１０１に、ＤＲＡＭ素子１０２が装着されたメモリモジュール１００を両面より挟持したヒートシンク部２０１、２０１’と、ヒートシンク部２０１、２０１’の上部にエア導入路を備え、エア導入路からエアを下方に向けて送風することにより、メモリモジュール１００を冷却する。 - 特許庁

As a thermal responsive member with one end fixed to the lid 5 and the other end fixed to the element 8, a coil-form shape memory alloy 18 is installed, and with the elongating force of this coil-form shape memory alloy 18 at a high temperature, the bottom undersurface of the mounting member 17 is abutted to the bottom wall of the valve chest 4 and held.例文帳に追加

一端を蓋部材５に固定し他端を温度制御機素８に固定した温度応動部材としてのコイル状の形状記憶合金１８の高温時の伸張力によって取付部材１７の底部下面を弁室４の底壁に当接させて保持する。 - 特許庁

The semiconductor device includes a resistance element TDR1 and a nonvolatile memory NVM1 formed on a silicon substrate S1, wherein the nonvolatile memory NVM1 is formed in a silicon layer SOI1 disposed on the silicon substrate S1 via an embedded oxide layer BOX1.例文帳に追加

シリコン基板Ｓ１上に形成された抵抗素子ＴＤＲ１および不揮発性メモリＮＶＭ１を有する半導体装置であって、不揮発性メモリＮＶＭ１は、シリコン基板Ｓ１上に埋め込み酸化層ＢＯＸ１を介して配置されたシリコン層ＳＯＩ１に形成されている。 - 特許庁

The image pickup device where a coding processing circuit 106 applies compression coding to a video signal outputted from an image pickup element 102 and a memory card 108 stores the compression-coded video signal, is provided with a wired communication I/F 109 that externally transfers video information recorded in the memory card 108.例文帳に追加

撮像素子１０２から出力された映像信号を符号化処理回路１０６で圧縮符号化して、メモリカ−ド１０８に記録するようにした撮像装置において、メモリカ−ド１０８に記録された映像情報を外部に転送するため有線通信Ｉ／Ｆ１０９を設ける。 - 特許庁

Also, regarding the memory cell matrix among the divided peripheral circuit and memory cell matrix, the entire connection verification is performed for a decoder, the connection verification is performed within a constituting element for a common signal line and an intrinsic signal line in the constituting elements other than the decoder, and a unit circuit is taken out and the connection verification is performed.例文帳に追加

また、分割した周辺回路とメモリセルマトリックスのうちメモリセルマトリックスに関してデコーダは全体の接続検証を行い、デコーダ以外の構成要素において共通信号線、固有信号線は構成要素内で接続検証を行い、単位回路は取り出して接続検証を行う。 - 特許庁

An interlayer insulating film 33 where a memory cell is formed is formed in such a way that the position of an upper surface of the interlayer insulating film 33 positioned in a memory cell region M1 where the magnetoresistive element 51 is formed is lower than the position of an upper surface of the interlayer insulating film 33 positioned in a peripheral region P.例文帳に追加

メモリセルが形成される層間絶縁膜３３において、磁気抵抗素子５１が形成されるメモリセル領域Ｍに位置する層間絶縁膜３３の部分の上面の位置が、周辺領域Ｐに位置する層間絶縁膜３３の部分の上面の位置よりも低く形成されている。 - 特許庁

A central processing unit 18 generates OSD patterns arranged evenly dispersedly with black pixels based on the unit regions (M, N) set in an internal memory section 16 for every display position Pos and stores the patterns in a display element, and a temporary memory section 19 for display processing.例文帳に追加

中央演算部１８は、内部記憶部１６に設定されている単位領域（Ｍ，Ｎ）およびパターンＰに基づいて、黒ピクセルを均等に分散して配置したＯＳＤパターンを表示位置Ｐｏｓごとに生成し、表示用および表示処理用一時記憶部１９に記憶する。 - 特許庁

When the time T reaches (n-1)L/n, the information memory 273 stores the received binary signal that is latched at the time T(=iL/n) by using, as a trigger, the second clock signal supplied from a delay element (n-1) to store the binary signal in a quantity of a unit frame into its information memory 2731.例文帳に追加

Ｔ＝（ｎ−１）Ｌ／ｎになると、情報メモリ２７３は、遅延素子２７１（ｎー１）から供給される第２のクロック信号をトリガとして、入力されたＴ＝ｉＬ／ｎでの２値信号をラッチして格納することにより情報メモリ２７３１に単位フレーム分の２値信号を格納する。 - 特許庁

The optical element is provided with a light transmissive active matrix liquid crystal display part, a memory part to store a plurality of pattern data for displaying them on the display part, a selection part to select an arbitrary pattern data from the memory part, and a drawing circuit to display a pattern corresponding to the selected pattern data on the display part.例文帳に追加

光透過型のアクティブマトリックス液晶表示部と、前記表示部に表示するための複数のパターンデータを格納する記憶部と、記憶部から任意のパターンデータを選択する選択部と、選択されたパターンデータに対応するパターンを前記表示部に表示させる描画回路とを備える。 - 特許庁

The portable communication device simultaneously includes a memory 11 used exclusively for the liquid crystal display element for memorizing the image data to be displayed on an LCD panel 14 and a memory 15 used exclusively for the television display LSI for memorizing the image data to be displayed on a television screen 23 of a size different in display size from the LCD panel 14.例文帳に追加

ＬＣＤパネル１４に表示させる画像データを記憶する液晶表示部専用メモリ１１とＬＣＤパネル１４とは表示サイズの異なるテレビ画面２３に表示させる画像データを記憶するテレビ表示ＬＳＩ専用メモリ１５とを同時に具備する。 - 特許庁

An odd number line field memory 105 stores an odd number line of an output signal from an image pickup element (CCD) 103 via a CDS.AGC circuit 104, an even number line field memory 106 stores an even number line and an adder 107 sums outputs of both the field memories 105, 106.例文帳に追加

ＣＤＳ・ＡＧＣ回路１０４を介しての撮像素子（ＣＣＤ）１０３からの出力信号の奇数ラインを奇数ライン用のフィールドメモリ１０５に記憶させ、偶数ラインを偶数ライン用のフィールドメモリ１０６に記憶させ、両フィールドメモリ１０５，１０６の出力を加算器１０７で加算する。 - 特許庁

A memory cell array is configured three-dimensionally by arranging a plurality of memory cells comprising a transistor formed on a semiconductor substrate and a variable resistor element connected between the source and drain terminals of the transistor and the resistance value of which varies at voltage application in the longitudinal direction and in an array.例文帳に追加

半導体基板上に形成されたトランジスタと前記トランジスタのソース・ドレイン端子間に接続された電圧印加によって抵抗値が変化する可変抵抗素子とを備えてなるメモリセルを縦方向、さらにアレイ状に複数個配置して３次元的にメモリセルアレイを構成する。 - 特許庁

To provide a method for driving memory display of a liquid crystal display element capable of displaying memory for a predetermined period by using a time constant circuit composed of equivalent static capacitance and equivalent resistance owned by a light control layer constituting a light scattering type liquid crystal.例文帳に追加

光散乱型液晶を構成する調光層が固有に有する等価静電容量と等価抵抗による時定数回路を利用して、所定の時間メモリー表示をすることができる液晶表示素子のメモリー表示駆動方法を提供することを目的とする。 - 特許庁

Relative movement in an axial direction of the first support 10 and the second support 11 is controlled by a first shape memory wire 12 and a second shape wire 13 situated on the two facing surfaces of the diaphragm shutter element 9 and desirably by a formed shape memory means.例文帳に追加

第一の支持体10及び第二の支持体11の軸方向の相対的な移動は、ダイアフラム・シャッタ要素9の二つの対向する面の上にセットされた第一の形状記憶ワイヤ12及び第二の形状記憶ワイヤ13によって好ましくは形成された形状記憶手段によって制御される。 - 特許庁

A digital picture element signal of a specific address from an analog-digital converter 9 is fed to an IIR image filter computing unit 31, firstly multiplied by a filter coefficient (α) of the specific address from a first filter coefficient frame memory 32, and fed to and stored in an frame memory 11 via a adder 16.例文帳に追加

ＡＤ変換器９からの特定アドレスのディジタル画素信号は、ＩＩＲ画像フィルタ演算器３１に供給され、まず、第１のフィルタ係数フレームメモリー３２からの該特定アドレスのフィルタ係数（α）と乗算され、加算器１６を介してフレームメモリー１１に供給されて記憶される。 - 特許庁

In driving the memory device 1, the memory device 1 can detect a level of a resistance value of a TMR element (the functional film 22, an interlayer insulating film 23 and a magnetic substance film 26) by using the upper electrode 24 and the lower barrier electrode 19, and can read data depending on this detection result.例文帳に追加

そして、メモリ装置１では、その駆動において、上部電極２４と下部バリア電極１９とを用いてＴＭＲ素子部（機能膜２２と層間絶縁膜２３と磁性体膜２６）の抵抗値の高低を検出し、この検出結果を以ってデータを読み出すことができる。 - 特許庁

Further, the imaging device includes a memory 109 which stores the position of a defect pixel of the imaging element 102 or the position of a test signal as an expected value, and a determination unit 106 which determines a suitable delay amount using the image signal input by the input unit 105 and the expected value stored in the memory 106.例文帳に追加

また、撮像素子１０２の欠陥画素の位置または試験信号の位置を期待値として格納するメモリ１０９と、取り込み部１０５により取り込まれただ画像信号と、メモリ１０９に格納された期待値とを用いて適正な遅延量を判定する判定部１０６とを備える。 - 特許庁

Information is stored by setting the leakage-current level of the semiconductor memory cell (300) by causing breakdown (a soft or hard breakdown) by stressing the ultrathin-film dielectric (312) by using the semiconductor memory cell (300) including a data storage element (115) configured around the ultrathin-film dielectric (312).例文帳に追加

超薄膜誘電体（３１２）の周りに構成されるデータ記憶素子（１１５）を有する半導体メモリセル（３００）を使用し、超薄膜誘電体（３１２）にストレスを与えてブレークダウン（ソフトまたはハードブレークダウン）させてメモリセル（３００）のリーク電流レベルを設定することにより情報を記憶する。 - 特許庁

The magnetic memory element 10 is provided with wires connected to the first, second, and third magnetic layers 1, 2, 3, respectively, and the magnetic memory elements 10 are arranged near the intersections of the wires to form the magnetic storage device.例文帳に追加

また、この磁気記憶素子１０と、第１の磁性層１側に接続された配線と、第２の磁性層２側に接続された配線と、第３の磁性層３側に接続された配線とを有し、これら配線の交差点付近に磁気記憶素子１０が配置された磁気記憶装置を構成する。 - 特許庁

To generate a very strong magnetic field by switching of memory elements, without being affected by the shape and size of memory elements, thereby satisfying the requirement of an MRAM structure, which enables to produce a small magnetic element having sufficient magnetic stability, to cope with the temperature fluctuations.例文帳に追加

メモリ素子のスイッチングがメモリ素子の形状およびサイズの影響を受けず、はるかに強い局所磁場を生成することができ、それによって、温度変動に対して十分な磁気安定性を有するより小さな磁気素子が可能になるＭＲＡＭ構成の要求を満たす。 - 特許庁

During execution of forming operation in which the resistance state of a variable resistance element VR is set to a transition-enabled state with respect to a selection memory cell MC_11, the isolation latches 63, 83 brings the bit lines BL_0 and the word lines WL_2 to which a defective memory cell CPF is connected into a floating state.例文帳に追加

アイソレーションラッチ６３、８３は、選択メモリセルＭＣ＿１１に対して可変抵抗素子ＶＲの抵抗状態を遷移可能にするフォーミング動作を実行する際に、欠陥メモリセルＣＰＦが接続されたビット線ＢＬ＿０及びワード線ＷＬ＿２をフローティング状態にする。 - 特許庁

The other of the erosion resistant valves 20 is a Ti-Ni group shape memory alloy valve, and reversibly absorbs the stress to be applied to both or one of the valve casing side valve seat 14 and the valve element side valve seat 13 by the shape memory effect or super elasticity of the alloy.例文帳に追加

もう一つの耐エロージョン弁２０は、Ｔｉ−Ｎｉ系形状記憶合金弁であって、弁の弁箱側弁座１４および弁体側弁座１３の双方あるいは一方に、該合金の形状記憶効果もしくは超弾性によって弁にかかる応力を可逆的に吸収した。 - 特許庁

The semiconductor memory device includes a memory element which includes a diode-connected first transistor, a second transistor whose gate is connected to one terminal of a source electrode and a drain electrode of the diode-connected first transistor, and a capacity element connected to the one terminal of the source electrode and the drain electrode of the diode-connected first transistor and the gate of the second transistor.例文帳に追加

ダイオード接続した第１のトランジスタと、ダイオード接続した第１のトランジスタのソース電極及びドレイン電極の一方の端子にゲートが接続する第２のトランジスタと、ダイオード接続した第１のトランジスタのソース電極及びドレイン電極の一方の端子及び第２のトランジスタのゲートに接続する容量素子を有するメモリ素子を含む半導体記憶装置である。 - 特許庁

Moreover, there is provided the nonvolatile storage including: the nonvolatile memory element; and a drive unit in which information is stored by enabling the recording layer to transit between a plurality of states having mutually different resistances according to at least either voltage application to the recording layer of the nonvolatile memory element or current energization to the recording layer.例文帳に追加

また、上記の不揮発性記憶素子と、前記不揮発性記憶素子の前記記録層への電圧の印加、及び、前記記録層への電流の通電、の少なくともいずれかによって、前記記録層を前記互いに異なる抵抗を有する複数の状態の間を遷移させて情報を記録する駆動部と、を備えたことを特徴とする不揮発性記憶装置が提供される。 - 特許庁

To form multiple layers by increasing the number of laminated layers to increase a capacity while an optical memory element production process (especially, a process for laminating a core layer and a clad layer) is made efficient and simple when the optical memory element is produced easily and inexpensively by forming the core layer and the clad layer from a resin and forming an uneven pattern easily.例文帳に追加

コア層及びクラッド層を樹脂製にし、上記の凹凸パターンを簡易に形成できるようにして、光メモリ素子を容易かつ安価に実現できるようにする場合に、光メモリ素子の製造工程（特に、コア層及びクラッド層を積層する工程）の効率化，簡略化を図りながら、大容量化を実現すべく積層数を増やして多層化できるようにする。 - 特許庁

A memory 14 is previously stored with output data by set temperatures of the Hall element 10 in a used state and the output data e2 corresponding to the detection signal of a set temperature detected by a temperature detecting element 11 at use time is read out of the memory 14 by a readout circuit 18 and supplied to the other input terminal 15b of the comparator 15.例文帳に追加

メモリ１４には予め使用状態におけるホール素子１０の各設定温度毎の出力データが記憶されており、使用時に温度検出素子１１により検出された設定温度の検出信号に対応した出力データｅ_2が読み出し回路１８によってメモリ１４から読み出されてコンパレータ１５の他の入力端子１５ｂに与えられる。 - 特許庁

A slurry composition for chemical mechanical polishing for the polycrystalline silicon and the semiconductor element utilizing it are formed, by a method wherein a trench element separation film is ground with the slurry having the grinding selection ratio with respect to the polycrystalline silicon, which is higher compared with the element separation oxide film of an etching prevention film, to form the self aligned floating gate of the flash memory element.例文帳に追加

本発明は、多結晶シリコン用化学的機械的研磨（Chemical Mechanical Polishing）のためのスラリー組成物及びこれを利用した半導体素子の形成方法に関し、より詳しくはエッチング防止膜の素子分離酸化膜に比べて多結晶シリコンに対し高い研磨選択比を有するスラリーでトレンチ素子分離膜を研磨し、フラッシュメモリ素子の自己整合浮遊ゲート（Self Align Floating Gate）を形成する半導体素子の形成方法に関する。 - 特許庁

A memory element 10 is constituted by laminating an oxide layer 13 consisting mainly of an oxide of at least one kind of element selected from Zr and Hf; and a conductive nitride layer 12 and 14 consisting of at least one kind of element and nitrogen, selected from Ti, Zr, Hf and Ta on the lower and upper of the oxide layer 13.例文帳に追加

Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層１３と、この酸化物層１３の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層１２，１４が積層されて成る記憶素子１０を構成する。 - 特許庁

The magnetic random access memory disclosed herein includes a magneto-resistance effect element MTJ, a write line 42 for providing a magnetic field for data write to the magneto-resistance effect element MTJ, and a means Is2 for increasing the temperature of the magneto-resistance effect element MTJ more than that of other magneto-resistance effect elements during the data write.例文帳に追加

本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪにデータ書き込みのための磁場を与える書き込み線４２と、データ書き込みを行っている間、磁気抵抗効果素子ＭＴＪの温度をそれ以外の磁気抵抗効果素子の温度よりも高くする手段Ｉｓ２とを備える。 - 特許庁

This magnetic random access memory is provided with a magneto resistance effect element MTJ and current source circuits I1, I2, I3 for giving bias current/voltage to the magneto resistance effect element MTJ when data of the magneto resistance effect element MTJ is read out, a value of the bias current/voltage does not depend on a power source potential, and is varied depending on temperature.例文帳に追加

本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪのデータを読み出すときに、磁気抵抗効果素子ＭＴＪにバイアス電流／電圧を与えるための電流源回路Ｉ１，Ｉ２，Ｉ３とを備え、バイアス電流／電圧の値は、電源電位に依存せず、温度に依存して変化する。 - 特許庁

The nonvolatile memory device includes a switching element and a storage node connected to the switching element, wherein the storage node includes a lower metal layer connected to the switching element, and a first insulating layer, an intermediate metal layer, a second insulating layer, an upper metal layer, and a nano-layer which are sequentially formed on the lower metal layer.例文帳に追加

スイッチング素子、スイッチング素子に連結されたストレージノードを備える不揮発性メモリ素子において、ストレージノードは、スイッチング素子に連結された下部金属層と、下部金属層上に順次に形成された第１絶縁層、中間金属層、第２絶縁層、上部金属層及びナノ層を備えることを特徴とする不揮発性メモリ素子である。 - 特許庁

The semiconductor power module is provided with an overcurrent detection circuit that is composed by an element break signal output circuit for outputting a signal for breaking a semiconductor power switching element by receiving the signal of an overcurrent judgment circuit, the memory of the microcomputer of the element break signal output circuit stores preset break time, and the time can be changed easily.例文帳に追加

過電流判断回路の信号を受けて半導体パワースイッチング素子を遮断する信号を出す素子遮断信号出力回路とで構成された過電流検出回路を備え前記素子遮断信号出力回路のマイクロコンピュータのメモリがあらかじめ設定された遮断時間を記憶し、かつ容易に変更可能とする。 - 特許庁

By comparing a difference between a temperature detected in a first temperature detection part provided near an amplification element and a temperature detected in a second temperature detection part provided away from the amplification element with a set temperature set inside a memory, whether or not the amplification element is normal is decided, and an alarm signal is outputted in the case that it is abnormal.例文帳に追加

増幅素子の近傍に設けられた第一の温度検知部で検出した温度と、増幅素子から離れたところに設けられた第二の温度検知部で検出した温度との差をメモリ内に設定してある設定温度と比較することにより増幅素子が正常であるか否か判断し、異常である場合にはアラーム信号を出力する。 - 特許庁

An element image generating section 15 stores received two-dimensional image data (texture signal) (a) and depth information (b) to a frame memory respectively and thereafter changes sizes of display objects (=reproduced images) in the descending order of the depth Za from a lens group of a display section 17 adopting the IP system for a matching purpose with the element sizes and overwrites the result onto element images.例文帳に追加

要素画像生成部１５は、入力された２次元の画像データ（テクスチャ信号）ａと奥行き情報ｂをそれぞれフレームメモリに蓄積した後、表示対象（＝再生像）をＩＰ方式の表示部１７のレンズ群からの奥行きＺｓの大きなものから小さいものへと順に、要素サイズに合わせるためのサイズ変更を行いながら上書きする。 - 特許庁

A first element 57a and a second element 57b constituting a sensor element receives far infrared rays emitted from a passerby being the traveling object in a moving direction and CPU 71 compares data converted to a digital signal and data which is stored in a data memory (SRAM) 75 and should be compared with each other and measures the moving direction of passerbys and its number.例文帳に追加

センサ素子(57)を構成する第１の素子(57a) 及び第２の素子(57b) が、移動体である通行者(35)が発する遠赤外線を進行方向に応じて受光し、ＣＰＵ(71)がデジタル信号に変換されたデータとデータメモリー（ＳＲＡＭ）(75)に記憶された比較されるべきデータとを比較し、通行者(35)の進行方向とその数を計測する。 - 特許庁

The semiconductor storage device 80 includes memory transistors TR1 and TR2 which are disposed adjacently in the same element formation region and have a pair of source/drain layers 5, and ferroelectric capacitors CAP1 and CAP2 connected through a via and a barrier metal film 13 to the other one of source/drain layers 5 of the memory transistors and one of the source/drain layers 5 of the memory transistor TR2.例文帳に追加

半導体記憶装置８０は、同一素子形成領域に隣接配置される、一対のソース／ドレイン層５を有するメモリトランジスタＴＲ１及びＴＲ２と、メモリトランジスタのソース／ドレイン層５の他方とメモリトランジスタＴＲ２のソース／ドレイン層５の一方に、ビア及びバリアメタル膜１３を介して接続される強誘電体キャパシタＣＡＰ１及びＣＡＰ２とを有する。 - 特許庁

A magnetic random access memory comprises: a memory cell that includes a first magnetoresistive element capable of writing data in a magnetization direction of a free ferromagnetic layer which is changed by spin transfer; and a reference cell that includes multiple second magnetoresistive elements for storing data for reference in a magnetization direction of free ferromagnetic layers which are changed by spin transfer, and that is used when the memory cell conducts reading operation.例文帳に追加

磁気ランダムアクセスメモリは、スピン注入により変更される自由強磁性層の磁化の向きでデータを書き込み可能な第１磁気抵抗素子を含むメモリセルと、スピン注入により変更される自由強磁性層の磁化の向きでリファレンス用データを記憶する複数の第２磁気抵抗素子を含み、メモリセルの読み出し動作時に用いられるリファレンスセルとを具備する。 - 特許庁

The NAND flash memory element includes: triple N wells formed in a semiconductor substrate to electrically protect many memory cells in a prescribed region of the semiconductor substrate; at least two or more triple P wells formed inside each of the triple N wells; and a plurality of cell blocks respectively formed on the upper part of the triple P well and each including a plurality of memory cell strings each sharing a plurality of bit lines.例文帳に追加

半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。 - 特許庁

To reduce an area of a capacitor element without decreasing capacity of the capacitor element, and to prevent an electric short circuit between a gate electrode and a substrate of a circuit component having a single-layer gate structure in a semiconductor memory device including a 2-layer gate structure and the single-layer gate structure.例文帳に追加

キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を縮小させると共に、２層ゲート構造と１層ゲート構造を有する半導体記憶装置における１層ゲート構造を有する回路素子のゲート電極と基板間の電気的短絡を防止する。 - 特許庁

The portions of the document structure that correspond to the different nodes of the well formed schema are each given a node identifier and a respective element identifier, and actual data on each portion of the document structure is given a document identifier corresponding to the node identifier and the respective element identifier and stored in memory.例文帳に追加

そして、整形式スキーマのそれぞれのノードに対応する文書構造の各部分に、ノード識別子及び独自の要素識別子を与え、該文書構造の上記部分の実データを、ノード識別子及び独自の要素識別子に対応させて文書識別子を付してメモリに格納する。 - 特許庁

A error diffusion processing part 630 quantizes the noticed picture element to which the quantization error is added in accordance with the diffusion coefficient set, and stores the quantization error of the noticed picture element in a quantization error memory 640 for referring to the quantization error in the error diffusion processing of the current processing area.例文帳に追加

誤差拡散処理部630は、拡散係数セットに応じて量子化誤差を加算した注目画素を量子化し、現在の処理領域の誤差拡散処理において量子化誤差を参照するために注目画素の量子化誤差を量子化誤差メモリ640に格納する。 - 特許庁

To prevent impurities from diffusing into an element isolation insulating film when a blocking insulating film is formed, and to suppress a bird's beak from occurring at a tunnel insulating film due to the diffusion of an oxidant into the element isolation insulating film, thereby preventing transistor characteristics of a memory cell from being deteriorated.例文帳に追加

ブロック絶縁膜の形成に伴う素子分離絶縁膜中への不純物拡散を抑制することができ、且つ素子分離絶縁膜中への酸化剤の拡散に起因するトンネル絶縁膜のバーズビーク発生を抑制することができ、メモリセルのトランジスタ特性の劣化を防止する。 - 特許庁

Since the coupling area of the floating gate electrode 114 and the erasable gate electrode 116 can be ensured on the surface of the side wall of the element separating insulating film 105, by narrowing the film width of the element separating insulating film 105 under the erasable gate electrode 115 in this way, the total film thickness of a memory cell can be reduced.例文帳に追加

このように、消去ゲート電極１１６下の素子分離絶縁膜１０５の膜幅だけを狭めることによって、素子分離絶縁膜１０５の側壁面で浮遊ゲート電極１１４と消去ゲート電極１１６のカップリング面積を確保できるので、メモリーセル総膜厚を低減できる。 - 特許庁

In the magnetoresistive effect memory element of multilayer film structure comprising two ferromagnetic layers 14c and 16 and a nonmagnetic layer 15 sandwiched between, at least one of the ferromagnetic layers 14c and 16 is composed of a material containing an element exhibiting ferromagnetism and boron.例文帳に追加

二つの強磁性体層１４ｃ，１６とこれらの間に挟まれる非磁性体層１５とを含む多層膜構造の磁気抵抗効果素子において、強磁性体層１４ｃ，１６のうちの少なくとも一方を、強磁性を示す元素とホウ素とを含む材料からなる構成とする。 - 特許庁