「memory loop」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When a still image recording instruction is input, a still image recording control circuit 205 connects a switch 204 to the side of the still image frame memory 203 only for a prescribed period of time, and continuously inputs the same still image frame to an encoding loop.例文帳に追加

静止画記録の指示が入力されると、静止画記録制御回路２０５はスイッチ２０４を所定期間だけ静止画フレームメモリ２０３側に接続し、同一静止画フレームを連続して符号化ループに入力する。 - 特許庁

Therefore, pipeline execution of the CPU 21 is stalled and the operation of the CPU 21 and the cache memory 25 can be temporarily stopped, and power consumption at the time of executing a spin wait loop can be reduced.例文帳に追加

したがって、ＣＰＵ２１のパイプライン実行をストールさせて、ＣＰＵ２１およびキャッシュメモリ２５の動作を一時停止させることができ、スピン待ちループ実行時における消費電力を削減することが可能となる。 - 特許庁

Such circuit may be used to decrease the matching acquisition time of a digital timing restoration loop and is therefore capable of shortening the perample and increasing the data memory density of a disk.例文帳に追加

このような回路はデジタルタイミング回復ループの整合取得時間を減少させるために使用することが可能であり、従ってプリアンブルを短くさせ且つディスクのデータ記憶密度を増加させることを可能とする。 - 特許庁

Thus, even when the frequency division number is increased to M-fold, since the phase difference - current conversion gain Kp is also multiplied by M based on the data stored in the memory 7, an open loop gain A(s) is not fluctuated.例文帳に追加

このため、分周数がＭ倍に増加しても、メモリ７に格納されているデータに基づいてチャージポンプ２の位相差−電流変換利得ＫｐもＭ倍になるため、オープンループ利得Ａ（ｓ）は変動しない。 - 特許庁

The program below allocates four pages of memory, makes the third of these pages read-only, and then executes a loop that walks upwards through the allocated region modifying bytes. 例文帳に追加

以下のプログラムは、メモリページを 4つ確保し、そのうち 3番目のページを読み込み専用に設定する。 その後で、確保した領域のアドレスの小さい方から大きな方に向かって順番にバイト値を変更するループを実行する。 - JM

When an instruction to record still pictures is inputted, a still picture record control circuit 205 connects a switch 204 to the frame memory 203 for a specified time to input identical still picture frames continuously to a coding loop.例文帳に追加

静止画記録の指示が入力されると、静止画記録制御回路２０５はスイッチ２０４を所定期間だけ静止画フレームメモリ２０３側に接続し、同一静止画フレームを連続して符号化ループに入力する。 - 特許庁

This memory device includes a command decoder for generating a power-down signal responding to a power-down command, a mode register for storing power-down exit information, a clock synchronization circuit such as a DLL (delayed locked loop) or PLL (phase locked loop) circuit for generating an internal clock signal synchronized with an external clock signal, and a control part for controlling the DLL or PLL circuit.例文帳に追加

メモリ装置はパワーダウン命令に応答してパワーダウン信号を発生する命令デコーダと、パワーダウン脱出情報を貯蔵するモードレジスタと、外部クロック信号に同期される内部クロック信号を発生するＤＬＬまたはＰＬＬ回路のようなクロック同期化回路と、ＤＬＬまたはＰＬＬ回路を制御する制御部とを含む。 - 特許庁

This multiprocessor system is provided with a plurality of first communication paths formed by connecting the memory controller to each of the plurality of processors and a loop-shaped second communication path formed by successively connecting the plurality of processors and the memory controller.例文帳に追加

前記メモリコントローラと前記複数のプロセッサのそれぞれとの間を、それぞれ個別に接続することにより形成される複数の第１の通信経路と、前記複数のプロセッサおよび前記メモリコントローラを、それぞれ順に接続することにより形成されるループ状の第２の通信経路と、を備えることを特徴とする。 - 特許庁

To obtain a delayed synchronization loop circuit for a semiconductor memory device in which an operating frequency region is largely extended and a difference of a jitter characteristic attended with an operating frequency is avoided, and to obtain the control method for the circuit.例文帳に追加

動作周波数領域を大きく広げることができるとともに、動作周波数に伴うジッタ特性の差をなくすことができる半導体メモリ装置の遅延同期ループ回路及びそれに対する制御方法を提供すること。 - 特許庁

Accordingly, if the disturbance light is present, the output of an OR gate 105 is H, and Q output of a flip-flop circuit 102 is input in preset terminals PR of flip-flop circuits 96-98 to compose a memory loop.例文帳に追加

よって、外乱光がある場合にはオアゲート１０５の出力がＨとなり、各フリップ・フロップ回路９６〜９８のプリセット端子ＰＲにはフリップ・フロップ回路１０２のＱ出力が入力され、記憶ループが構成される。 - 特許庁

LEN data defining a unit pulse pattern length, loop data defining the number of repetitions of a unit pulse, RETURN data for repeating the unit pulse pattern and driving pulse data representing a level of a driving pulse are stored in a memory 2.例文帳に追加

メモリ２中に単位パルスパターン長を規定するＬＥＮデータと、単位パルスの繰り返し数を規定するループデータと、単位パルスパターンを繰り返させるＲＥＴＵＲＮデータと駆動パルスのレベルを表す駆動パルスデータを格納する。 - 特許庁

To provide a semiconductor memory device capable of generating a final output enable signal corresponding to a CAS latency by measuring a degree of delay reflected with a delay locked loop to reflect it to a read command.例文帳に追加

遅延固定ループで反映される遅延の程度を測定して読み出し命令に反映することにより、ＣＡＳレイテンシに対応する最終出力イネーブル信号を生成することができる半導体メモリ装置を提供すること。 - 特許庁

For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage.例文帳に追加

たとえば、１ページあたりの許容ビット数ｎが４ビットとされたＥＣＣ回路を備える多値論理のＮＡＮＤ型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。 - 特許庁

After a state of a terminal is changed to an optimum state by a control signal, the delay synchronism loop circuit is enabled, also, a state of a terminal is changed to an optimum state by a control signal while the memory device performs auto-refresh operation periodically.例文帳に追加

制御信号により端子の状態が最適状態に変更された後で遅延同期ループ回路がイネーブルされ、また、メモリ装置がオートリフレッシュ動作を周期的に行う間に制御信号により端子の状態が最適状態に変更される。 - 特許庁

A memory reference set after U-hold development is generated to a loop development number U to be defined as a candidate, whether or not a reference set undergoing cache competition exists in the set is decided (S609), and when it competes, the U is not selected as a development number.例文帳に追加

候補とするループ展開数Ｕに対して、Ｕ倍展開後のメモリ参照集合を生成し、集合内にキャッシュ競合する参照の組があるか否かを判定し（Ｓ６０９）、競合する場合にはＵを展開数として選択しない。 - 特許庁

The image display medium 1 comprises a display layer 2 for displaying an image, a transparent surface electrode and a back electrode including a soft magnetic material which are oppositely arranged through the display layer 2, an IC memory 5 for storing prescribed data, and a loop antenna 6 connected to the IC memory 5 to transmit/receive radio waves to/from the external.例文帳に追加

画像表示媒体１は、画像を表示する表示層２と、表示層２を挟んで対向配置された透明な表面電極、および軟磁性材料を含んで構成される背面電極と、所定のデータを格納するＩＣメモリ５と、ＩＣメモリ５に接続され、外部との間で電波の送受信を行うループアンテナ６と、を有する。 - 特許庁

By calculating branch metrics concerning the combination of all symbols possible for a channel memory in advance, a branch metrics unit(BMU) and a decision feedback unit(DFU) can be removed from a feedback loop, so that the critical paths can be reduced.例文帳に追加

チャネルメモリにおけるあり得るすべてのシンボルの組合せに対しブランチメトリクスを事前計算することにより、フィードバックループからブランチメトリクスユニット（ＢＭＵ）および判定帰還ユニット（ＤＦＵ）を除去することが可能となり、それによってクリティカルパスが低減される。 - 特許庁

When the entry operation of a register key is performed and the disk reproducing device shifts to a register mode, a key entry operation for making the reproducing device perform a series of operations is repeated and key codes corresponding to the entry operation keys are successively stored in a memory(a loop of S1, S2, S6, S8, S9).例文帳に追加

登録キーが入力操作されて登録モードに移行すると一連動作を行なわせるためのキー入力操作が繰返されて、入力操作キーに対応のキーコードは受理されてメモリに順次格納される（Ｓ１、Ｓ２、Ｓ６、Ｓ８、Ｓ９のループ）。 - 特許庁

A user is allowed to switch to a user-desired VOD or e-commerce service using a channel surfing button and the like by including a channel(s) (e.g., Net (red) and Net (blue) in the figure) corresponding to the user-desired VOD and e-commerce service in channel loop information stored in memory.例文帳に追加

メモリに記憶するチャンネルループ情報に、ユーザ所望のＶＯＤ又はｅコマースのサービスに対応したチャンネル（図中のネット（赤）及びネット（青））を含めることにより、ユーザがチャンネルアップボタン等を用いて、所望のＶＯＤやｅコマースのサービスに切り替えることができる。 - 特許庁

To provide a tool which enables a user to generate screen data of a display unit based on data held by a loop controller which is not allocated to an I/O memory of PLC without being conscious of a communication command and communication setting between the display unit and a controller.例文帳に追加

ユーザが、表示器とコントローラ間の通信コマンドや通信設定を意識せずに、ＰＬＣのＩ／Ｏメモリに割り付けられていないループコントローラが保有するデータに基づいて表示器の画面データを生成することが可能となるツールを提供すること - 特許庁

Further, a user (viewer) can be restricted from selecting a selectable VOD or e-commerce service by including only a channel(s) corresponding to a VOD or e-commerce service adapted to an attribute(s) (e.g., age and gender) of the user in the channel loop information stored in the memory.例文帳に追加

また、メモリに記憶するチャンネルループ情報に、ユーザ（視聴者）の属性（年齢、性別等）や好みに応じたＶＯＤやｅコマースのサービスに対応したチャンネルのみを含めることにより、ユーザが選択可能なＶＯＤやｅコマースのサービスを制限できる。 - 特許庁

Each unit programming or erasing loop includes a step to apply a programming pulse, an erasing pulse, a time delay, a soft erase pulse, and soft programming pulse and/or a verifying pulse, as a positive or negative voltage to a portion (for example, a word line or a substrate) of the nonvolatile memory device.例文帳に追加

各単位プログラム又は消去ループは、不揮発性メモリ装置の一部（例えば、ワードライン又は基板）にプログラムパルス、消去パルス、時間遅延、ソフト消去パルス、ソフトプログラムパルス及び／又はベリファイパルスを正の電圧又は負の電圧で印加するステップを含む。 - 特許庁

A control signal generating part generates a first control signal and a second control signal for partially turning on or off a delay synchronous loop in response to first to fifth mode selection signals for selecting an operation mode of the semiconductor memory device, and if the first or second control signal is activated, a part with the first or second control signal applied thereto in the delay synchronous loop is turned off.例文帳に追加

制御信号発生部は、半導体メモリ装置の動作モードを選択する第１ないし第５モード選択信号に応答して遅延同期ループを部分的にターンオンまたはターンオフする第１制御信号および第２制御信号を発生させ、第１または第２制御信号が活性化されれば、遅延同期ループのうち第１または第２制御信号が印加される部分はターンオフされる。 - 特許庁

This device is provided with terminals comprising variable resistor circuits respectively and passing through external signals for operating memory devices respectively, and a control circuit outputting a control signal controlling a resistance value included in the variable resistor circuit in accordance with a command enable-signal indicating activation of auto-refresh operation of a memory device and an external enable-signal for activating a delay synchronism loop circuit.例文帳に追加

それぞれ可変抵抗回路を含み、それぞれメモリ装置を動作させるための外部信号を通過させる端子と、メモリ装置のオートリフレッシュ動作の活性化を示すコマンドイネーブル信号及び遅延同期ループ回路を活性化するための外部イネーブル信号に応じて可変抵抗回路に含まれた抵抗値を制御する制御信号を発する制御回路とを備える。 - 特許庁

The decoded frame picture (decoded image) is stored in a frame memory 141 after applying filter processing to eliminate block distortion by the in-loop filter 140 when switches 131, 132 are closed under the control of a filter processing control section 160 or stored in the frame memory 141 without being subjected to the filter processing when the switches 131, 132 are turned off.例文帳に追加

この復号化されたフレーム画像（復号画像）は、フィルタ処理制御部１６０の制御によりスイッチ１３１，１３２がＯＮされている場合にはループ内フィルタ１４０によってブロック歪みを除去するフィルタ処理が施された後、フレームメモリ１４１に格納され、スイッチ１３１，１３２がＯＦＦされている場合にはフィルタ処理が施されることなくフレームメモリ１４１に格納される。 - 特許庁

This method for managing a storage comprises connecting a plurality of virtual disks to the disk controller loop of a disk controller, and mounting a portion of the number of virtual disks to the disk controller wherein a storage map is loaded into the fixed-size memory of the disk controller for each virtual disk mounted.例文帳に追加

ストレージを管理する方法は、複数の仮想ディスクをディスクコントローラのディスクコントローラループに接続すること、及びディスクコントローラに複数の仮想ディスクの一部をマウントすることを含み、ストレージマップは、マウントされた各仮想ディスクについてディスクコントローラの固定サイズのメモリにロードされる。 - 特許庁

A switcher 157 is mounted in a zero-power control loop L2 to preliminarily detect a contact onto a guide 113, by means of a gap-length range detector 135 for making an input to a current integrator 159 zero; and the deviation of a gap length at that point is stored in a memory unit 137.例文帳に追加

ゼロパワー制御ループＬ２中に切換え器１５７を設け、ガイド１１３への接触をギャップ長範囲検出器１３５で事前に検出して電流積分器１５９の入力をゼロにすると共に、その時点でのギャップ長の偏差を記憶器１３７に記憶する。 - 特許庁

In each pixel 4 of a display element, a memory circuit 11 is constituted by connecting complimentary type inverters 11a, 11b in a loop state and stores whether to light an organic light emitting diode 12 or not in accordance with a data potential Vd which is to be applied via a selection circuit 13 during a selection period.例文帳に追加

表示素子の各画素４において、メモリ回路１１は、相補型のインバータ１１ａおよび１１ｂをループ状に接続して構成されており、選択期間中に選択回路１３を介して与えられるデータ電位Ｖｄに応じて、Organic Light Emission Diode１２を点灯するか否かを記憶する。 - 特許庁

In an inter-motion-compensated-frame prediction encoding device, by providing a coefficient multiplier 15 inside an inter-frame prediction feedback loop using the frame memory 110, the prediction error output of an encoding frame and an already encoded reference frame is reduced and the image quality of encoded images is improved.例文帳に追加

動き補償フレーム間予測符号化装置において、フレームメモリ１１０を用いたフレーム間予測フィードバックループ内に係数乗算器１５を設けることにより、符号化フレームと既に符号化された参照フレームとの予測誤差出力を低減させ、符号化画像の画質を向上させる。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

On the simulator 10, the ideal feedback control unit 40 determines input to the actual system model 60 from the state quantity and an operation instruction pattern of a control object model 90, and decides a feedback loop, and outputs input to the actual system model 60 to a memory 15 as time-series data.例文帳に追加

理想フィードバック制御器４０は、シミュレータ１０上において、制御対象モデル９０の状態量と、動作指令パターンから実システムモデル６０への入力を決定し、フィードバックループを策定すると共に、実システムモデル６０への入力を時系列データとしてメモリ１５に出力する。 - 特許庁

Circuit constant data for determining the free run frequency are stored in a nonvolatile memory 13 connected to the CPU 12 and when the received signal is not proper such as when the extracted signal is not obtained from the received signal or when an antenna is not connected, the loop control is performed by using the circuit constant data stored in the nonvolatile memory 13 to obtain the accurate frequency.例文帳に追加

ループ制御は、ＣＰＵ１２に接続された不揮発性メモリ１３にフリーラン周波数を決定付ける回路定数データを格納し、受信信号から抽出信号が得られなかったとき、またはアンテナが接続されていない等の受信信号が適正なもので無かったときに、当該の不揮発性メモリ１３に格納されている回路定数データを用いてループ制御を行い正確な周波数を得る。 - 特許庁

The testing device carrying out charge- or discharge testing for a sample includes first memory for sequentially overwriting oldest data with state information to execute loop recording if the state information acquired at given sampling time does not exceed a preset threshold value, and a second memory for sequentially recording state information if the state information exceeds a preset threshold value.例文帳に追加

試料に対して充電試験または放電試験を遂行する試験装置において、一定のサンプリングタイムで取得した状態情報が予め設定された閾値を超えない場合に、最も古いデータに対して状態情報を順次上書きしてループ記録する第一メモリと、状態情報が予め設定された閾値を超えた場合に、状態情報を順次記録する第二メモリとを備える試験装置とする。 - 特許庁

A processor having a watchdog timer as an irregular detecting means comprises an identifying information adding means to add identifying information at every predetermined monitoring object range such as a predetermined processing loop or a predetermined data-waiting loop and a storage means to store the information of the predetermined monitoring object range into a predetermined memory not initialized by resetting the timer when producing the time-up of the timer.例文帳に追加

ウォッチドッグタイマを異常検出手段に有する演算処理装置において、所定の処理ループあるいは所定のデータ待ちループ等の所定の監視対象領域毎に識別情報を付与する識別情報付与手段と、所定の監視対象領域を監視しているウォッチドッグタイマがタイムアップしたときに、その所定の監視対象領域の識別情報をそのウォッチドッグタイマのリセットにより初期化されない所定のメモリに記憶させる記憶手段とからなる。 - 特許庁

A phase comparator circuit 17 compares the vertical synchronizing signal of the read image data with a vertical synchronizing signal, written in the field memory/interpolation circuit 1 and gives a voltage, corresponding to the phase difference to a crystal oscillation circuit 13 as a control voltage via a loop filter 19 and a digital/analog converter 20.例文帳に追加

位相比較回路１７は、読み出される画像データの垂直同期信号と、フィールドメモリ／補間回路１に書き込まれる画像データの垂直同期信号とを比較し、その位相差に対応する電圧を、ループフィルタ１９およびＤ／Ａコンバータ２０を介し、水晶発振回路１３に、制御電圧として供給する。 - 特許庁

To attain improvement in the execution performance of an object program by performing unrolling processing optimized on the basis of the number of times of repetition of a loop and deleting overlapped memory access when vectorizing a source program concerning a compiler and a recording medium for optimizing an expansion number when vectorizing the source program.例文帳に追加

本発明は、ソースプログラムのベクトル化時に展開数の最適化を行うコンパイラおよび記録媒体に関し、ソースプログラムをベクトル化するときにループの繰り返し回数などをもとに最適化したアンローリング処理を行うと共に重複するメモリアクセスを削除し、オブジェクトプログラムの実行性能の向上を図ることを目的とする。 - 特許庁

After sweeping is completed, the voltage value stored in the memory is generated as a sweep voltage value (j) and supplied to the gain variable amplifier 1 as a gain control signal (b), afterwards a gain control voltage value (g) outputted from a control voltage generating part 5 is supplied, and original automatic gain control due to a closed loop control system is started.例文帳に追加

掃引終了後、メモリに格納した電圧値を掃引電圧値ｊとして発生し、利得可変増幅器１に利得制御信号ｂとして供給した後、制御電圧生成部５より出力される利得制御電圧値ｇを供給し、閉ループ制御系による本来の自動利得制御に移行する。 - 特許庁

A mosquito noise filter 114 is disposed within a motion compensation loop comprising at least a computation unit 13, an orthogonal transformation unit 111, a quantization unit 112, an inverse quantization unit 18, an inverse orthogonal transformation unit 19, a computation unit 20, a frame memory 22, a switch 23, a motion prediction and compensation unit 25, and a prediction image selection unit 26.例文帳に追加

モスキートノイズフィルタ１１４は、少なくとも、演算部１３、直交変換部１１１、量子化部１１２、逆量子化部１８、逆直交変換部１９、演算部２０、フレームメモリ２２、スイッチ２３、動き予測・補償部２５、および予測画像選択部２６からなる動き補償ループ内に設けられている。 - 特許庁

A low reliability information storage memory 551 or 552 stores only d pieces of information in order from the lowest reliability out of reliability information M1 being an output of a first soft output decoder 501 and reliability information M2 being an output of a second soft output decoder 502 respectively, which are obtained in the last loop of turbo decoding processing.例文帳に追加

ターボ復号処理の最後のループで得られる第１軟出力復号器５０１の出力である信頼度情報Ｍ１と、第２軟出力復号器５０２の出力である信頼度情報Ｍ２とのうち、信頼度の低いものから順にｄ個だけ、低信頼度情報格納メモリ５５１又は５５２にそれぞれ記憶する。 - 特許庁

The semiconductor memory storage cell comprises a feedback loop comprising of two devices for storing opposite binary values, and data input and output for inputting data to and outputting data from the two devices, and each of the two devices comprising a power source input, such that each device can be powered independently of the other.例文帳に追加

この半導体メモリ記憶セルは、反対の二進値を記憶するための２つのデバイスを含むフィードバックループと、前記２つのデバイスにデータを書き込み、かつこれらデバイスからデータを読み出すためのデータ入出力とを備え、前記２つのデバイスの各々は、１つの電源入力を備え、よって互いに独立して各デバイスに給電できるようになっている。 - 特許庁

A pin 31 provided in the photographing lens 20 made of resin projects from a cam hole 34 formed to be inclined to a lens holder 25 and a lens presser 26, and is put between a leaf spring 39 and an optical path length compensator 38 where a hysteresis loop is drawn in a temperature area different from the temperature range of the use circumstances of the camera and which consists of shape memory alloy.例文帳に追加

樹脂製撮影レンズ２０に設けられたピン３１は、レンズホルダー２５及びレンズ押さえ２６に傾けて形成したカム穴３４から突出し、カメラの使用環境温度範囲とは異なる温度領域にヒステリシスループが描かれる形状記憶合金からなる光路長補正板３８と板バネ３９との間に挟持される。 - 特許庁

A writing electrode of the magnetoresistance material element memory 200 for writing a plurality of magnetoresistance material elements 2 by writing electrodes 20, 21 comprises a plurality of electrically insulated wire bundles 10 which are structured with one wiring repeatedly bundled in a loop shape.例文帳に追加

複数の磁気抵抗素子２を書き込み用電極２０、２１によって書き込みを行う磁気抵抗素子メモリ２００において、該書き込み用電極は、電気的に絶縁された複数本の配線束１０からなり、該配線束１０は、１本の配線がループ状に複数回巡って束ねられたものであるように磁気抵抗素子メモリ２００を構成する。 - 特許庁

Furthermore, a first-in/first-out memory FIFO is provided for sample insertion or sample deletion such that sample insertion or sample deletion is executed in the sample region with improved reliability and a method with improved cycle slip detection is recommended in order to enhance robustness against noise and inappropriately selected timing loop parameters.例文帳に追加

さらに、先入れ先出しメモリＦＩＦＯがサンプル挿入または削除のために設けられ、それは、サンプル挿入またはサンプル削除が向上した信頼性を伴ってサンプル領域で行われ、サイクルスリップ検出の改善された方法が雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強のために推奨される。 - 特許庁

To provide a control device for a power distribution switchgear preventing a supply defect caused by incorrectly opening a main circuit of the power distribution switchgear and preventing a failure such as an occurrence of an unnecessary system loop due to an incorrect power supply, by preparing a self-repair function in advance in consideration of a case in which a memory loses stored information of an excitation output to the main circuit.例文帳に追加

記憶部が主回路への励磁出力の保存情報を喪失した場合を考慮して、あらかじめ自己修復機能を設けることにより、配電用開閉器の主回路を誤開放する供給支障の防止、誤投入による不必要な系統ループ発生等の障害を防止することができる配電用開閉器制御装置を提供する。 - 特許庁