「memory-access」に関連した英語例文の一覧と使い方(81ページ目) - Weblio英語例文検索

Moreover, the access unit selects by which of the first bank configuration and the second bank configuration the memory unit functions in accordance with a communication method of a coded signal and accesses the memory unit in accordance with the selected bank configuration.例文帳に追加

また、アクセス部は、符号化信号の通信方式に応じて、メモリ部を第１のバンク構成又は第２のバンク構成のいずれかで機能させるかを選択し、選択したバンク構成に応じてメモリ部にアクセスする。 - 特許庁

To solve the following problem: when each of memory access requests transferred to a plurality of memory channels is independently processed, an additional buffer or a complicated circuit is required for order control processing or the like at the end of transfer.例文帳に追加

複数のメモリチャネルに対して分割転送されるメモリアクセス要求が独立処理されることによって、転送完了時に順序制御処理等により余分なバッファや複雑回路実装が必要となる。 - 特許庁

To prevent the performance decrease of the whole of a multiprocessor facility by allowing the overhead of a processor high in memory access speed to be reduced in the case where difference exists between a plurality of processors in a memory sharing method.例文帳に追加

メモリ共有方法において、複数のプロセッサのメモリアクセス速度に差がある場合に、メモリアクセス速度が高速のプロセッサのオーバーヘッドを削減でき、設備全体の性能の低下を防止することを目的とする。 - 特許庁

To provide an image-formation controller capable of increasing a processing speed related to the reduction of an error memory capacity and access to an error memory while suppressing the deterioration of an image grade, a quantization method and a printer device.例文帳に追加

画像品位の低下を抑制しつつ、誤差メモリ容量の削減と誤差メモリへのアクセスに係る処理速度の向上を可能にする画像形成コントローラ装置、量子化方法、およびプリンタ装置を提供する。 - 特許庁

A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.例文帳に追加

デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁

By the second reading operation, the residual polarized value of the ferroelectric capacitor of the reference memory cell reduced by the heat treatment or the like of the manufacturing process is returned to an original value before reading access to the real memory cell.例文帳に追加

第２読み出し動作によって、製造工程の熱処理等により減少するリファレンスメモリセルの強誘電体キャパシタの残留分極値を、リアルメモリセルの読み出しアクセス前に元の値に戻すことができる。 - 特許庁

To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加

メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁

A chip 10 is constituted so that a DRAM (dynamic random access memory) controller (memory controller) 14 includes a dither circuit 15 for performing dither processing in order to reduce the data amount of data at the time of performing the storing or reading of data.例文帳に追加

本発明のチップ１０は、ＤＲＡＭコントローラ（メモリコントローラ）１４に、データの記憶または読み出し時に、データのデータ量を減縮するために、ディザー処理をおこなうディザー回路１５を含むように構成した。 - 特許庁

An image processing apparatus operates a transfer action of an I/O device←→primary storage unit (buffer memory 42) by a direct memory access controller and a transfer operation (parallel action) of the primary storage unit←→secondary storage unit (hard disc drive 48) under optimum conditions.例文帳に追加

ＤＭＡコントローラにより入出力機器⇔１次記憶部（バッファメモリ４２）の転送動作と、１次記憶部⇔２次記憶部（ＨＤＤ４８）の転送動作（並行動作）とをそれぞれの最適条件で動作させる。 - 特許庁

The logic circuits 102, 103 are operated in accordance with the applied a random pattern, consequently, access is performed for the memory 101, and a value outputted from the memory 101 is taken into the logic circuit 103 by the same path as that in normal operation.例文帳に追加

印加されたランダムパタンに応じて論理回路１０２，１０３が動作し、その結果メモリ１０１へのアクセスが行われ、メモリ１０１から出力された値を通常動作と同じ経路で論理回路１０３に取り込む。 - 特許庁

The redundant circuit section 13 switches between a normal mode for accessing the redundant memory section 2 and a redundant circuit deactivating mode for inhibiting access to the redundant memory section 2 based on a redundant circuit deactivating signal 100.例文帳に追加

冗長回路部１３は、冗長回路不活性信号１００に応じて、冗長メモリ部２にアクセス可能な通常モードと、冗長メモリ部２へのアクセスを禁止する冗長回路不活性モードとを切り替える。 - 特許庁

Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.例文帳に追加

メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁

Relay parts 24, which are a plurality of virtual channels supported by the processor unit, relay the access to the upper channels to which the memory being usable at the time of accessing the memory for each channel is assigned, respectively.例文帳に追加

中継部２４は、このアクセスを、プロセッサユニットによりサポートされる複数のバーチャルチャネルであって、各チャネルについてメモリへアクセスする際に使用可能なメモリ帯域がそれぞれ割り当てられた上流チャネルへ中継する。 - 特許庁

To provide a method for producing a target for forming a phase change recording film used for a phase change RAM (Random Access Memory) as one kind of a semiconductor nonvolatile memory with which presputtering time is shortened.例文帳に追加

半導体不揮発メモリーの一種である相変化メモリー（Ｐｈａｓｅ Ｃｈａｎｇｅ ＲＡＭ）に用いられる相変化記録膜を形成するためのプレスパッタ時間の短いターゲットの製造方法を提供する。 - 特許庁

In a main body 115 of the data processing system, the memory access performance is adjusted by setting applications of each integrated memory to "mainly for main storage" and "mainly for display" etc. by software according to an operation state of the data processing system.例文帳に追加

データ処理システムの本体１１５において、データ処理システムの動作状況に応じて、ソフトウェアにより、各統合メモリの用途を「主に主記憶用」、「主に表示用」などに設定してメモリアクセス性能を調整する。 - 特許庁

A comparison circuit 12 inputs the cutoff address information from the address line 15 in the period in which the signal ϕ1 is in the L level, compares it with the access address information of the memory cell, and outputs the result of the comparison as the replacement information of the memory cell.例文帳に追加

比較回路１２は、信号φ１がＬレベルの期間でアドレス線１５から切断アドレス情報を入力し、メモリセルのアクセスアドレス情報と比較して比較結果をメモリセルの置換情報として出力する。 - 特許庁

To provide a disk memory device which can perform data access within a prescribed time in order to reproduce images without breaks or record images without dropout of frames when the disk memory device is used for AV data recording or reproducing.例文帳に追加

ＡＶデータの記録、再生にディスクメモリ装置が使用された場合に、途絶えることなく映像を再生したり、コマ落ちすることなく録画するために、規定時間内にデータアクセスを行えるディスクメモリ装置を提供する。 - 特許庁

If the CPU of another side generates a chip select signal while the CPU of the one side is accessing to the dual port memory, the access right to the dual port memory is switched to the CPU of another side in an inactive state of the next cycle.例文帳に追加

一方のＣＰＵがデュアルポートメモリへのアクセス中に、他方のＣＰＵがチップセレクト信号を発生したときに、次サイクルのインアクティブ状態で他方のＣＰＵにデュアルポートメモリへアクセス権を切り替える。 - 特許庁

A bit line BLDn comprises an extension part 17 extending in the column direction along the memory cells 10, and the contact plug 14 connected to the access transistor of each memory cell (not shown in the Fig.) formed in the Si substrate 15.例文帳に追加

ビット線ＢＬＤｎは、メモリセル群１０に沿って列方向に延びる延伸部１７と、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

The DVD equipment 20 is furnished with a flash memory 16 whereon the key data related to the information of the DVD 1 are preliminarily recorded, to access the information of the DVD 1 by using the key data read out from the flash memory 16.例文帳に追加

ＤＶＤ機器２０は、ＤＶＤ１の情報に関連した鍵データを予め記録したフラッシュメモリ１６を備えて、フラッシュメモリ１６から読出した鍵データを用いてＤＶＤ１の情報をアクセスする。 - 特許庁

To provide a semiconductor memory device and a control method of a semiconductor memory device by which a testing time can be shortened at the time of a test, while keeping low current consumption operation at the time of normal access operation.例文帳に追加

通常のアクセス動作時における低消費電流動作を維持しながら、試験時において、試験時間を短縮することが可能な半導体記憶装置及び半導体記憶装置の制御方法を提供すること - 特許庁

By connecting the set USB memory to a use terminal, the communication program is automatically started to access the file server by use of an HTTP or HTTPS communication, and the individual ID of the USB memory setting is notified.例文帳に追加

設定したＵＳＢメモリを利用端末に接続することにより、自動で通信プログラムが起動しＨＴＴＰもしくはＨＴＴＰＳ通信を用いファイルサーバへアクセスし、ＵＳＢメモリ設定の個別IDを通知する。 - 特許庁

To provide a semiconductor memory device and a memory access method in the same, in which the number of input/output lines for inputting/outputting data to/from an external device is increased without increasing the number of secondary amplifier circuits.例文帳に追加

２次増幅回路の数を増加させずに、データの装置外部との入出力を行うメイン入出力線数を増加させる半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法を提供する。 - 特許庁

To provide a computer system with a plurality of memory slot channels and an initialization method for a computer system that enable a user to set a memory access mode freely between an interleaved mode and an asymmetric mode.例文帳に追加

複数のメモリスロットチャネルを有するコンピュータシステムにおいて、インターリーブドモード及びアシンメトリックモードのメモリアクセスモードを自由にユーザが設定可能なコンピュータシステム及びコンピュータシステムの初期設定方法を提供する。 - 特許庁

In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.例文帳に追加

領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁

In this MRAM, a DL driver 10 for a memory block MB1 is configured with transistors 20 and 21, a size of an access transistor 19 in a memory block MB2 is adjusted, and the driver transistor 21 is arranged in an open area.例文帳に追加

このＭＲＡＭでは、メモリブロックＭＢ１用のＤＬドライバ１０をトランジスタ２０，２１で構成し、メモリブロックＭＢ２内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２１を配置する。 - 特許庁

This random access memory device is provided with a plurality of memory cells (30, 32), word lines (WL), plate lines (PLS), a plurality of bit lines (BL), a first global plate line (FGPL), a second global plate line (SGPL), a first switch circuit (34), and a second switch circuit (36).例文帳に追加

本発明に係わるランダムアクセスメモリデバイスは、複数のメモリセル(30,32）と、ワード線(WL）と、プレート線(PLS）と、複数のビット線(BL）と、第１グローバル・プレート線（FGPL）と、第２グローバル・プレート線（SGPL）と、第1スイッチ回路（34）と、第２スイッチ回路（36）と、を備える。 - 特許庁

Thereby, interchangeability of an input/output terminal with the general purpose memory LSI can be kept, the increasing of the number of input/output terminals can be reduced, and increasing of memory access delay due to restriction of command issue can be prevented.例文帳に追加

これにより、汎用メモリＬＳＩとの入出力端子の互換性を維持し又は、入出力端子数の増加を低減し、且つ、コマンド発行の制限によるメモリアクセス遅延の増加を防ぐことができる。 - 特許庁

An ID of which value is changed according to writing of a command is set to the memory address spaces, so that the CPU and the control device confirm the mutual memory access states by polling the ID.例文帳に追加

また、前記メモリアドレス空間に、コマンドの書き込みに応じて値を変化させるＩＤを設定し、ＣＰＵ、及び制御デバイスが前記ＩＤをポーリングすることにより、互いのメモリアクセス状況を確認することとした。 - 特許庁

To provide a semiconductor memory which adequately restrains complication in circuit configuration and enlargement in circuit scale while having an access structure for accessing a memory cell by using a prescribed voltage obtained by boosting a supply voltage.例文帳に追加

電源電圧を所定に昇圧した電圧を用いてメモリセルへアクセスするアクセス構造を有しながら、その回路構成の複雑化や回路規模の増大を好適に抑制することのできる半導体メモリを提供する。 - 特許庁

When presence of defect in the write-in objective storage area is determined by a defect determination circuit 2 at the writing access to the memory section 1, the write data to the memory section 1 are written into the scan flip-flop SFF 5.例文帳に追加

メモリ部１への書き込みアクセスの際に、欠陥判定回路２において書き込み対象の記憶領域に欠陥があると判定されると、メモリ部１への書き込みデータはスキャンフリップフロップＳＦＦ５に書き込まれる。 - 特許庁

When a data plural-time reference detecting means 7 detects that the data causing the line conflict is accessed again by a processor 1, the processor 1 makes access to another area on the memory by the memory controller 5.例文帳に追加

そして、ラインコンフリクトを起こすデータがプロセッサ１によって再びアクセスされることをデータ複数回参照検出手段７が検出すると、メモリコントローラ５によってプロセッサ１はメモリ上の別の領域にアクセスする。 - 特許庁

A nonvolatile memory access part 109 stores a logical address range number that is an instruction object and time information associated thereto into the read/write memory 113 at an early stage of the series of writing instructions from a host.例文帳に追加

不揮発性メモリアクセス部１０９はホストからの一連の書き込み指示の初期に、その指示対象となる論理アドレス範囲ナンバーとそれに対応づけられた時刻情報を読み書きメモリ１１３に記憶させる。 - 特許庁

An upsampling module 314 transmits a notification signal to a DMA (Direct Memory Access) 311 for a high-resolution line, when a DMA 313 for a low resolution line stores a background layer read from a main memory 7 into a line buffer.例文帳に追加

アップサンプリングモジュール３１４は、低解像度ライン用ＤＭＡ３１３がメインメモリ７から読み出した背景レイヤー７２をラインバッファに格納すると、通知信号を高解像度ライン用ＤＭＡ３１１へ送出する。 - 特許庁

To obtain a method for deciding memory map optimization for quickening the executing speed of a program on a system on which plural kinds of memories whose access speed is different are loaded, and for easily constructing an optimized memory map.例文帳に追加

アクセス速度の異なる複数種類のメモリを搭載したシステム上でプログラムの実行速度の高速化を図れる最適化されたメモリマップを容易に構築できるメモリマップ最適化決定方法を得ることである。 - 特許庁

The monitoring logic part (UeL) accesses the operation memory to monitor an unauthorized change and access to the operation data stored in the operation memory, or a similar protection violation, and informs the protection logic part (SL) of the optional protection violation, in case thereof.例文帳に追加

動作メモリ内に記憶された動作データの無許可の変更，アクセス又は類似の保護違反を監視するため、監視論理部（ＵｅＬ）は、動作メモリにアクセスし、任意の保護違反の場合に保護論理部（ＳＬ）に通知する。 - 特許庁

Before receiving data corresponding to the read request after the transmitted read request is received by the memory control part, the access part allows the memory control part to receive another read request.例文帳に追加

アクセス部は、送信した一の読み出し要求がメモリ制御部に受信された後、一の読み出し要求に対応するデータを受信する前に、メモリ制御部が他の読み出し要求を受信することを許容する。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

An enabling signal generation part 66 inputs the memory card control signal to a memory card 14 connected to the slot 20 corresponding to the buffer 68A, when an enabling signal to allow the access to the memory card 14 is input to a buffer 68A corresponding to one of the slots 20 in which connection of the memory card 14 is detected by a memory card detection unit 52.例文帳に追加

そして、許可信号生成部６６が、メモリカード検出部５２によってメモリカード１４が接続されたことが検出された何れか１つのスロット２０に対応したバッファ６８Ａへメモリカード１４へのアクセスを許可する許可信号が入力された場合に、当該バッファ６８Ａに対応するスロット２０に接続されたメモリカード１４にメモリカード制御信号を入力する。 - 特許庁

This method, device and system are disclosed for redistributing memory allocation to insufficiently used portions of a dynamic random access memory (DRAM) device and a dual in-line memory module (DIMM) device in order to balance memory usage more evenly amongst active devices so as to limit the amount of power and the thermal load consumed by an individual memory component.例文帳に追加

個々のメモリ構成要素によって消費される電力および熱負荷の量を制限するためにアクティブ・デバイスの間でより均等にメモリ使用のバランスをとるために、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスおよびデュアル・インライン・メモリ・モジュール（ＤＩＭＭ）デバイスのうちで十分に利用されていない部分にメモリ割振りを再配分する方法、装置、およびシステムを開示する。 - 特許庁

To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.例文帳に追加

複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁

In an apparatus consisting of a memory 6 capable of electrically performing write and erase of data and a microprocessor 2 capable of writing the data in the memory 6, debugging is performed at a state that access is directly made from the debugger 8 with the built-in emulation memory to the memory 6 by automatically recognizing connection of the debugger 8 and changing a mapping area of the memory 6 when the debugger 8 is connected.例文帳に追加

データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁