「off buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When an output signal S1 for the output buffer circuits 8a is detected by the terminal 3c for output signal, the switch circuit 9a and the switch circuits 11a, 11b are turned on and the switch circuits 9b, 9c are turned off.例文帳に追加

出力バッファ回路８ａの出力信号Ｓ１を出力信号用端子３ｃで検知する場合、スイッチ回路９ａ、スイッチ回路１１ａ、１１ｂをオンとして、スイッチ回路９ｂ、９ｃをオフとする。 - 特許庁

When a power supply command transmission completion flag is turned off (S25: No), a power supply command is written to a transmission buffer (S26), the power supply command transmission completion flag is turned on (S27) and the processing is ended.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

If a completed transmission flag for a power source-feeding command is already turned off (S25:No), the power source-feeding command 1 is loaded into a transmission buffer (S26) and the completed transmission flag for the power source-feeding command is turned on (S27) to end the processing.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

A microprocessor 1 stores on/off states of switches S1 to Sn in a switch state storage buffer 6 whenever an interruption signal is inputted from an OR circuit 3 and starts a timer 5 when the switches S1 to Sn are released.例文帳に追加

マイクロプロセッサ１は、ＯＲ回路３から割り込み信号が入力される度に、スイッチＳ１〜Ｓｎのオン／オフ状態を、スイッチ状態記憶バッファ６に記憶し、スイッチＳ１〜Ｓｎが離されると、タイマ５をスタートさせる。 - 特許庁

To provide an impact buffer product stepwisely dispersing and buffering a large impact force by stepwisely peeling off a plurality of contacts of two layers or more belt layers one after another in receiving the impact.例文帳に追加

衝撃を受けた時、二層以上のベルト層の複数の接合部が次々と段階的に剥離していく事によって、大きな衝撃力を多段階的に分散して緩和する衝撃緩和品を提供する。 - 特許庁

Moreover, the control circuit has a display signal buffer storing the display signal supplied to the control circuit in synchronization with the scanning signal and a first switching element for turning off the light emitting element at a prescribed timing.例文帳に追加

制御回路は、走査信号に同期して制御回路に供給された表示信号を記憶する表示信号バッファと、発光素子を所定のタイミングで消光するための第１スイッチング素子とを有する。 - 特許庁

To provide a disk buffer controlling method and its device, capable of preventing long extension of disk access from an on-line task due to much disk access from off-line tasks and securing responsiveness.例文帳に追加

本発明の目的は、オンラインタスクのディスクアクセスがオフラインタスクからの大量ディスクアクセスによる長時間の間延びを防止し応答性を確保できるディスクバッファ制御方法および装置を提供することにある。 - 特許庁

Turning off the energization to the electromagnet causes the arm 2 to fall while the object 1 to be tested is being suspended, only the object 1 to be tested first collides with a collision surface, and then the arm 2 is subjected to buffer collision to an arm stopper.例文帳に追加

電磁石への通電がＯＦＦされるとアーム２は試験対象物１を吊り下げた状態で落下し、試験対象物１のみがまず衝突面に衝突し、続いてアーム２がアームストッパーに緩衝衝突する。 - 特許庁

When a power supply command transmission completion flag is off (S25:No), a power supply command 1 is written to a transmission buffer (S26), the power supply command transmission completion flag is turned on (S27), and the processing is ended.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

The electromagnetic flowmeter has a buffer to which outputs from an electrode are inputted, an inverting amplifier which reverses outputs from this buffer, and a switch which turns on and off the outputs from this inverting amplifier to the electrode so as to input the outputs from the aforementioned inverting amplifier to the electrode by turning the switch on during the period exciting current varies.例文帳に追加

電極の出力が入力されるバッファと、このバッファの出力を反転する反転増幅器と、この反転増幅器の出力を前記電極に接続し、また切り離すスイッチとを有し、励磁電流が変化する期間、前記スイッチをオンにして前記反転増幅器の出力を前記電極に入力するようにした。 - 特許庁

When data DIN received at the output buffer shifts from a low level to a high level, a transistor (TR) 20 is turned off and a NOR circuit 17 generates a signal HP at a high level synchronously with a low level signal DY delayed by a delay circuit 16, then a TR 19 turns to be conductive and the output buffer 10 outputs data at a high level.例文帳に追加

出力バッファ１０に入力されるデータＤ_INがローレベルからハイレベルに遷移すると、トランジスタ２０をＯＦＦさせた後、ディレイ回路１６によって遅延されたローレベルの信号ＤＹに同期して否定論理和回路１７がハイレベルの信号ＨＰを生成するので、トランジスタ１９がＯＮとなり、ハイレベルのデータが出力バッファ１０から出力される。 - 特許庁

A breakdown voltage at OFF is increased in the p-type layer buffer, a breakdown voltage at ON is increased by discharging the hole, the reduction in a drain current is eliminated since there is no leakage from the p-type layer, and high output can be achieved in the points of both current and voltage.例文帳に追加

ｐ型層バッファでＯＦＦ時の耐圧を上げ、ホールの排出でＯＮ時の耐圧を上げ、ｐ型層からのリークがないのでドレイン電流の低下が無く、電流面、電圧面の両者で高出力化が実現できる。 - 特許庁

Compressor-side piping 7 connecting a compressor 1 with a cool storage unit 2 is connected by a communication passage 10 with pulse-tube- side piping 8 connecting the pulse tube 3 with a buffer tank 4, and an on-off valve 11 is interposed in the communication passage 10.例文帳に追加

圧縮機１と蓄冷器２とを接続する圧縮機側配管７と、パルス管３とバッファタンク４とを接続するパルス管側配管８とを、連絡通路１０で接続し、この連絡通路１０にオンオフバルブ１１を介設する。 - 特許庁

Moreover, a lightly-doped region 12, which partitions the low noise-resistant circuit 108 off a logical circuit and an interface buffer circuit, is made at the boundary inside the corner region 6, and this region is low in impurity concentration, and is high in impedance.例文帳に追加

また、角領域６の内側の境界部に、低ノイズ耐性回路１０８と論理回路およびインターフェースバッファ回路とを仕切る抵不純物濃度領域１２が形成され、この領域は不純物濃度が低く、高インピーダンスである。 - 特許庁

When the boom 4 is raised/fallen or turned, and when the boom approaches the steel tower facility, the buffer wire 13 contacts before the boom contacts and is bent and deformed, the trigger piece 21 rotates, and the microswitch 23 is turned off to automatically stop the boom 4.例文帳に追加

ブーム４を起伏、旋回させているとき、鉄塔設備に接近すると、その接触前に緩衝線１３が接触し屈曲変形して、トリガ片２１が回転し、マイクロスイッチ２３がＯＦＦしてブーム４を自動停止させる。 - 特許庁

A semiconductor device 1 includes a substrate 2 which has an off angle of 50° to 65° relative to a plane direction [0001] and is made of silicon carbide, a buffer layer 21, and an active layer (an epitaxial layer 3, a p-type layer 4, and n+ regions 5 and 6).例文帳に追加

半導体装置１は、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、バッファ層２１と、活性層（エピタキシャル層３、ｐ型層４、およびｎ+領域５、６）とを備える。 - 特許庁

A short-circuit switch 14 which short-circuits input and output ends of a buffer amplifier 15 is provided, and an incoming tone signal and a reception voice signal from the mobile phone are outputted to the earphone even when a power source is turned off or a battery is consumed.例文帳に追加

また、バッファアンプ１５の入出力端間を短絡する短絡スイッチ１４を設けて、電源オフ時やバッテリ消耗時でも携帯電話機からの着信音信号及び受話音信号をイヤホン１９へ出力する。 - 特許庁

At this point, when an electrostatic discharge is applied to the input/output terminal P, the resistor 4 absorbs an overvoltage because the transistor 2 is kept in an OFF state, by which devices such as a second electrostatic breakdown protective part ESD 2, the input buffer B and the others can be protected against breakdown.例文帳に追加

この時、静電放電が入出力端子Ｐに印加されると、トランジスタ２がＯＦＦとなので抵抗４が過電圧を吸収し、第２静電破壊保護部ＥＳＤ２、入力バッファＢなどのデバイス破壊を防止する。 - 特許庁

The second buffer is composed of a nonvolatile memory that retain recorded data within a memory cell even when power is turned off, since segmental data to be stored in the disk is stored, it is provided to the disk at once.例文帳に追加

第２のバッファは、電源が遮断されてもメモリセルに記録されたデータが消滅されない不揮発性メモリ装置から構成され、ディスクに貯蔵される断片のデータを貯蔵して置いたからこれを一度にディスクに提供する。 - 特許庁

Thus, a troublesome processing such buffer to other memories and judgment of a channel number at a moment of time when the digital audio data is inputted is omitted and no head of the digital audio data to be written in the digital recorder 6 is cut off.例文帳に追加

これにより、ディジタルオーディオデータが入力された時点での他のメモリへのバッファやチャンネル番号の判定などの面倒な処理を省き、ディジタル記録装置６に書き込まれるディジタルオーディオデータが頭切れになることがない。 - 特許庁

The game control means subtracts the number of prize balls indicated by prize ball number signals from a total prize ball number buffer at the time of confirming that the ON state of the prize ball BUSY signals is continued for prize ball BUSY signal input confirmation time, and turns the prize ball REQ signals to the OFF state when the prize ball BUSY signals are turned to be in the OFF state.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号のオン状態が賞球ＢＵＳＹ信号入力確認時間継続したことを確認したら総賞球数バッファから賞球個数信号が示す賞球数を減算し、賞球ＢＵＳＹ信号がオフ状態となったら賞球ＲＥＱ信号をオフ状態にする。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

This display device driving circuit 1 has a buffer circuit 12, an nMOS14 and a reverse blocking diode 51 and is constituted so that electric charges in a PDP can be discharged by allowing the nMOS14 to be turned on/off by the output of the circuit 12.例文帳に追加

本発明の表示装置駆動回路１は、バッファ回路１２と、ｎＭＯＳ１４と、逆阻止ダイオード５１を有しており、バッファ回路１２の出力によってｎＭＯＳ１４がオン／オフし、ＰＤＰパネル内の電荷を放電できるように構成されている。 - 特許庁

In write processing from the semiconductor device 10 to the external device 20, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the fixation of the level, and a DQS output DQSO is supplied to an output buffer gate 106, on the other hand.例文帳に追加

半導体装置１０から外部デバイス２０への書き込み処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、出力バッファゲート１０６にはＤＱＳ出力ＤＱＳＯが供給される。 - 特許庁

A reset control circuit outputs a signal to the buffer circuit during a reset period to supply the first voltage to the one end of the ferroelectrics capacitor, turns off the first switch circuit, and outputs a first switch control signal to turn on the second switch circuit.例文帳に追加

リセット制御回路は、リセット期間にバッファ回路に信号を出力することで強誘電体キャパシタの一端に第１電圧を与えるとともに、第１スイッチ回路をオフし、第２スイッチ回路をオンする第１スイッチ制御信号を出力する。 - 特許庁

In the spot test, 2:1:1 mixed solution of sample solution containing fluoride ions, buffer solution, and ethanol is spotted on the dipping plate by 0.1 ml, is wiped off after the mixed solution is placed quietly for 30 minutes, and the color is viewed to judge the concentration of the fluoride ions.例文帳に追加

スポット・テストは、フッ化物イオンを含む試料溶液、緩衝溶液、エタノールの２：１：１混合溶液を、上記の含浸プレート上に０．１ｍｌスポットして、３０分静置後に拭き取り、その色を目視してフッ化物イオン濃度を判定する。 - 特許庁

A plurality of buffer circuits, Buffer1, Buffer2, and Buffer3 are connected in parallel to its output terminal and controlled to turn on only one of them while turning off the others by using the first switch circuits, SW1, SW2, and SW3.例文帳に追加

その出力端に複数個のバッファ回路Ｂｕｆｆｅｒ１、Ｂｕｆｆｅｒ２、Ｂｕｆｆｅｒ３が並列に接続され、第１のスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３により、１個のみがオンとなり、他はオフになるように制御されている。 - 特許庁

The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off.例文帳に追加

また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。 - 特許庁

A beam 5 for preventing a vehicle from running off a road is provided to a post 2 erected on a road through a rubber buffer 4 having a rubber body part 3 that is composed of a rubber elastic material and has a thickness T in the road width direction being 100 mm or more.例文帳に追加

道路上に立設される支柱２に、ゴム弾性材からなりかつ道路巾方向の厚さＴが１００ｍｍ以上のゴム本体部３を有するゴム緩衝体４を介して車両逸脱防止用のビーム５を取り付けた。 - 特許庁

A fluid supplying device 10 is provided with a present temperature sensor 31 arranged on the upstream side than a buffer tank 14 for detecting present temperature PV of cooled fluid and a controller 30 for outputting a on/off signal to a cooler 12.例文帳に追加

流体供給装置１０は、バッファータンク１４よりも上流側に配置され冷却された流体の現在温度ＰＶを検出する現在温度センサ３１と、冷却機１２にオン−オフ信号を出力するコントローラ３０と、を有する。 - 特許庁

In an output buffer circuit provided with a tolerant circuit the tolerant circuit is connected between an output PMOS transistor (TR) for an output buffer cell and a signal output node PI to be applied to the PMOS TR 52, a pull-up resistor 60 is connected to the gate of the PMOS TR 52 and the PMOS TR 52 is turned off at the time of terminal floating.例文帳に追加

トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタ５２とこの出力用ＰＭＯＳトランジスタに与える信号出力ノードＰＩとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタ５２のゲートにプルアップ抵抗６０を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタ５２をオフする。 - 特許庁

After a dummy gate resist pattern 24 is formed on a GaAs substrate 11 on which a buffer layer 12, a channel layer 13, a Schottky layer 15 and a cap layer 16 have been stacked, an SiO2 film 26 having a gate opening 25 is formed through evaporation and lift off.例文帳に追加

バッファ層１２とチャネル層１３と電子供給層１４とショットキ層１５とキャップ層１６とを積層したＧａＡｓ基板１１上にダミーゲートレジストパターン２４を形成後、蒸着、リフトオフによりゲート開口部２５を持つＳｉＯ_2膜２６を形成する。 - 特許庁

Even when the 1st power supply voltage is cut off, as the operating power supply voltage signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage, so the output buffer circuit can be kept in a high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

Even when the 1st power supply voltage is cut off, a signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage as the operating power supply voltage, so the output buffer circuit can be kept in an output high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

On the final stage of target program development, the buffer gate 9 is turned off, the debugging support function is stopped and only the emulation function based on the application system connected to the CPU core 19, emulation memory 47 and connecting socket 51 is executed so that the emulator can be disconnected from a host machine.例文帳に追加

ターゲットプログラム開発の最終段階で、バッファゲート９をＯＦＦして、デバッグ支援機能を停止し、ＣＰＵコア１９とエミュレーションメモリ４７と接続ソケット５１に接続された応用システムによるエミュレーション機能だけを行うので、ホストマシンから分離できる。 - 特許庁

After forming a dummy gate resist pattern 24 on a GaAs substrate 11 for which a buffer layer 12, a channel layer 13, an electron supply layer 14, a Schottky layer 15 and a cap layer 16 are laminated, an SiO2 film 26 provided with a gate-opening part 25 is formed by vapor deposition and lift-off.例文帳に追加

バッファ層１２とチャネル層１３と電子供給層１４とショットキ層１５とキャップ層１６とを積層したＧａＡｓ基板１１上にダミーゲートレジストパターン２４を形成後、蒸着、リフトオフによりゲート開口部２５を持つＳｉＯ_2膜２６を形成する。 - 特許庁

An impedance controller 10 latches P-channel control signals PCNT5-PCNT1 to change P-channel impedance control signals PCNTY5-PCNTY1 when P-channel transistors PTr5-PTr1 in an output buffer 30 with an impedance control turn off.例文帳に追加

インピーダンス制御部１０は、インピーダンス・コントロール付き出力バッファ３０のＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がオフになる時にＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴ１を変化させる。 - 特許庁

The optical disk recording and reproducing device which is connected to a computer system by a USB cable and is equipped with a RAM for buffer once stored with the recording signals outputted from the computer system detects whether the unrecorded recording signals remain in the RAM for buffer or not when the USB cable is pulled off during the recording operation and the recording operation to the disk is continued while the unrecorded recording signals remain.例文帳に追加

コンピューター装置とＵＳＢケーブルにて接続されているとともに前記コンピューター装置より出力される記録信号が一旦記憶されるバッファ用ＲＡＭを備えた光ディスク記録再生装置において、記録動作中にＵＳＢケーブルが引き抜かれたとき、前記バッファ用ＲＡＭに未記録信号が残っているか否かを検出し、未記録信号が残っている間ディスクへの記録動作を続ける。 - 特許庁

The output buffer control signal generation unit 131 makes the transistors 132a-132d and 133a-133d off in sequence to gradually make each impedance of output buffers (a first transistor group 132 and a second transistor group 133) higher in one bit time of the communication signal indicating dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄを順にオフにして出力バッファ（第１のトランジスタ群１３２及び第２のトランジスタ群１３３）の各インピーダンスを徐々に高くする。 - 特許庁

At the moment the driving control signal is switched on, while a transistor 6 is kept off because of a delay circuit 4, the transistor 3 is switched on via 3 state buffer 2 of an enable, the rated voltage V1 is applied on an excited coil 11 of the relay from a power supply S1, the relay is operation driven, and a contact 12 is switched on.例文帳に追加

駆動制御信号をオンした瞬間には遅延回路４のためトランジスタ６はオフのまま、イネーブルの３ステートバッファ２を介しトランジスタ３がオンし、リレーの励磁コイル１１には電源Ｓ１から定格電圧Ｖ１が印加されてリレーが動作駆動され接点１２がオンする。 - 特許庁

Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.例文帳に追加

また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁

When the on/off valve 13 is closed and an opening 5 communicating with the atmosphere is opened, air in the ink absorber 1 expanded through pressure reduction is contracted, the ink in the buffer space 7 is sucked into the ink absorber 1, and the ink in the vicinity of the outer surface of the ink absorber 1 moves inward.例文帳に追加

開閉弁１３を閉じ大気連通口５を開放すると、減圧されて膨張したインク吸収体１内の空気が収縮し、バッファ空間７のインクはインク吸収体１に引き込まれ、インク吸収体１の外表面付近のインクは内部へ移動する。 - 特許庁

The circuit is also provided with a representative output buffer 36 in which when plural output signals coincide, an output signal of the Cell 0 is outputted to a representative pin DQ0, and when plural output signals do not coincide, an output signal of the Cell 0 is cut off and the representative pin DQ0 is made to a high impedance state.例文帳に追加

複数の出力信号が一致している場合にCell0の出力信号を代表ピンDQ0に出力し、複数の出力信号が一致していない場合にCell0の出力信号を遮断して代表ピンDQ0をハイインピーダンス状態とする代表出力バッファ３６を設ける。 - 特許庁

A level of an on-signal output from the threshold circuit 25 is converted by the buffer circuit 29 into a higher voltage than a threshold of the transistor 26 used for pulldown and thereby even if a level of the gate signal is low, the transistor 26 used for pulldown certainly operates to turn off the power semiconductor element 24.例文帳に追加

しきい値回路２５から出力されるオン信号のレベルがバッファ回路２９でプルダウン用トランジスタ２６のしきい値よりも高い電圧に変換されることによって、ゲート信号のレベルが低くても、プルダウン用トランジスタ２６が確実に動作し、パワー半導体素子２４がオフ状態となる。 - 特許庁

Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.例文帳に追加

第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁