「semiconductor-layer」に関連した英語例文の一覧と使い方(477ページ目) - Weblio英語例文検索

The electrophotographic photoreceptor is irradiated with semiconductor laser beams of 380-500 nm wavelength and provided on a substrate with a photosensitive layer containing gallium phthalocyanine or oxytitanium- phthalocyanine having an intense peak in a diffraction angle of 27.2±0.2° in the CuK α characteristic X-ray diffraction.例文帳に追加

３８０〜５００ｎｍの波長を有する半導体レーザー光を照射される電子写真感光体であって、支持体及びその上の感光層を有し、該電感光層がガリウムフタロシアニン化合物またはＣｕＫα特性Ｘ線回折における回折角の２７．２#±０．２°に強いピークを有するオキシチタニウムフタロシアニンを含有することを特徴とする。 - 特許庁

Finally, impurities are implanted in the semiconductor layer 2 using an insulating sidewall 11 formed on the opposite side parts of the gate electrode 9 and the gate electrode 9 as an impurity implantation mask to form an offset region 10 beneath the sidewall 11 thus forming a source region 12 and a drain region 13 on the outside of the offset region 10.例文帳に追加

その後、ゲート電極９の両側部に壁状に形成した絶縁性のサイドウォール１１と、ゲート電極９とを不純物注入マスクとし、半導体層２に対して不純物を注入することにより、該サイドウォール１１の下方にオフセット領域１０を形成し、オフセット領域１０の外側に、ソース領域１２及びドレイン領域１３を形成する。 - 特許庁

The element 10 also includes: a second translucent electrode 18 arranged in the second conductive semiconductor layer 14 which is partially exposed on the upper surface of the lamination body; and a second translucent conductive part 26 extended from the second translucent electrode 18 to the lower surface of the substrate 12.例文帳に追加

半導体発光素子１０は、さらに、前記積層体の上面側に部分的に露出された前記第２導電型半導体層１４に設けられた第２透光性電極１８と、前記第２透光性電極１８から前記基板１２の下面まで延設された透光性の第２導電部２６と、をさらに備えることができる。 - 特許庁

To provide a nitride compound semiconductor light emitting element which can greatly shift its light emitting wavelength to a long wavelength, even if having e.g. an InxGa1-xN light emitting active layer or a lower mixed crystal ratio of In, has a sufficient life and can select the light emitting wavelength in a wide wavelength range from blue to red, etc.例文帳に追加

例えば、Ｉｎ_xＧａ_1-xＮを発光活性層に持つ発光素子においても、低いＩｎの混晶比でも、長波長側に大きく発光波長をシフトさせる事が可能になり、十分な寿命を有し、且つ青色から赤色など幅広い波長領域において発光波長を選択することができる窒化物半導体発光素子を提供すること。 - 特許庁

Semiconductor device includes a field effect transistor having a gate electrode comprised of side wall insulating films on a plurality of active regions, and a wiring formed on an element isolation region by using the same material as the gate electrode where the side wall insulating films are selectively removed and then a silicide layer thicker than that of the gate electrode is formed.例文帳に追加

半導体装置は、複数の活性領域にサイドウォール絶縁膜を備えたゲート電極を持つ電界効果トランジスタを有し、素子分離領域上にゲート電極と同一材料を用いて形成された配線を有し、素子分離領域上ではサイドウォール絶縁膜が選択的に除去され、ゲート電極のシリサイド層より厚いシリサイド層が形成される。 - 特許庁

In order to constitute an LDD region having a gradient of impurity concentration as described, a tapered gate electrode 119 is provided to energize ionized impurity element for conductive control through electric field, and to include it to a semiconductor layer via the gate electrode 119 and a gate insulating film 130.例文帳に追加

このような不純物元素の濃度勾配を有するＬＤＤ領域２１１を形成するために、本発明ではテーパー部を有するゲート電極１１９を設け、イオン化した導電型制御用の不純物元素を、電界で加速してゲート電極１１９とゲート絶縁膜１３０を通過させて半導体層に添加する方法を用いる。 - 特許庁

This nonvolatile semiconductor memory for discretely storing the charges in the laminated insulating film 2 is formed on an island-shaped active region surrounded by an embedded insulating film 1a embedded as a middle layer in the substrate and a device isolating and insulating film 3 formed in a predetermined region within the substrate.例文帳に追加

基板１上に形成された積層絶縁膜２に離散的に電荷を蓄積する不揮発性半導体記憶装置であって、基板の中層に埋め込まれた埋め込み絶縁膜１ａと基板中の所定領域に形成された素子分離絶縁膜３とによって囲まれて島状に形成された活性領域上に形成されている。 - 特許庁

This semiconductor device is equipped with a fuse wiring which is used for switching a defective circuit to a redundant circuit and composed of an upper wiring 2, a different layer wiring 3, and an interlayer insulating film 4 interposed between the wirings 2 and 3, and a fuse opening 1 for irradiating the fuse wiring with a cutting laser beam is provided in the upper wiring 2.例文帳に追加

不良回路を冗長回路に切り替えるためのヒューズ配線は上層配線２と、上層配線２との間に１枚の層間絶縁膜４を介して形成される異層の配線３とによって形成され、上層配線２上にはヒューズ配線に対して切断用のレーザ光を照射するためのヒューズ開口部１が設けられている。 - 特許庁

In the semiconductor layer 4n, a first impurity introduction region 41n and a second impurity introduction region 42n include low-density regions 412n and 422n adjacent to a channel region 40n and high-density regions 411n and 421n disposed on the opposite side from the low-density regions 412n and 4122n about the channel region 40n.例文帳に追加

半導体層４ｎにおいて、第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎは、チャネル領域４０ｎに隣接する低濃度領域４１２ｎ、４２２ｎと、この低濃度領域４１２ｎ、４２２ｎに対してチャネル領域４０ｎとは反対側に位置する高濃度領域４１１ｎ、４２１ｎとを備えている。 - 特許庁

Another embodiment of this invention is capacitors (296, 396) in a semiconductor device, which has two lower plates (230, 231, 330, 331) mutually separated, dielectric layers (260, 360) above the lower plate and upper plates (296, 396) above the dielectric layer which covers the lower plate, extends preferably across it.例文帳に追加

本発明の他の態様は、互いに間隔を置いて配置された２枚の下位プレート（２３０、２３１、３３０、３３１）、前記下位プレートの上方の誘電層（２６０、３６０）、および前記下位プレートを覆い、好ましくはこれを越えて延びる、前記誘電層の上方の上位プレート（２９６、３９６）を有する、半導体装置中のキャパシタ（２９６、３９６）である。 - 特許庁

To provide a semiconductor laser device having two wave lengths in which effective cavity lengths, i.e. the length in a cavity direction of an active layer that contributes to laser oscillation, can be independently controlled respectively, and respective cavity lengths optimum to red and infrared lasers can be set to enhance laser properties, and its manufacturing method.例文帳に追加

実効的な共振器長、すなわちレーザ発振に寄与する活性層の共振器方向の長さをそれぞれ独立に制御することが可能で、赤色、赤外それぞれのレーザに最適な共振器長の設定が実現されレーザ特性を高めることが可能な二波長レーザの半導体レーザ装置及びその製造方法を提供する。 - 特許庁

After the fine particle 6 to which the precursor molecule 11 is bonded is arranged in the region for forming a channel layer 9, the precursor molecule 11 bonded to the fine particle 6 and other precursor molecule 11 bonded to an adjoining fine particle 6 are bonded and the adjoining fine particles 6 are coupled by organic semiconductor molecules 7 produced as a result.例文帳に追加

次に前駆体分子１１が結合した微粒子６を、チャネル層９の形成領域に配置した後、微粒子６に結合した前駆体分子１１と、隣接する微粒子６に結合した他の前駆体分子１１とを結合させ、この結果生成する有機半導体分子７によって、隣接する微粒子６間を連結する。 - 特許庁

In a cold-wall-type heat treating furnace 10 used to form an insulating film, a susceptor 13 that is formed of silicon carbide and is disposed in a reaction tube 11 is heated by light irradiation so as to heat-treat a semiconductor substrate 14 which is placed on the susceptor 13 and the top layer of which is formed of silicon carbide, thereby forming an insulating film.例文帳に追加

この発明は、絶縁膜を形成するのに用いるコールドウォール型熱処理炉１０において、反応管１１内に配置した炭化珪素からなるサセプタ１３を光照射により加熱し、サセプタ１３上に載置した、最上層が炭化珪素である半導体基板１４に熱処理を施して絶縁膜を形成することを特徴としている。 - 特許庁

Consequently, since each semiconductor chip 2 has already prepared an insulating layer 2d differently from a case wherein an insulation film is arranged each time a heat sink 2c stuck on an element portion 2a is fixed to a case 4, the process of forming the insulation film arranged to maintain insulation between the heat sink 2c and case 4 is simplified.例文帳に追加

これにより、素子部２ａに貼り合わせたヒートシンク２ｃを筐体４に固定するたびに絶縁性フィルムを配置する場合と異なり、既に半導体チップ２に絶縁層２ｄが備えられた状態となっているため、ヒートシンク２ｃと筐体４との間の絶縁性を保つために配置される絶縁膜の形成工程の簡略化を図ることが可能となる。 - 特許庁

By thus arranging a channel length direction c of the thin film transistor Q, among incident light to the polarizer, S polarization is maximally absorbed which goes on in the incident direction to a semiconductor layer 13 directly from a source and a drain electrodes side, or being reflected by the electrodes with amplitude in the orthogonal direction to the channel length direction.例文帳に追加

このように、薄膜トランジスタＱのチャネル長方向ｃを揃えたことにより、偏光板へ入射する光のうち、ソース、ドレイン電極側から直接又は、電極により反射され半導体層１３に入射する方向に進行し、かつチャネル長方向と直交方向の振幅のＳ偏光を最大に吸収することが可能となる。 - 特許庁

Since the part in an insulation layer 16 formed on a base board 1 around the semiconductor structure 4 is dead space except a vertical conduction part 46, an overall size including a circuit board can be reduced furthermore when chip components 29 of a capacitor, a resistor and the like provided beneath a wiring board 17 is buried in the dead space.例文帳に追加

半導体構成体４の周囲におけるベース板１上に設けられた絶縁層１６内の上下導通部４６を除く部分はデッドスペースであるため、このデッドスペース内に、配線板１７下に設けられたコンデンサや抵抗等からなるチップ部品２９を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。 - 特許庁

The substrate used for crystal growth of the nitride-based compound semiconductor is characterized by having an infrared absorption layer 2, e.g. a carbon film on a surface of a substrate 1 for crystal formation, e.g. an Si(111) substrate on the opposite side to a side where crystal growth is made.例文帳に追加

窒化物系化合物半導体の結晶成長に用いる基板であって、Ｓｉ（１１１）基板を例とする結晶形成用基板１の、結晶成長が起こる側とは反対側の面に、炭素膜を例とする赤外線吸収層２を有することを特徴とする窒化物系化合物半導体の結晶成長に用いる基板を構成する。 - 特許庁

In the resistance change sections, a second-conductivity type that has lower impurity concentration than that of the first and second main electrode regions is provided at a part sandwiched by at least one electrode region of the first and second main electrode regions and a channel formation region 12 that faces the control electrode in the surface layer regions of the semiconductor substrate.例文帳に追加

抵抗変化部は、半導体基板の表層領域のうち、第１及び第２主電極領域のうちの少なくとも一方の電極領域と、制御電極と対向するチャネル形成領域１２とによって挟まれる部分に第１及び第２主電極領域よりも不純物濃度の低い第２導電型で設けられている。 - 特許庁

To provide a dye-sensitized photoelectric conversion element and its manufacturing method wherein an antireflection film endures heating in calcination necessary for manufacturing of a dye-sensitized semiconductor layer and it is excellent in its productivity and cost performance and a low reflection ratio is realized at a wide wavelength range of visible light and high photoelectric conversion efficiency is obtained.例文帳に追加

反射防止膜が色素増感半導体層の作製に必要な焼成時の加熱に耐えることができ、しかも生産性・コストパフォーマンスに優れており、また、可視光の広範囲の波長域にわたって低い反射率を実現することができ、高い光電変換効率を得ることができる色素増感光電変換素子およびその製造方法を提供する。 - 特許庁

The TFT array substrate comprises a gate line 4 provided on an insulating substrate, a source line 5 intersecting the gate line 4 through an insulating film, a source electrode 3 connected with the source line, a drain electrode 2 provided oppositely to the source electrode 3, and a semiconductor layer 1 underlying the source electrode 3 and the drain electrode 2.例文帳に追加

本発明にかかるＴＦＴアレイ基板は絶縁性基板上に設けられたゲート配線４と、ゲート配線４と絶縁膜を介して交差するソース配線５と、ソース配線と接続されたソース電極３と、ソース電極３と対向して設けられたドレイン電極２と、ソース電極３とドレイン電極２の下層に設けられた半導体層１を備えている。 - 特許庁

To provide a new structure which can improve the characteristic for distributing luminous intensity of a light emitting element using the rear surface of a substrate composed of a gallium nitride compound semiconductor on which a laminated structure containing a light emitting layer is not formed as its main light emitting surface immediately above the element, and, at the same time, can maintain the luminous intensity of the element at a high level.例文帳に追加

窒化ガリウム系化合物半導体からなる基板を用い、この基板の発光層を含む積層構造が形成されていない裏面側を主発光面側とする発光素子において、発光素子直上での配光特性を改善するとともに、発光強度を高く保持することができる新規な構造を提供することを目的とする。 - 特許庁

The photon detector has such a structure that metal fine particles coated with an insulation film are two-dimensionally arranged between upper and lower electrodes, at least one of which is a transparent electrode, via an insulation layer and semiconductor fine particles coated with an insulation film are arranged adjacently to the metal fine particles.例文帳に追加

本願発明の上記目的は、少なくとも一方は、透明電極である上下二枚の電極間に金属微粒子を絶縁膜で被覆し、絶縁層を介して二次元的に配置させ、上記金属微粒子に隣接するように絶縁膜で覆われた半導体微粒子を配置した構成とすることによって実現することで達成することができる。 - 特許庁

A layout design apparatus for designing layout of a semiconductor integrated circuit having a plurality of layers extracts wiring information of an upper layer near the locations of the lower modules in an upper module, for the lower modules to be used in a plurality of places, and sets the extracted wiring information of the upper layer as a wiring prohibition region to be used for designing the layout of the lower modules, to design the layout of the lower modules.例文帳に追加

上記課題を解決するために、本発明に係るレイアウト設計装置は、複数階層を有する半導体集積回路のレイアウト設計装置であって、複数個所で使用される下位モジュールについて、前記下位モジュールが配置される上位モジュール内のそれぞれの配置箇所近傍の上位階層の配線情報を抽出し、抽出した上位階層の配線情報を、前記下位モジュールのレイアウト設計を行なう際の配線禁止領域として設定し、前記下位モジュールのレイアウトを行なう。 - 特許庁

One of the plurality of semiconductor layers is an inactive layer 336 containing nitrogen interposed between the quantum well active layer and the substrate.例文帳に追加

基板３２０と、前記基板上に形成された複数の半導体層と、量子井戸活性層３５０を含む前記半導体層の１つと、前記量子井戸活性層の一方の側に配置されたＡｌを含む第１の反射器３３０及び前記量子井戸活性層の反対側に配置された第２の反射器３９０とを含んでなり、前記半導体層の１つが窒素を含む不活性層３３６であり、窒素を含む前記不活性層が前記量子井戸活性層と前記基板との間に配置されている非対称垂直空胴表面放出レーザ構造とする。 - 特許庁

This method for manufacturing the semiconductor device, where a bonding pad 2 is formed using a first and second wiring layers 14, 17, has plural slit-like ditches arranged and provided between the first wiring layer 14 and the second wiring layer 17, and long-length direction H1 of connection part 15 corresponds to the moving direction H2 of a probe 3 for contacting the bonding pad 2.例文帳に追加

ボンディングバッド２を第１及び第２の配線層１４、１７を用いて形成した半導体装置の製造方法であって、前記第１の配線層１４と第２の配線層１７との間に、スリット状の溝を複数並べて設け、この溝内に、前記第１の配線層１４と第２の配線層１７とを接続する接続部１５を形成すると共に、前記接続部１５の長手方向Ｈ１と前記ボンディングバッド２に接触せしめるプローブ３の当接方向Ｈ２とを一致せしめたことを特徴とする。 - 特許庁

Electrodes 61 and 62 are formed on the semiconductor substrate 2 around the T-type gate electrode 5, the hollow structure 7 is provided between the head part 52 of the T-type gate electrode 5 and the insulation layer 4 in order to isolate the head part 52 of the T-type gate electrode 5 and the electrodes 61 and 62 on the semiconductor substrate 2.例文帳に追加

半導体基板２上に形成された絶縁層４と、絶縁層４上に、この絶縁層４に形成された穴９を通じて半導体基板２に接続して形成されたＴ型ゲート電極５とを有し、Ｔ型ゲート電極５の周囲の半導体基板２上に電極６１，６２が形成され、Ｔ型ゲート電極５の頭の部分５２と絶縁層４との間が中空構造７とされ、この中空構造７により、Ｔ型ゲート電極５の頭の部分５２と半導体基板２上の電極６１，６２とが離間されている半導体装置１を構成する。 - 特許庁

In the thin-film transistor, the buffer layer has film thickness thicker than the film thickness of the amorphous semiconductor layer.例文帳に追加

ゲート絶縁層を介してゲート電極と重畳するアクセプターとなる不純物元素を添加した半導体層と、アクセプターとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びアクセプターとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 - 特許庁

In the thin-film transistor, the buffer layer has a film thickness thicker than the film thickness of the amorphous semiconductor layer.例文帳に追加

ゲート絶縁層を介してゲート電極と重畳するドナーとなる不純物元素を添加した半導体層と、ドナーとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びドナーとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 - 特許庁

The semiconductor probe equipped with a resistive tip formed in the end of a cantilever includes the cantilever doped with first impurities, a resistive tip doped lightly with second impurities, and a doping control layer formed on both sides of the protruding end of the resistive tip, and first and second electrode regions formed under the doping control layer and doped heavily with second impurities.例文帳に追加

カンチレバーの端部に形成された抵抗性チップを備える半導体探針において、第１不純物がドーピングされたカンチレバーと、カンチレバーの端部に突出して形成され、第２不純物が低濃度でドーピングされた抵抗性チップと、抵抗性チップの突出した端部の両側部に形成されたドーピング制御層と、ドーピング制御層の下部に形成され、第２不純物が高濃度でドーピングされた第１電極領域及び第２電極領域と、を備えるドーピング制御層が形成された高分解能チップを備えた半導体探針である。 - 特許庁

Here, the main surface of a semiconductor substrate 10 is tilted against a reference plane containing a crystal axis, and related to the selectively oxidized layer 16, a layer which is to be oxidized wherein the profile provided, when it is cut along the plane parallel to the main surface is smooth in a macro manner, comprising at least no singular point, is oxidized starting with a peripheral edge.例文帳に追加

半導体基板１０の主面に、活性層１４を挟んで上下の反射ミラー層１２、１８が形成され、上下の反射ミラー層１２、１８の少なくとも一方にその周縁部が酸化された選択酸化層１６を備えた面発光型半導体レーザにおいて、半導体基板１０の主面を、基準となる結晶軸を含む面に対して傾斜させ、選択酸化層１６を、主面と平行な面で切断したときの外周形状が少なくとも特異点のないマクロ的に滑らかな形状の被酸化層を周縁部から酸化して形成する。 - 特許庁

In order to perform a heat treatment required in a process for forming a thin film element by forming a semiconductor film and an insulating film on a glass substrate without causing any thermal damage on the substrate, a light absorption layer capable of absorbing pulse light is formed locally at a specified part on the substrate for forming the thin film element.例文帳に追加

ガラス基板を用いて、その上に半導体膜や絶縁膜を積層して形成する薄膜素子を形成する工程において必要となる熱処理を、該基板に熱的な損傷を与えることなく行うために、薄膜素子が形成される基板の特定部分にパルス光の吸収が可能な光吸収層を局所的に形成して熱処理を行うものである。 - 特許庁

The semiconductor device has a bump electrode P comprising a bump 13 composed of resin, and a conductive layer 14 formed on the bump wherein recesses 14c and 13c are provided in the surface of a region which abuts against a counter electrode when the bump electrode is connected with the counter electrode.例文帳に追加

本発明の半導体装置は、樹脂よりなる突出体１３と、該突出体上に形成された導電層１４とを備えた突起電極Ｐを有する半導体装置において、前記突起電極の前記突起電極が対向電極に接続されたときに該対向電極と当接する領域の表面に凹所１４ｃ、１３ｃが設けられていることを特徴とする。 - 特許庁

A barrier film is provided in contact with the first oxide semiconductor layer.例文帳に追加

絶縁表面を有する基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられた第１の酸化物半導体層と、ソース電極及びドレイン電極と第１の酸化物半導体層との間に設けられたソース領域及びドレイン領域とを有し、第１の酸化物半導体層と接してバリア膜が設けられている。 - 特許庁

A passivation film 14 of silicon nitride having thickness of about 1 μm is formed on the insulating film 12 and the p-side electrode 13 and a light emitting layer 15 emitting light having emission wavelength shorter than the wavelength corresponding to the energy gap of silicon constituting the semiconductor substrate 10 and containing a fluorescent material having luminous properties is formed on the passivation film 14.例文帳に追加

絶縁膜１２及びｐ側電極１３上には、膜厚が約１μｍの窒化シリコンからなるパッシベーション膜１４が形成され、該パッシベーション膜１４上には、発光波長が半導体基板１０を構成するシリコンのエネルギーギャップに相当する波長よりも短い発光光を発し且つ蓄光性を有する蛍光体材料を含む発光層１５が形成されている。 - 特許庁

The composition which contains an electrolyte, ≥1 of sources for copper ions, ≥1 brightener and a leveling agent capable of forming a substantially planar copper layer and capable of filling small features without substantially forming defects, which brightener existing in an amount of at least about 1 mg/L in accordance with a bath and is used to electroplate copper on semiconductor devices is disclosed.例文帳に追加

電解質、銅イオンのソースの１以上、光沢剤の１以上、および実質的に平坦な銅層を提供し、微細な構造物を実質的に欠陥を形成することなく充填することができる平滑化剤を含み、該光沢剤が浴に基づいて少なくとも約１ｍｇ／Ｌの量で存在する、半導体デバイス上に銅を電気めっきするための組成物が開示される。 - 特許庁

The method for forming the germanide structure within the germanium region on the semiconductor substrate through the self-alignment method includes a step of depositing a metal layer on the substrate and the germanium region, a step of heating the structure to form a metal and a germanium compound, and a step of selectively removing unreacted metals from germanide and the substrate.例文帳に追加

本発明は、半導体基板上のゲルマニウム領域内で、自己整列方法でゲルマニド構造を形成する方法に関するものであり、基板およびゲルマニウム領域にわたって金属層を付着させるステップ、さらに金属およびゲルマニウムの化合物を形成するために構造を加熱するステップ、およびゲルマニドおよび基板から未反応金属を選択的に除去するステップを含んでいる。 - 特許庁

The method comprises the stages of: providing a substrate having semiconductor layer which includes low concentration doping region adjacent to each both sides of channel region, and each source/drain regions adjacent to the low concentration region; and, after forming gate insulating film and conductive film on the substrate in order, forming a gate electrode by patterning the above-mentioned conductive film.例文帳に追加

チャンネル領域両側に各々隣接した低濃度ドーピング領域及び低濃度ドーピング領域に各々隣接したソース/ドレーン領域を含む半導体層が形成されている基板を提供する段階及び基板上にゲート絶縁膜及び導電膜を順に形成した後、前記導電膜をパターニングしてゲート電極を形成する段階を含む薄膜トランジスタの製造方法。 - 特許庁

The image forming apparatus possessing the intermediate transfer body using the semiconductor rubber or the semiconductive paint having the conductivity by the ionic conduction is provided with an electrification preventive device to apply the reverse bias voltage of a polarity reverse to that of bias voltage applied to a carrier removing unit by which surplus carrier is removed from a toner layer formed on the intermediate transfer body.例文帳に追加

イオン導電による導電性を持つ半導電性ゴムまたは半導電性塗料を用いた中間転写体を有する画像形成装置において、中間転写体上に形成されたトナー層から余剰なキャリアを除去するためのキャリア除去ユニットに印加するバイアス電圧とは逆極性となる逆バイアス電圧を中間転写体に印加する帯電防止装置を備える。 - 特許庁

Each prescribed electrode 10 of plural semiconductor chips 5a to 5d is connected with an island-shaped electrode 12 jointed through an insulator 11 on a conductive layer 2 constituting a substrate board 4, and the island-shaped electrode 12 is positioned on the center line of the substrate board 4 or shaped symmetrically to the center of the substrate board 4.例文帳に追加

基板体４を構成する導電層２上に絶縁体１１を介して接合された島状電極１２に複数の半導体チップ５ａ〜５ｄの各所定電極１０が結線され、且つ島状電極１２は基板体４の中心線上に位置するか又は基板体４の中心に対して対称形状を有するかの何れかであることを特徴とする。 - 特許庁

A laminating structure 40 comprises a GaAs substrate 42, whose substrate surface is a main surface comprising (001) plane and a slope in a (111)-A plane direction or a (111)-B plane direction provided continuously with the (001) plane, and an epitaxial growth layer 46 which comprises, provided along a substrate surface in one epitaxial growth process, a compound semiconductor containing specific elements.例文帳に追加

本積層構造４０は、（００１）面からなる主面と、（００１）面に連続して設けられた（１１１）Ａ面方向、又は（１１１）Ｂ面方向の傾斜面とを基板面とするＧａＡｓ基板４２と、一つのエピタキシャル成長工程で基板面に沿って設けられた、特定元素を含む化合物半導体からなるエピタキシャル成長層４６とを備えている。 - 特許庁

The device 10 for ultraviolet ray irradiation comprises the light emitting diode 23 which irradiates an adhesive sheet S, having an ultraviolet curing type adhesive layer A stuck on a semiconductor wafer W, as a body to be irradiated with ultraviolet radiation, a temperature sensor 27 which detects the temperature of the light emitting diode 23, and a control means 28 of controlling a current value I of the light emitting diode 23.例文帳に追加

半導体ウエハＷに貼付された紫外線硬化型接着剤層Ａを有する接着シートＳを被照射体として紫外線を照射する発光ダイオード２３と、当該発光ダイオード２３の温度を検知する温度センサ２７と、前記発光ダイオード２３の電流値Ｉを制御する制御手段２８とを備えて紫外線照射装置１０が構成されている。 - 特許庁

The semiconductor device has an LSI 1 providing a plurality of power source line connection pads and a plurality of ground line connection pads on the peripheral edge part of a circuit formation face, metal foil leads 5 connected electrically to the pads respectively and adhered to LSI 1 through an insulation layer 3, and the decoupling capacitor 2 mounted on one face of the metal foil leads 5.例文帳に追加

本発明の半導体装置は、回路形成面の周縁部に複数の電源ライン接続用パッドと複数のグランドライン接続用パッドとが設けられたＬＳＩ１と、前記パッドのそれぞれに電気的に接続され、絶縁層３を介してＬＳＩ１に接着された金属箔リード５と、金属箔リード５の一面に実装されたデカップリングコンデンサ２とを有している。 - 特許庁

The light emitting element comprises: a substrate (10) made of sapphire or SiC and including a region (10a) not containing a fluorescent substance on a rear surface side and a region (10c) containing a fluorescent substance on a surface side; and a nitride semiconductor layer (30) provided on the surface of the substrate (10) for emitting light for exciting the fluorescent substance.例文帳に追加

本発明は、サファイアまたはＳｉＣからなり、裏面側に蛍光物質を含有しない領域（１０ａ）と表面側に蛍光物質を含有する領域（１０ｃ）とを有する基板（１０）と、基板（１０）の表面上に設けられ、蛍光物質を励起するための光を発光する窒化物半導体層（３０）と、を具備する発光素子およびその製造方法である。 - 特許庁

On a semiconductor substrate 11, a pixel area 2 including a photodiode 13 and charge transfer electrode 18 and a surrounding circuit area 3 including a surrounding circuit electrode 21 are separately formed, and a reference potential supplying layer 14 to supply a reference potential to the element in the pixel area 2 is formed in the area interposed between those areas.例文帳に追加

半導体基板１１上に、フォトダイオード１３や電荷転送電極１８を含む画素領域２と、周辺回路電極２１を含む周辺回路領域３とが離隔形成されるとともに、これらの両領域に狭持される領域内に画素領域２内の素子に対して基準電位を供給するための基準電位供給層１４が形成される。 - 特許庁

The TFT comprises a silicon semiconductor layer containing a channel region and the source and drain regions so arranged as to sandwich it, a source electrode electrically connected to the source region, the drain electrode electrically connected to the drain region, and the gate electrode insulated from the source and drain electrodes, with the source and drain regions containing silicide.例文帳に追加

本発明のＴＦＴは、チャネル領域と、これを挟持するように配置されたソース領域及びドレイン領域とを含むシリコン系半導体層と、ソース領域に電気的に接続されたソース電極と、ドレイン領域に電気的に接続されたドレイン電極と、ソース電極及びドレイン電極と絶縁されたゲート電極とを含み、ソース領域及びドレイン領域が、シリサイドを含む。 - 特許庁