「Cell Block」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A current is fed between the detecting electrode of each block A1-C2 and the ground electrode to detect whether or not a broken portion of the water barrier sheet 1 exists by unit of block and, if any block has a broken portion of the water barrier sheet 1, a current is fed to the detecting electrode in the cell thereof to locate the broken portion on a plane coordinate system.例文帳に追加

前記各ブロック毎に区分して検知用電極とアース用電極との間に通電して遮水シートの破損箇所の有無の検知をブロック単位で行い、遮水シートに破損箇所が有ることを検知したブロックについてはその部屋内の検知用電極に通電して破損箇所の平面座標位置の特定を行う。 - 特許庁

Each block Bi is provided with an erasion load decoding circuit 4 outputting positive voltage to a first drive line connected to a substrate region of a block selected at the time of erasion of data and a negative voltage decoding circuit 5 outputting negative voltage to a second drive line connected to a control gate of a memory cell of a block selected at the time of erasion of data.例文帳に追加

各ブロックＢｉ毎に、データ消去時に選択されたブロックの基板領域につながる第１の駆動線に正電圧を出力する消去負荷デコード回路４と、データ消去時に選択されたブロックのメモリセルの制御ゲートにつながる第２の駆動線に負電圧を出力する負電圧デコード回路５とが設けられる。 - 特許庁

This is a memory device having a memory cell array 1 including at least one memory block B0-B7 equipped with a plurality of multilevel memory cells constituted to store information of N≥2 bits.例文帳に追加

１セルにつきＮ≧２ビットの情報を記憶するよう構成された複数のマルチレベルメモリセルを具える少なくとも１つのメモリブロック(B0-B7)を含むメモリセルアレー(1)を具えるメモリデバイスである。 - 特許庁

To provide the protective device of the secondary battery having an overcharge protecting function which can ensure safety even when voltage of a series connected battery cell block is abnormally detected and even when the battery is abnormal.例文帳に追加

直列に接続された電池セルブロックの電圧検出異常時や電池異常時にも安全性を確保できる過充電保護機能を有する二次電池の保護装置を提供する。 - 特許庁

Thereby, Each block performs write-in of data for a selected memory cell by the data write-in current from the current supply part connected to the independent power source voltage and the ground voltage.例文帳に追加

これにより、各ブロックは独立した電源電圧および接地電圧と接続される電流供給部からのデータ書込電流により選択メモリセルへのデータ書込を実行する。 - 特許庁

To sufficiently boost the potential of a word line of a non-selection block without scaling a memory cell in a NAND flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、メモリセルのスケーリングによらず、非選択ブロックのワード線の電位を十分に昇圧できるようにすることを最も主要な特徴としている。 - 特許庁

In the error-correcting code block 12, at least one cell whose color, density or luminance is different from its background is arranged at a position adjacent to the second boundary parts 6c, 6d.例文帳に追加

誤り訂正コードブロック１２は、第２境界部６ｃ、６ｄに隣接する位置に背景とは色彩又は濃度又は輝度の異なるセルを少なくとも１つ配置する構成をなしている。 - 特許庁

Each cell of the connection block has the front so shaped as to receive and couple with the double optical connector 50 and the rear so shaped as to receive and couple with two optical plugs 20.例文帳に追加

接続ブロックの各セルは、二重光コネクタ５０を受け、それと連結する形状をした前面と、２つの光プラグ２０を受け、それと連結する形状をした背面を有する。 - 特許庁

Each of this CG drivers 300-0 to 300-7 sets the potential of first and second control gates of the memory cell arranged at one block being different each other in the large blocks 0-7.例文帳に追加

このＣＧドライバ３００−０〜３００−７の各々は、ラージブロック０〜７の中の互いに異なる一つに配置されたメモリセルの第１，第２のコントロールゲートの電位を設定する。 - 特許庁

A data I/O block leaf cell is generated continuously by placing Y control circuit leaf cells and I/O circuit leaf cells, using a second lower placement template (step ST2).例文帳に追加

第２の下位配置テンプレートを用いて制御回路リーフセル及び入出力回路リーフセルをＹ個連続して配置してデータ入出力ブロックリーフセルを生成する（ステップＳＴ２）。 - 特許庁

A cell block 10 is made by forming a matrix of cells 13 each housing one red light-emitting diode 14R, a blue light-emitting diode 14B, and a green light-emitting diode 14G.例文帳に追加

赤色発光ダイオード１４Ｒ、青色発光ダイオード１４Ｂ、緑色発光ダイオード１４Ｇを１個ずつ入れたセル１３をマトリックス状に配列してセルブロック１０を構成する。 - 特許庁

In an area where only the small number of rewrites is required, priority is given to maximization of use efficiency of a memory cell without defining the area as a processing object as the specific block.例文帳に追加

書き換え回数が少なくてよい領域では上記特定ブロックとしての処理対象としないことによりメモリセルの使用効率を最大化することを優先させることができる。 - 特許庁

To more accurately judge the propriety of use of a physical block based on the position of a memory cell in which an error is caused and error correcting capability, in the case of controlling defect of a flash memory.例文帳に追加

フラッシュメモリの欠陥を管理するにあたって、エラーが発生したメモリセルの位置とエラー訂正能力とに基づいて、より正確に物理ブロックの使用可否を判断すること。 - 特許庁

To provide a memory cell structure simultaneously improving both the high electric-field leakage current characteristics and the low electric-field leakage current characteristics of a block insulating film and having excellent writing/erasing and retention characteristics.例文帳に追加

ブロック絶縁膜の高電界リーク電流特性と低電界リーク電流特性の双方を同時に改善し、書き込み・消去及びリテンション特性の優れたメモリセル構造を提供する。 - 特許庁

A data memory cell block 1 is provided with 4,000 strings having memory cells M1 to M4 in which 4 threshold values are written, and data bit lines BL1 to BL4000 connected to the strings.例文帳に追加

データメモリセルブロック１には、４値のしきい値が書き込まれるメモリセルＭ１〜Ｍ４をもつ４０００本のストリングと、該各ストリングに接続されたデータビット線ＢＬ１〜ＢＬ４０００を設ける。 - 特許庁

A cell division unit 406 divides one of the image data of the first unit divided by the block division unit 402 into image data of the second unit each smaller than the first unit.例文帳に追加

また、セル分割部４０６は、ブロック分割部４０２で分割した１つの第１単位の画像データを、当該第１単位よりも小さいサイズの第２の単位の画像データに分割する。 - 特許庁

In a second memory block MB1 adjacent to the MB0, addresses n to 2n-1 are assigned to the first bits of the memory cell MC respectively, and addresses 0 to n-1 are assigned to the second bits.例文帳に追加

ＭＢ０に隣接する第２メモリブロックＭＢ１において、メモリセルＭＣの第１ビットにはそれぞれｎ〜２ｎ−１のアドレスを、第２ビットには０〜ｎ−１のアドレスを割り当てる。 - 特許庁

To provide an automatic wiring method for a semiconductor integrated circuit device by which wires on a block or a cell can be wired again at a low cost to shorten a design time.例文帳に追加

ブロックあるいはセルの上にある配線を低コストで再配線することができ、設計時間を短縮できる半導体集積回路装置の自動配線方法を提供する。 - 特許庁

In accordance with a position of a selected unit cell that becomes a target of data read, among the plurality of unit cells M0, ..., M7, timing to operate the sense amplifier SA and the block selector decoder 13 is changed.例文帳に追加

複数のユニットセルＭ０，・・・Ｍ７のうちデータリードの対象となる選択されたユニットセルの位置に応じて、センスアンプＳＡ及びブロックセレクタデコーダ１３を動作させるタイミングを変化させる。 - 特許庁

A storage means 1 stores block information on respective blocks belonging to division levels and information cell arrangement in the division levels of area division which is hierarchically repeated.例文帳に追加

格納手段１は、階層的に繰り返される領域分割の各分割レベルにおいて、その分割レベルに属する各ブロックのブロック情報およびセル配置の情報を格納する。 - 特許庁

A reference memory cell block 2 is provided with 4 strings having memory cells of 4 different thresholds, and reference bitl lines REF1 to REF4 connected to the strings.例文帳に追加

参照メモリセルブロック２には、異なった４種のしきい値のメモリセルを個々に有する４本のストリングと、各ストリングの個々に接続された参照ビット線ＲＥＦ１〜ＲＥＦ４を設ける。 - 特許庁

A block including a cell to which wiring is connected is selected from all blocks including the wiring to be estimated for virtual wiring length (step S11), and a wire load model is selected (step S12).例文帳に追加

仮想配線長が見積られる配線が含まれる全てのブロックから、配線が接続されるセルが含まれるブロックを選択し（ステップＳ１１）、ワイヤーロードモデルを選択する（ステップＳ１２）。 - 特許庁

The nonvolatile semiconductor memory in the embodiment has a controller for determining whether data erasure to a plurality of memory cells in a memory cell array is conducted per block or per page.例文帳に追加

実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。 - 特許庁

To realize a manufacturing method a contact which can block the occurrence of residue at a swelling phenomenon section caused by an interval between gate electrodes different in phases between a cell array region and a peripheral circuit region.例文帳に追加

セルアレイ領域と周辺回路領域間で相異するゲート電極間隔に起因する膨出現象部分の残留物発生を阻止できるようなコンタクト製造方法を提供する。 - 特許庁

To solve the problem of the conventional command cell control system that has required a command write and issue instruction to an interface block at the outside of a CPU, because the system cannot directly give an instruction to a subordinate unit.例文帳に追加

コマンドセル制御方式は、下位装置に対して直接指示が出せないために、ＣＰＵ外部のインタフェースブロックに対してコマンドの書き込みや発行指示が必要となる。 - 特許庁

Accordingly, even if bit lines in which defective memory cells exist are different for each block, redundant bit lines can be designated in units of blocks, and a memory cell array-saving range is expanded to improve a yield.例文帳に追加

従って、不良メモリセルの存在するビット線がブロック毎に異なっていても、ブロック単位に冗長ビット線が指定でき、メモリセルアレイの救済範囲が拡大し、歩留まりが向上する。 - 特許庁

The output blocks 30 are connected with the outputs of the respective capacitors of the input block 10 or the cell blocks 20 via power switches and output the results via averaging capacitors C_0.例文帳に追加

出力ブロック３０は、入力ブロック１０またはセルブロック２０のそれぞれのキャパシタの出力とパワースイッチにより接続されて、その結果を平均化用キャパシタＣｏを介して出力する。 - 特許庁

A corona charger 120 charges a corona-ion charge on the selected cell block, and a measurement probe chosen from a plurality of measurement probes measures the variation of the surface potential of the dielectric film.例文帳に追加

コロナチャージャー120は、前記選択されたセルブロック上にコロナイオン電荷を帯電し、複数の測定プローブから選択された測定プローブは、前記誘電膜の表面電圧の変化を測定する。 - 特許庁

Each transistor is recognized on a layout pattern of the hard block, and is collated with a transistor on a netlist in terms of coordinate values to recognize placement of each cell with each instance name.例文帳に追加

このとき、ハードブロックのレイアウトパターン上でトランジスタを認識してネットリスト上のトランジスタと座標値に基づく照合を行い、インスタンス名で各セルの配置が認識できるようにする。 - 特許庁

Also, by a specific combination of signals among address signals to be supplied to the memory, a memory block including a memory cell to be the object of data reading or writing is uniquely specified.例文帳に追加

また、メモリに供給されるアドレス信号のうち、特定の信号の組み合わせにより、データ読み出しまたは書き込みの対象となるメモリセルを含むメモリブロックを一意に特定する。 - 特許庁

Data buffers 157, 177 selectively capture a plurality of pixel data of a prescribed pixel block read from the memory cell arrays 152, 172 via sense amplifiers 155, 175 and switches 156, 176.例文帳に追加

メモリセルアレイ１５２，１７２より読み出される所定画素ブロックの複数の画素データを、夫々センスアンプ１５５，１７５及びスイッチ１５６，１７６を介して、データバッファ１５７，１７７に選択的に取り込む。 - 特許庁

To provide a block copolymer having high proton conductivity, even in low relative humidity, and therefore capable of being formed into an ion conducting membrane of a fuel cell of proton-exchange membrane (PEM) type.例文帳に追加

プロトン交換膜（ＰＥＭ）型燃料電池のイオン伝導膜へと成形されることができる、低い相対湿度でも高いプロトン伝導性を有するブロックコポリマーを提供すること。 - 特許庁

To improve relief efficiency in the case of defect occurrence by making a minimum unit of a defective block small even when a stack type memory cell like a BiCS memory is used.例文帳に追加

ＢｉＣＳメモリのような積層型のメモリセルを用いた場合においても、不良ブロックの最小単位を小さくすることができ、不良が発生した際の救済効率を向上させる。 - 特許庁

A BL driver 6 applies a writing current in a direction corresponding to logic of a data signal to all bit lines in a selected segment, and writes the data signal in a memory cell in the selected block.例文帳に追加

ＢＬドライバ６は、データ信号の論理に応じた方向の書込電流を選択されたセグメント内の全ビット線に流して、選択されたブロックのメモリセルにデータ信号を書込む。 - 特許庁

The mouthpiece for extrusion molding of the honeycomb comprises a structure having a groove-like slit 2 provided on the front surface of a cell block 3 and a body introducing hole communicating with the slit 2 on the rear surface.例文帳に追加

表面に溝状のスリット２をセルブロック３で設けるとともに、裏面にスリット２に連通する坏土導入孔を設けた構造を有するハニカム押出成形用口金である。 - 特許庁

Thus, a relation between the virtual power source switch cell and the hierarchy block of the same hierarchy in the description of the RTL data is grasped, so that a relation between the power source switch cell in the actual circuit and a circuit being the power source interruption object can be clearly grasped.例文帳に追加

そのため、ＲＴＬデータの記述における仮想電源スイッチセルと同一階層の階層ブロックとの関係を把握することにより、実際の回路における電源スイッチセルとその電源遮断対象の回路との関係を明確に把握することができる。 - 特許庁

Then, the lead L is pressed against the solar battery cell P with a probe pin 43, and the other half of the lead L extending from a preceding solar battery cell P conveyed to the front position of the welding work position is pressed with a lead receiving plate 72 passing through the heat control block 61.例文帳に追加

次いで、太陽電池セルＰにリードＬをプローブピン４３で押圧するとともに、溶着作業位置の前方位置に搬送された先行する太陽電池セルＰから延出されたリードＬの他半部を、ヒートコントロールブロック６１を通るリード受けプレート７２で押圧する。 - 特許庁

A dummy pattern to be preliminarily included in the design pattern is produced not in the whole memory cell array which contains not only a memory cell part but a sense-up part and a decoder part, but in an individual block unit by using CAD tools so as to obtain a desired pattern form of the transfer pattern after exposure.例文帳に追加

露光後の転写パターンを所望のパターン形状にするために、ＣＡＤツールを用いて、メモリセル部のみならずセンスアンプ部やデコーダ部を含んだメモリセルアレイ部全体ではなく、個別ブロック単位に、予め設計パターンに入れておくダミーパターンを発生させる。 - 特許庁

Thus, a block that contains an abnormal cell where a temperature not to rise or not to drop in a certain range in like manner in other cells in other blocks is detected, and the charge to the battery pack 50 is ceased by detecting a malfunction of a charging circuit or the like that separately charges to each block.例文帳に追加

これにより、他のブロック内のセルと一定範囲内で同様に温度の上昇または低下しない異常なセルを含むブロックを検出するとともに、ブロックごとに分割して充電する充電回路等の不具合を検出し、電池パック５０の充電を停止することができる。 - 特許庁

In this impact testing device, a honeycomb block test piece 11 is loaded on an installation stand 10 having a smooth surface with cell opening parts 11a upward and downward, and an impact absorbing characteristic is measured by dropping a weight object W having a smooth bottom face from the upper side of the honeycomb block test piece 11.例文帳に追加

衝撃試験装置は、表面が平滑な設置台１０上に、セルの開口部１１ａを上下にしてハニカムブロック供試体１１を載置し、ハニカムブロック供試体１１の上方から平滑な底面を有する重量物Ｗを落下させて衝撃吸収特性を測定するものである。 - 特許庁

The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.例文帳に追加

データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁

To provide a method of designing an electronic circuit apparatus, a method of forming electron beam exposure data, and a method of exposing electronic beam, which control a total of the number of block preparation of a contact layer and a first metal wiring layer, in an especially frequently used cell within the maximum number to be mounted on a block mask to shrink the shot number.例文帳に追加

電子回路装置設計方法、電子ビーム露光データ作成方法、及び、電子ビーム露光方法に関し、特に多く使用されるセルのコンタクト層と第１メタル配線層のブロック作成数の合計を、ブロックマスクに搭載できる最大の個数以内に抑えて、ショット数を圧縮する。 - 特許庁

To provide a method of operating a CAM block, in which deterioration of an electric property of a CAM cell by high voltage can be prevented by utilizing pass voltage of low voltage during read operation of a CAM block, also increment of instantaneous power consumption can be prevented during chip operation.例文帳に追加

ＣＡＭブロックの読出動作の時低電圧のパス電圧を利用することで、高電圧によるＣＡＭセルの電気的特性劣化を防止することができ、かつチップ動作の時、瞬間的な電力消耗の増加を防止することができるＣＡＭブロックの動作方法を提供する。 - 特許庁

Then chlorine is introduced into a part 14b corresponding to a region of the charge block layer 14 right below the inter-cell insulation film 16, and the dielectric constant of the part 14b is made lower than that of a part 14a of the charge block layer 14 right below the control gate electrode 15.例文帳に追加

そして、電荷ブロック層１４におけるセル間絶縁膜１６の直下域に相当する部分１４ｂに塩素を導入し、部分１４ｂの誘電率を電荷ブロック層１４における制御ゲート電極１５の直下域に相当する部分１４ａの誘電率よりも低くする。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁