「Combinational」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The semiconductor integrated circuit has a plurality of flip-flops inserted among a plurality of combinational circuits, and a clock tree distributing the clock signals to a plurality of the flip-flops; and is operated synchronously by the clock signals.例文帳に追加

本発明の半導体集積回路は、複数の組み合わせ回路間に挿入された複数のフリップフロップと、複数のフリップフロップにクロック信号を分配するクロックツリーとを有し、クロック信号により同期動作する。 - 特許庁

To provide a semiconductor integrated circuit device by which the number of delay cycles required for obtaining proper operation results from a combinational logic circuit at a design stage is estimated.例文帳に追加

設計段階において、組み合わせ論理回路から適正な演算結果を得るために必要となる遅延サイクル数を見積もることが可能な半導体集積回路装置を提供する。 - 特許庁

A combinational measuring device is provided with a radiation feeder 5 for transporting objects and a measuring hopper 7 for measuring the weight of the objects transported by the radiation feeder 5.例文帳に追加

組合せ計量装置に、計量物を搬送する放射フィーダ５、放射フィーダ５によって搬送された計量物の重量を計量する計量ホッパ７とを設ける。 - 特許庁

The combinational circuits 12 to 16 are selected according to the select signal S from the control circuit 17 and data are outputted from the register 10 according to a register storage clock Rck.例文帳に追加

制御回路１７からのセレクト信号Ｓに応じて組合せ回路１２〜１６を選択し、レジスタ格納クロックＲｃｋに応じてレジスタ１０からデータを出力する。 - 特許庁

In the master slice system semiconductor integrated circuit 1, a sequential circuit and a combinational circuit are arranged in an internal core region on a semiconductor chip 2 while the internal core region is partitioned into a plurality of local regions 3.例文帳に追加

開示されるマスタースライス方式の半導体集積回路１は、順序回路と組合せ回路とが半導体チップ２上の内部コア領域内に配置され、内部コア領域は複数のローカル領域３に分割されている。 - 特許庁

The error condition staging system includes: error condition combinational logic for detecting a set of error conditions; and a set of error condition registers for storing data related to the set of error conditions.例文帳に追加

エラー状態ステージング・システムは、１組のエラー状態を検出するエラー状態組合せロジックと、その１組のエラー状態に関連するデータを記憶する１組のエラー状態レジスタとを含む。 - 特許庁

A matching part 1d sets a range in pre-correction circuit corresponding to a logic cone including a combinational circuit replaced from the FF.例文帳に追加

マッチング部１ｄは、ＦＦから置き換えられた組合せ回路を包含するロジックコーンに対応する修正前回路内の範囲をモデリング範囲とする。 - 特許庁

To provide a simplified semiconductor integrated circuit device capable of estimating the number of delay cycles for obtaining an appropriate operation result from a combinational logic circuit.例文帳に追加

組み合わせ論理回路から適正な演算結果を得る遅延サイクル数を見積もることが可能な簡略化された半導体集積回路装置を提供する。 - 特許庁

A LSI 1 is provided with input buffers 3a and 3b for inputting or outputting signals from or to combinational circuits 2a to 2c , bidirectional buffers 4a to 4c, and an output buffer 5.例文帳に追加

ＬＳＩ１において、組合せ回路２ａ乃至２ｃに信号を入出力する入出力バッファとして、入力用バッファ３ａ及び３ｂ、双方向バッファ４ａ乃至４ｃ、出力用バッファ５を設ける。 - 特許庁

The creation processing means 2 creates the monitor description of the monitor of a combinational circuit by erasing description related with a register from created RTL description 4 of RTL.例文帳に追加

作成処理手段２は、作成されたＲＴＬのＲＴＬ記述４からレジスタに関する記述を削除した組み合わせ回路のモニタのモニタ記述を作成する。 - 特許庁

Voltage inspection points 12-1 to 12-N are connected to a common voltage measuring wire 101 through an analog switch of combinational circuits 13-1 to 13-N.例文帳に追加

電圧検査ポイント１２−１〜１２−Ｎは、組み合わせ回路１３−１〜１３−Ｎのアナログスイッチを介して、共通の電圧測定用配線１０１に接続されている。 - 特許庁

An adhesive H1150 of a type for combinational hardening using ultraviolet rays and heat together is employed for bonding and fixing of the antireflection substrates 100a and 100b to the first plate H1200 and each of the recording element substrates H1100 and H1101.例文帳に追加

反射防止基板１００ａ，１００ｂと、第1のプレートＨ１２００および各記録素子基板Ｈ１１００，Ｈ１１０１との接着固定には、紫外線と熱の併用硬化型接着剤Ｈ１１５０が用いられる。 - 特許庁

Between the adjoining flip-flops, the exclusive OR operations of the combinational logic circuit outputs are found by exclusive OR gates 181-183, and their results are fetched from the LSI and displayed.例文帳に追加

隣接フリップフロップ間では、その組合せ論理回路出力が排他的論理和ゲート１８１〜１８３により排他的論理和され、結果をＬＳＩ外部に取出して表示する。 - 特許庁

The semiconductor integrated circuit comprises sequential circuits 1 to 3, combinational circuits 4, 5, a scan test circuit 6, a storage circuit 7, a BIST circuit 8, and a selection circuit 9.例文帳に追加

この発明は、順序回路１〜３と、組み合わせ回路４、５と、スキャンテスト回路６と、記憶回路７と、ＢＩＳＴ回路８と、選択回路９とを備えている。 - 特許庁

Based on these calculation, the optimum combinational conditions of the shaping die control angle γ and treatment time for the etching depth required for the treatment are worked out to carry out the treatment.例文帳に追加

これらに基づいて、加工に必要なエッチング深さに対する最適な成形型制御角度γ及び処理時間の組み合わせ条件を求めて加工するものとした。 - 特許庁

At least one channel 13 having a shape, a dimension and an inclination corresponding to the tongue-like member 7 is formed in the workpiece by combinational motion of relative rotation and parallel motion of the tool and the workpiece.例文帳に追加

工具とワークピースの相対的な回転および平行移動の組み合わせ運動により、舌状部材（７）に対応する形状、寸法、傾斜を有する少なくとも１つのチャンネル（１３）がワークピース内に形成される。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

To provide a semiconductor device capable of apparently increasing a time usable for computing in combinational circuits and of inspecting both of setup time errors and hold time errors.例文帳に追加

組み合わせ回路での演算に使ってよい時間を見かけ上増やすことが可能で、セットアップ時間エラーとホールド時間エラーの両方を検査できる半導体装置を提供する。 - 特許庁

A structure analyzing means 104 analyzes the structure of a function description file 103, extracts a hardware macro, a combinational circuit, and a sequential circuit, and generates intermediate files for the respective circuits.例文帳に追加

構造解析手段１０４は、機能記述ファイル１０３を構造解析し、ハードマクロと組み合わせ回路と順序回路とを抽出し、各回路に対する中間ファイルを生成する。 - 特許庁

A control module 116 applies predetermined minimum leak bits to the combinational logic circuit by resetting the reset FF and setting the set reset FF in a standby mode.例文帳に追加

制御モジュール１１６は、スタンバイ・モードでは、リセットＦＦをリセットし、セット・リセットＦＦをセットすることにより、組合せ論理回路に対して、予め決定された最小リーク・ビットを印加する。 - 特許庁

To enable combinational weighing to be done in a small space in which a plurality of kinds of objects are effectively collected to work with by providing a simplified device configuration.例文帳に追加

組合せ計量において、簡潔な装置構成により、小さなスペースで、効率よく複数種類の被計量物を収集し作業を行えるようにする。 - 特許庁

A pre-correction circuit modeling part 1e generates the modeled pre-correction circuit by replacing the FF included in the modeling range in the pre-correction circuit with the combinational circuit.例文帳に追加

修正前回路モデリング部１ｅは、修正前回路内のモデリング範囲に含まれるＦＦを組合せ回路に置き換えてモデリング済修正前回路を生成する。 - 特許庁

A pair of support members 9 are parallel installed on a substrate 6 of a frame of this combinational weighing instrument 1, while two rollers 11 are turnably attached to each of the support members 9.例文帳に追加

組合せ計量装置１のフレームの基板６上には一対の支持部材９が平行に設置され、各支持部材９にはころ11が２個ずつ回動自在に取り付けられている。 - 特許庁

To provide a desk which can certainly combine a top board and a leg element without using a tool and can appropriately prevent the cancellation of the combinational situation of them by a horizontal frame element.例文帳に追加

工具を用いずに、天板と脚要素とを迅速且つ確実に結合でき、また、横架要素によってそれらの結合状態が解除されることを好適に防止できるといったデスクを提供する。 - 特許庁

To eliminate the need to take into account PVT worst (worst conditions of process, voltage and temperature) by performing data transfer at a highest rate, matching the arithmetic speed of a redundant combinational logic circuit.例文帳に追加

データ転送が冗長組合せ論理回路の演算速度に合致した最速で行われるようにし、ＰＶＴワーストを考慮する必要がないようにする。 - 特許庁

A post-correction circuit modeling section 1c generates a modeled post-correction circuit by replacing at least a part of FF(flip-flop) before and after the asynchronous section extracted by the asynchronous section extraction part 1b with a combinational circuit.例文帳に追加

修正後回路モデリング部１ｃは、非同期箇所抽出部１ｂで抽出した非同期箇所の前後のＦＦの少なくとも一部を組合せ回路に置き換えてモデリング済修正後回路を生成する。 - 特許庁

To provide a code generating device which can perform shift operation at high speed with a small circuit scale by providing combinational circuits (matrix arithmetic weights) according to a shift number.例文帳に追加

シフト数に応じて組合せ回路（行列演算重み）を設けることによって、小さい回路規模でシフト動作を高速に行うことができる符号発生装置を提供する。 - 特許庁

To provide a verifying device for a logistic system which can easily conduct a combinational test of a high-order control system and a low-order execution system before the low-order execution system is completed.例文帳に追加

本発明は、上位制御系と下位実行系の結合試験を下位実行系の完成前に容易に実行することができる物流システムの検証装置を提供することを目的とする。 - 特許庁

Furthermore, p obtained component values are subjected to combinational operation of bit shifting and addition, and a prescribed reference transfer bias application time is added to the operation result to obtain the transfer bias application time value.例文帳に追加

さらに、得られたｐ個の成分値に、ビットシフトと加算を組み合わせた演算が行われ、その演算結果に所定の基準転写バイアス印加時間が加算されて、転写バイアス印加時間値が求まる。 - 特許庁

To improve the total recognition result of a character recognition system, adopting combinational recognition by plural character recognition parts, while preventing dictionary capacity and a recognizing process time from increasing by registering personal character patterns only for a necessary recognition dictionary.例文帳に追加

複数の文字認識部の組み合わせ認識による文字認識システムにおいて、必要な認識辞書のみ個人字形パターン登録を行ない、辞書容量と認識処理時間の増大を防止しつつ、統合認識結果を改善する。 - 特許庁

The input of the combinational circuit 35 is set by an FF 34, and its operating result is selected by a selector 32 to be output to the outside of a semiconductor integrated circuit 31 via a scan path, to which an FF 33 is connected.例文帳に追加

ＦＦ３４より組み合わせ回路３５の入力を設定し、その動作結果をセレクタ３２により選択してＦＦ３３が繋がるスキャンパスを経て半導体集積回路３１の外部に出力する。 - 特許庁

The combinational metering apparatus 1 is provided with a metering hopper 5 for housing an object to be measured, a first opening and closing mechanism 50a, a second opening and closing mechanism 50b, a load cell 12, and a control unit 30.例文帳に追加

組合せ計量装置１は、計量物を収容する計量ホッパ５と、第１開閉機構５０ａと、第２開閉機構５０ｂと、ロードセル１２と、制御部３０とを備えている。 - 特許庁

A behavior predicting means 11 classifies and determines the behavior of the person in the dressing room R2 through the use of combinational patterns of the frequencies of the detection of the person and the order of the detection.例文帳に追加

行動予測手段１１は各人体検知センサ１ａ〜１ｉが人を検知した頻度と人を検知した順番との組合せパターンを用いて脱衣室Ｒ２内での人の行動を分類して判別する。 - 特許庁

A detector part 2 of the metal detector 1 is composed of a plurality antenna combinational bodies 7 which are constituted of the transmission antenna coils 5 for generating magnetic fields around the peripheries, and the receiving antenna coils 6 for acquiring the generated secondary magnetic fields.例文帳に追加

金属探知器１の検出部２を、周囲に磁界を発生させる送信アンテナコイル５及び発生した二次磁界を捕捉する受信アンテナコイル６から構成されるアンテナコイル組合せ体７を複数配設して構成する。 - 特許庁

In the case that there is a margin for the setup time in a flip-flop 13 in a succeeding stage, a clock signal CLK1 to be supplied to a flip-flop 12 in a preceding stage is delayed behind an output data signal DATA1 of a combinational logic circuit 21.例文帳に追加

後段のフリップフロップ１３でセットアップ時間に余裕があるとき、前段のフリップフロップ１２に供給するクロック信号ＣＬＫ１を組合せ論理回路２１の出力データ信号ＤＡＴＡ１よりも遅らせる。 - 特許庁

The semiconductor integrated circuit using a majority circuit includes: a plurality of first FFs (Flip Flops) connected to a combinational circuit; and a plurality of second FFs for receiving the same input signal as the first FFs to replicate the signal.例文帳に追加

多数決回路を使用した半導体集積回路が、組合せ回路に接続される複数の第１のＦＦ（Flip Flop）と、前記第１のＦＦと同じ入力信号を受け付けることで当該信号を複製する複数の第２のＦＦとを備える。 - 特許庁

To provide a combinational measuring device furnished with a booster hopper just below its measuring hopper for minimizing the quantity of objects to be discharged when an over-scale of the measuring hopper occurs.例文帳に追加

計量ホッパの真下にブースタホッパが設けられている組合せ計量装置において、計量ホッパのオーバースケールが発生したときに排出することになる物品の量を抑える。 - 特許庁

A load cell 15 is attached to the metering hopper 14, and the load cell 15 measures the weight of the granules in order to perform a combinational computing operation inside the metering hopper 14.例文帳に追加

計量ホッパ１４にはロードセル１５が取り付けられており、このロードセル１５は、計量ホッパ１４内の組合せ演算を行うために粉粒体の重量を計測する。 - 特許庁

On the other hand, accepting parts 21, 28 to which only the normal inside frame body 3 can be mounted is provided in the outside frame body 4 in accordance with the combinational parts 19, 27.例文帳に追加

一方、外側枠体４には、その組み合わせ部１９，２７に応じて、正規の内側枠体３のみを装着可能な受け部２１，２８が設けられている。 - 特許庁

To provide a combinational rolling bearing capable of stably maintaining an initial preload or a clearance in the axial direction over a long period, by restraining a secular change in a dimension of spacers.例文帳に追加

間座の寸法経年変化を抑制し、長期に渡って初期の予圧あるいは軸方向隙間を安定して維持することができる組み合わせ転がり軸受を提供する。 - 特許庁

To obtain the subject highly versatile material and its combinational material adaptable to various applications such as a protector to be fitted onto clothing through securing both flexibility and air permeability while retaining adequate shock absorbing ability.例文帳に追加

充分な衝撃緩衝性を保持しながら、可撓性および通気性を確保して、衣服に装着するプロテクターなどの多くの用途に適応できる、汎用性の高いシート状可撓素材およびその組合せ素材を提供する。 - 特許庁

The controller performs the combinational calculation on condition that the measuring storage sections of an abnormal measuring hopper where the variation of measuring hopper holding amount exceeds a predetermined threshold are not included in the combination.例文帳に追加

そして、制御装置は、計量ホッパ保持量変動量が所定の閾値を超えた計量ホッパである異常計量ホッパの計量収納部は組合せに参加させないことを条件として前記組合せ演算を行う。 - 特許庁

To provide an optical disk recording method to realize a combinational indication of a user's previous indication and a user's present indication, for example to determine a branch destination in accordance with several answer results of the user.例文帳に追加

ユーザの何回かの解答結果に従って分岐先を決める等、以前に行われたユーザの指示と現在のユーザの指示とを組み合わせた指示を実現することができる光ディスク記録方法を提供する。 - 特許庁

If the combinational balance performs an automatic feeder control (AFC), in an area corresponding to a liner feeder the vibration strength of which is varied by the control, its displayed color is displayed with variation (for example, in reverse) from a color for another area.例文帳に追加

組合せ秤が自動フィーダ制御（ＡＦＣ）を実行していれば、同制御により振動強度を変更したリニアフィーダに対応する領域では、その表示色が他の領域の色から変化（例えば反転）させて表示される。 - 特許庁

To avoid unnecessary power consumption by actively removing hazard occurrence even when an input signal to a combinational logic circuit composed of a multi-stage logic gate such a Galois field inverse element calculating circuit has an excessive transition.例文帳に追加

ガロア体逆元計算回路などの多段論理ゲートで構成される組合せ論理回路への入力信号に過渡的な遷移が発生する場合でも、ハザードの発生を能動的に除去し、無駄な電力消費を回避する。 - 特許庁