「DD」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The wiring resistance of V_DD wiring 40 from a pad 32 or that of GND wiring 42 from a pad 34 is configured to be minimum for a CMOS inverter 60 of the output stage whose drive current is maximum among CMOS inverters 50-62 provided at an inverter buffer circuit 30 of a semiconductor integrated circuit.例文帳に追加

インバータバッファ回路３０に設けられるＣＭＯＳインバータ５０〜６２のうち、駆動電流が最大である出力段のＣＭＯＳインバータ６０について、パッド３２からのＶ_ＤＤ配線４０の配線抵抗、又はパッド３４からのＧＮＤ配線４２の配線抵抗を最小に構成する。 - 特許庁

An error judgement part 20 judges the state of an error flag fe in data temporally precedent to the above one-bit digital signal D'R for reproduction sent from a buffer 16 to the decoder 17, e.g. a data sequence Dd for judgement which should be sent to the decoder 17 a prescribed time later.例文帳に追加

エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_R’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_d中のエラーフラグｆ_eの状態を判断する。 - 特許庁

For example, by a CAD tool, dummy wiring Da to Dd of the uppermost layer is provided at a plurality of cells Ia1, Ib1, Ia2, Ib2, and Ia3 for cell-based design being generated, on the basis of the algorithm of automatic arrangement wiring for short-circuiting over the entire cells Ia1, Ib1, Ia2, Ib2, and Ia3.例文帳に追加

たとえば、ＣＡＤツールによって、自動配置配線のアルゴリズムに則って発生される、セルベース設計のための複数のセルＩａ1 ，Ｉｂ1 ，Ｉａ2，Ｉｂ2 ，Ｉａ3 に、該セルＩａ1 ，Ｉｂ1 ，Ｉａ2 ，Ｉｂ2 ，Ｉａ3 のすべてにわたって短絡するように、最上層のダミー配線Ｄａ〜Ｄｄを配設する。 - 特許庁

Further, the temperature detecting voltage V_S is transmitted to a CPU 302 via an A/D converter 312 and the CPU 302 calculates out the substrate voltage V_DD making the on-resistance R_ON constant according to the table information (see Fig.8(c) and Fig.8(b)) stored in the control memory 304.例文帳に追加

そして、温度検出電圧Ｖ_ＳはＡ／Ｄコンバータ３１２を介してＣＰＵ３０２に伝達され、ＣＰＵ３０２は、制御メモリ３０４に格納されているテーブル情報（図８（ｃ）及び図８（ｂ）参照）により、オン抵抗Ｒ_ＯＮを一定にする基板電圧Ｖ_ＤＤを算出する。 - 特許庁

For example, even when the power supply voltage V_DD of the switching amplifier 6 is increased resulting in increasing the amplitude of a PWM amplifier signal S4, the increase of the amplitude is cancelled by the pulse width of the PWM amplifier signal S4 that is narrowed and the level (amplitude) of an output sound signal S5 is unchanged.例文帳に追加

たとえば、スイッチング増幅器６の電源電圧Ｖ_ＤＤが増加してＰＷＭ増幅信号Ｓ４の振幅が増加してもＰＷＭ増幅信号Ｓ４のパルス幅が狭くなることで相殺され、出力音声信号Ｓ５のレベル（振幅）が変化しない。 - 特許庁

A physical model M for simulating the hand and arm of an operator who grips the operation knob 12 of the door to perform an opening and closing operation in a virtual space by an articulated arm 13 is prepared, and door-side data Dd, body data Bd, muscle strength data Md 1 and the like are inputted thereto to execute a simulation operation.例文帳に追加

仮想空間においてドアの操作ノブ１２を掴んで開閉操作する操作者の手及び腕を多関節アーム１３により模擬する物理モデルＭを準備し、これにドア側データＤｄ、身体データＢｄ、筋力データＭｄ１等を入力して模擬演算を実行する。 - 特許庁

Pixel data PD of a bar code 2 read while divided into pixels are stored in a memory 15 and then supplied to a difference calculation part 17 together with shift data SD shifted by several pixels at a shift part 16 to calculate difference data DD.例文帳に追加

画素に分解して読み取られたバーコード２の画素データＰＤは、メモリ１５に記憶された後、シフト部１６で数画素分シフトされたシフトデータＳＤと共に差分算出部１７へ与えられ、差分データＤＤが算出される。 - 特許庁

The shift register is provided with TFTs 21 to 25, 31, 34, a gate electrode and a drain electrode of the TFT 34 are connected to a reference voltage input terminal DD. and a gate electrode of the TFT 23 is connected to a source electrode of the TFT 34.例文帳に追加

シフトレジスタはＴＦＴ２１〜２５、３１、３４を備え、ＴＦＴ３４はゲート電極とドレイン電極とが基準電圧入力端子ＤＤに接続され、ＴＦＴ２３のゲート電極はＴＦＴ３４のソース電極に接続されている。 - 特許庁

Light amount correction data Dd for each pixel read in advance into a head control substrate 54 from the serial EEPROM 58 of the line head 56 is encoded by an encoder 55 as data Dc combined with a gradation value, and is transferred to the line head 56.例文帳に追加

予めラインヘッド５６のシリアルＥＥＰＲＯＭ５８からヘッド制御基板５４に読みこまれた画素ごとの光量補正データＤｄも、階調値と合わせたデータＤｃとしてエンコーダ５５によりエンコードして、ラインヘッド５６に転送する。 - 特許庁

The node 21 is the input node of a gate driver comprising a PMOS transistor 26 and an NMOS transistor 27 shown in Fig. while being connected in series between a V_DD supply line 30 and a V_SS supply line 20.例文帳に追加

ノード２１は、ゲートドライバの入力ノードであり、該ゲートドライバは、Ｖ_ＤＤ供給線３０とＶ_ＳＳ供給線２０との間に直列に結合された状態で図示されているＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７とを含む。 - 特許庁

Then, in the case that the stereoscopic image is edited from a system controller 64, a data correction part 67b corrects one of the element position data DD, the display position data DL and the display attitude data DΦ corresponding to the editing contents.例文帳に追加

そして、データ修正部６７ｂは、システムコントローラ６４から立体画像の編集が行われた場合に、その編集内容に応じて要素位置データＤＤ、表示位置データＤＬ及び表示姿勢データＤΦのうちのいずれか１つを修正する。 - 特許庁

Since the processing to obtain the wavelet transformation data WS is completely in common between both the systems, the transformed coded data DD are equal to the coded data DJ by the JPEG 2k system and the coded data DW by the COMP system can be converted into the coded data DJ by the JPEG 2k system.例文帳に追加

両方式間では、ウェーブレット変換データＷＳを得るまでが完全に共通しているので、変換した符号化データＤＤは、JPEG2k方式による符号化データＤＪと等しく、COMP方式による符号化データＤＷをJPEG2k方式による符号化データＤＪに変換することができる。 - 特許庁

A series circuit consisting of a first commutating reactor La and first and second regenerating diodes Da, Db, and a series circuit consisting of a second commutating reactor Lb and third and fourth regenerating diodes Dc, Dd are connected between a pair of DC terminals 2a, 2b of the bridge circuits.例文帳に追加

ブリッジ回路の対の直流端子２ａ、２ｂ間に第１の転流用リアクトルＬa と第１及び第２の回生用ダイオードＤa 、Ｄb との直列回路と、第２の転流用リアクトルＬb と第３及び第４の回生用ダイオードＤc 、Ｄd との直列回路を接続する。 - 特許庁

A timing at which the timing circuit 23 turns on the transistors Q1 to Q3 is controlled so that potentials of all cathode rays other than cathode rays to be scanned are gently varied from a ground potential to a power source potential V_DD after the elapse of a reset period.例文帳に追加

リセット期間の経過後、走査対象の陰極線以外のすべての陰極線の電位を、接地電位から電源電位Ｖ_ＤＤへ緩やかに変化させるように、タイミング回路２３がトランジスタＱ１〜Ｑ３をオンするタイミングを制御する。 - 特許庁

This semiconductor device has a voltage drop circuit 11 dropping a power supply voltage V_DD and outputting an internal voltage V_INT, a nonvolatile memory 13 connected to the internal voltage V_INT, and a current consumption control circuit 14 having a switch transistor Q_N1 and a resistor R_3.例文帳に追加

半導体記憶装置は、電源電圧Ｖ_ＤＤを降圧して内部電圧Ｖ_ＩＮＴ を出力する降圧回路１１と、内部電圧Ｖ_ＩＮＴ と接続された不揮発性メモリ１３と、スイッチトランジスタＱ_Ｎ１及び抵抗器Ｒ_３ を有する消費電流制御回路１４とを備えている。 - 特許庁

The image forming device 11 includes a printing part 89 for performing printing processing with respect to paper carried from a paper carrying part and the double feeding detection sensor DD for determining whether or not double feeding occurs in a determination position T within the paper carrying part.例文帳に追加

画像形成装置１１には、用紙搬送部から搬送されてくる用紙に対して印刷処理を行う印刷部８９と、前記用紙搬送部内の判定位置Ｔにおいて重送が発生しているか否かを判定する重送検出センサＤＤとが含まれる。 - 特許庁

A voltage level converter 12 is controlled by a row control circuit 11 to output an accumulation voltage V_ccd which is supplied form a voltage drop circuit 13 and between the common source voltage V_dd and a ground potential GND to the gate electrode of an accumulating transistor M_ccd of the memory part 9.例文帳に追加

行コントロール回路１１に制御され、電圧レベル変換器１２は、電圧降下回路１３から供給された、共通電源電圧Ｖ_ｄｄと接地電位ＧＮＤの中間の蓄積電圧Ｖ_ｃｃｄをメモリー部９の蓄積トランジスタＭ_ｃｃｄのゲート電極に出力する。 - 特許庁

Further a table support 13 supporting a table 12 is rotatably pivoted in relation to the bed 1 by bearings 14, 15 and turned within the limit of a specified angle around the A-axis by a DD motor for the A-axis 16 mounted on the bed 1.例文帳に追加

更に、テーブル１２を支持するテーブル支持台１３は、軸受け１４、１５を介してベッド１に対して回転可能に枢支され、ベッド１に取り付けられたＡ軸用ＤＤモータ１６によりＡ軸回りに所定角度の範囲内で回転される。 - 特許庁

A part (part causing shorting), exposed by removing the surface of DD wiring 7 in a TiN film (barrier metal film) 6, is oxidized in an oxygen atmosphere of a low temperature not higher than 300°C, and is selectively changed into a TiO2 film 8 (insulating film).例文帳に追加

ＴｉＮ膜（バリアメタル膜）６のうち、ＤＤ配線７の表面を除去することで露出した部分（ショートの原因となる部分）を、３００℃以下の低温の酸素性雰囲気で酸化処理してＴｉＯ_2 膜８（絶縁膜）に選択的に変える。 - 特許庁

At this time, since a load is not constituted of one TFT but two TFTs 23, 31, the potential of a capacitor B can be raised approximately to the level of a signal supplied from a terminal DD, the TFT25 can surely be turned on.例文帳に追加

このとき、１つのＴＦＴではなく、２つのＴＦＴ２３、３１で負荷を構成していることにより、容量Ｂの電位を、ほぼ端子ＤＤからの供給された信号のレベルまで上昇させることができ、ＴＦＴ２５を確実にオンすることができる。 - 特許庁

To provide an advanced differential display method (advanced DD method) which enables the detection of almost all genes capable of being theoretically expressed and enables the convenient attainment of results reflecting the expression levels by the small number of operations with greater reproducibility and fidelity at a low cost.例文帳に追加

本発明は、理論上発現するほぼ全ての遺伝子を検出することができ、発現量を反映した結果を簡便で、操作数も少なく、より再現性・忠実性に優れ、かつ低コストの改良型デファレンシャルディスプレー法（改良ＤＤ法）を提供する。 - 特許庁

This circuit DD for preventing data inversion takes in data compression signals TDATA1-TDATA4 only in a period in which a main amplifier data output control signal MAEQiR is outputted at the time of on-chip compare-test, and prevents output errors of data inversion caused by coupling noise or the like.例文帳に追加

このデータ反転防止回路ＤＤは、オンチップコンペアテスト時において、メインアンプデータ出力制御信号ＭＡＥＱｉＲが出力されている期間のみ、データ圧縮信号ＴＤＡＴＡ１〜ＴＤＡＴＡ４を取り込み、カップリングノイズなどによるデータ反転の誤出力を防止する。 - 特許庁

An estimation bER calculator 114 calculates a value (estimated bER) for evaluating the quality of the reproduced signal by using an estimation of error probability obtained by referring to an F(0) transformation table 113 with a square (μ^2) of the average of the DD values and variance (σ^2).例文帳に追加

推定ｂＥＲ演算器１１４は、Ｆ（０）変換テーブル１１３を、ＤＤ値の平均値の２乗（μ^２）及び分散（σ^２）で引いて得られた誤り確率の推定値を用いて、再生信号品質を評価する値（推定ｂＥＲ）を算出する。 - 特許庁

At operation, by applying a voltage of 0 V to a gate of a transistor(TR) MP0 of the switching circuit 20 and applying a bias voltage VB the same as or slightly lower than the power supply voltage Vdd to the channel region can lower the threshold voltage of the TR MP0 and increase the current drive capability thereof.例文帳に追加

動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_B を印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。 - 特許庁

When a hook section 21 recognizes a description sentence DD indicative of a punctuation of a page during rasterization, a deformation instructing section 23 delivers a deformation instructing sentence MD determined based on the deformation information MI of the relevant page to a interpreting/developing section 22.例文帳に追加

このラスタライズ処理中にフック部２１がページの区切りを示す記述文ＤＤを認識した時は、変形命令部２３は該当ページの変形情報ＭＩに基づいて決定される変形命令処理文ＭＤを解釈展開部２２に出力する。 - 特許庁

When the control signal of the comparator 4 gives a relation of the voltage drop > the reference set voltage, a driving circuit power source 6 reduces its output voltage V_DD from an initial value V_DD0 according to the difference value until the voltage drop becomes equal to the reference set voltage.例文帳に追加

比較器４の制御信号が電圧ドロップ＞基準設定電圧の関係を与えるときには、その差分値に応じて、駆動回路用電源６は、電圧ドロップが基準設定電圧に等しくなるレベルにまで、その出力電圧Ｖ_ＤＤを初期値Ｖ_ＤＤ０から下げる。 - 特許庁

Further, a bore diameter Dc of the second thermoplastic component 12 at a connecting part of each inside spaces S1 and S2 at the first thermoplastic component 11 and the second thermoplastic component 12 respectively is set up to be larger than a bore diameter Dd of the first thermoplastic component 11 at the connecting part.例文帳に追加

さらに、第１熱可塑性部品１１及び第２熱可塑性部品１２の各内部空間Ｓ１，Ｓ２の接続部分における同第２熱可塑性部品１２の内径Ｄｃを、同接続部分における同第１熱可塑性部品１１の内径Ｄｄよりも大きく設定する。 - 特許庁

Light returning from the ray path 1 is received by a light receiver 17 and output signals therefrom are sampled by an A/D converter 18 at a sampling period equal to a fraction of the bit period of the code sequence before being converted into light receiving data Da-Dd.例文帳に追加

光線路１から戻ってくる光は受光器１７で受光され、その出力信号が、Ａ／Ｄ変換器１８によって前記符号列のビット周期の複数分の１のサンプリング周期でサンプリングされて受光データＤａ〜Ｄｄに変換される。 - 特許庁

(dd) The maximum sensitivity of a receiving equipment (which refers to the sensitivity at the central frequency (which refers to the peak power of said query signal at a point when the response ratio to the query signal reaches 70%; hereafter the same shall apply to this item and item (ix)); hereafter the same shall apply to this item and item (ix)) shall be minus 125 dB or less in reference to 1 Watt while receiving a query signal of 200 pulse pairs per second. 例文帳に追加

マ　受信装置の最大感度（中心周波数における感度（質問信号に対する応答率が七〇パーセントとなるときの当該質問信号の尖頭電力をいう。以下この号及び第九号において同じ。）をいう。以下この号及び第九号において同じ。）は、毎秒二〇〇パルス対の質問信号を受信しているときに、一ワットを基準としてマイナス一二五デシベル以下であること。 - 日本法令外国語訳データベースシステム

The exhaust gas duct Dd constituting an exhaust gas flow channel and an exhaust gas duct De for replacement are travelably constituted, and replaceable by traveling, so that replacement work performed while stopping operation of the facility can be easily performed in a short time, and the operation of the facility can be immediately restarted.例文帳に追加

排ガスの流路を構成する排ガスダクトＤｄと、交換用の排ガスダクトＤｅとを走行可能に構成すると共に、走行により交換可能とすることによって、設備の運転を停止して行う交換作業を容易として短時間で実施可能とし、設備の運転を直ちに再開するのを可能とする。 - 特許庁

The switching circuit 100 includes: a normally-off switching element 130 having a gate electrode, a source electrode being connected with the ground, and a drain electrode being connected with a power supply potential V_dd; and a normally-off FET 132 having a drain electrode and a source electrode being connected, respectively, with the gate electrode and the source electrode of the switching element 130, and a gate electrode.例文帳に追加

スイッチング回路１００は、ゲート電極、接地に接続されるソース電極、及び電源電位Ｖ_ｄｄに接続されるドレイン電極を有するノーマリーオフ型のスイッチング素子１３０と、スイッチング素子１３０のゲート電極及びソース電極に、それぞれ接続される、ドレイン電極及びソース電極、並びに、ゲート電極を有するノーマリーオン型ＦＥＴ１３２とを含む。 - 特許庁

A control circuit 4 has a series circuit consisting of resistance connected between the output of the analog regulator 3 and ground and a constant current source, compares a voltage lower than the output of the reference power VREF by the potential difference of resistance with the output of power VDD and controls a transistor T3 connected to the base of the transistor T2.例文帳に追加

制御回路４は、前記アナログレギュレータ３の出力と接地間に接続された抵抗と定電流源の直列回路を有し、前記基準電源Ｖ_REF 出力より前記抵抗の電位差だけ低い電圧と前記電源Ｖ_DD出力とを比較し、トランジスタＴ_2 のベースに接続されたトランジスタＴ_3 を制御する。 - 特許庁

Here the equivalent resistance value of current-voltage converter 11 is set so small a value so that the voltage drop in the case of flowing a maximum stationary power source current IDDq does not exceed an allowable voltage lowering width of the CMOS integrated circuit 2 and the power source current IDD converges sufficiently quicker than normal operation period.例文帳に追加

ここで、電流−電圧変換部１１の等価抵抗値は、最大の静止時電源電流Ｉ_DDq が流れた場合でも、その電圧降下が、ＣＭＯＳ集積回路２が許容する電圧低下幅を越えず、かつ、通常の動作周期よりも十分速く電源電流Ｉ_DDが収束するように、小さな値に設定されている。 - 特許庁

If a contents reproduction time necessary for reproduction of the contents data Dc (for example, time duration of a degree to be able to confirm by viewing or listening the contents) elapses, the control part 105 causes the reproduction part 103 to interrupt reproduction of the contents of the contents Dc, and causes the reproduction part 103 to reproduce digital imaging data Dd from a pre processing part 101.例文帳に追加

コンテンツデータＤｃを再生するために必要なコンテンツ再生時間（例えば、コンテンツを視認または聴認できる程度の時間）が経過すると、制御部１０５は、再生部１０３にコンテンツデータＤｃの再生を中断させて、再生部１０３に前処理部１０１からのデジタル撮像データＤｄを再生させる。 - 特許庁

A dummy data generating function section 122, provided in the data transfer unit 101 outputs dummy data Dd to a data processing section 131, in place of input data subjected to time-out, when any of 1st, 2nd, 3rd input data Din1, Din2, Din3 is not given to a data input function section 127, within a prescribed time.例文帳に追加

データ転送装置１０１が備えるダミーデータ生成機能部１２２は，第１，２，３入力データＤｉｎ１，Ｄｉｎ２，Ｄｉｎ３のいずれかが所定の時間以内にデータ入力機能部１２７に入力されなかった場合に，そのタイムアウトした入力データに代わるダミーデータＤｄをデータ処理部１３１に対して出力する。 - 特許庁

A timer 27 is actuated in response to an ignition switch ON signal So, the starting current value data DD is selected in an output selection part 26 in a predetermined period since the ignition is turned ON, and the solenoid driving current IS large in level is supplied to the solenoid valve 7B from a driving part 28, whereby the valve element 226 of the solenoid valve 7B can be smoothly operated.例文帳に追加

イグニッションスイッチオン信号Ｓｏに応答してタイマ２７が作動し、イグニッションオンから所定期間だけは起動電流値データＤＤが出力選択部２６において選択され、駆動部２８からレベルの大きいソレノイド駆動電流ＩＳが電磁弁７Ｂに与えられ、電磁弁７Ｂの弁体２２６の動きを円滑にさせることができる。 - 特許庁

Then, one electrode of the detection switch 9 is connected to one output line out of the two output lines to which the high-voltage pulse is not applied, the other electrode is connected to a detection line for a bulb detection circuit 10, and whether or not a lamp is installed is determined by the relationship between the voltage of the detection line and a reference detecting voltage VDD.例文帳に追加

そして、検出スイッチ９の一方の電極を２本の出力線の内の上記高電圧パルスが印加されない方の出力線と接続し、他方の電極をバルブ検出回路１０への検出線と接続し、該検出線の電圧と基準の検出用電圧Ｖ_DDとの関係からランプ装着の有無を判別する。 - 特許庁

The substrate voltage generating circuit 10 is equipped with a variable resistor 11 composed of selection switches 13 and resistors 14a to 14e which are arranged in parallel, and a load resistor 12 connected to the variable resistor 11 in series between a power supply potential Vdd and a grounding potential, where a substrate voltage Vsub is obtained through a contact point between the variable resistor 11 and the load resistor 12.例文帳に追加

基板電圧発生回路１０は、選択スイッチ１３と抵抗体１４ａ〜１４ｅが複数個並列に配置されてなる可変抵抗体１１と、電源電位Ｖ_ddと接地電位との間に可変抵抗体１１と直列に接続された負荷抵抗体１２とを有し、可変抵抗体１１と負荷抵抗体１２との接点から基板電圧Ｖ_subを得る。 - 特許庁

Based on teaching-based instructions, manual operations, a control program providing the operation contents of the robot drive unit 11, etc., operations including a move path of the robot drive unit 11 are simulated with respect to reference robot data in the robot 10 and are sequentially converted into drawing data Dd.例文帳に追加

そして、ティーチングによる指示や手動の操作、又はロボット駆動部１１の動作内容が規定された制御プログラム等に基づいて当該ロボット駆動部１１の移動経路を含む動作を、同ロボット１０内でロボットデータを基準にシミュレーションしつつこれを線画データＤｄに逐次変換する。 - 特許庁

When instantaneous power interruption and the like are caused in power source voltage VDD and drop voltage power source voltage Vcc is made lower than comparison reference voltage VLR, a low level signal is outputted from a differential amplifier AP3, a transistor TP7 is turned on, a transistor TP8 is turned off, a first drop voltage circuit 19 generates drop voltage power source voltage VDL from drop voltage power source voltage VCL.例文帳に追加

電源電圧Ｖ_DDに瞬間停電などが発生し、降圧電源電圧Ｖ_CLが比較基準電圧Ｖ_LRよりも低くなると、差動アンプＡＰ３からローレベル信号が出力され、トランジスタＴＰ７がＯＮ、トランジスタＴＰ８がＯＦＦとなり、第１降圧電圧回路１９は降圧電源電圧Ｖ_CLから降圧電源電圧Ｖ_DLを生成する。 - 特許庁

A target rotation speed value of a photoreceptor drum 100 is corrected so that a peripheral speed of the photoreceptor drum 100 is slightly higher than the peripheral speed of an intermediate transfer belt 101, and a torque command value for driving a motor 120 that rotates the photoreceptor drum 100 and a torque command for driving a motor 130 that rotates the intermediate transfer belt 101 fall within predetermined variation ranges DD, BB, respectively.例文帳に追加

感光ドラム１００の周速度が中間転写ベルト１０１の周速度よりも少し大きく、感光ドラム１００を回転させるモータ１２０を駆動するためのトルク指令値及び中間転写ベルト１０１を回転させるモータ１３０を駆動するためのトルク指令値をそれぞれ所定の変動幅ＤＤ，ＢＢの範囲内となるように、感光ドラム１００の回転速度目標値を補正する。 - 特許庁

A data waveform transmitting device is provided with a first circuit board RS, provided with a resonance power circuit and a resonance voltage output terminal and a plurality of second circuit boards DD provided with a drive circuit for driving a display panel and a resonance voltage input terminal, and performs press-contacting of the resonance voltage output terminal of the first circuit board RS and the resonance voltage input terminals of the second circuit boards for connecting them.例文帳に追加

共振電源回路および共振電圧出力端子を備えた第１の回路基板ＲＳと、ディスプレイパネルを駆動する駆動回路および共振電圧入力端子を備えた複数の第２の回路基板ＤＤとを備え、第１の回路基板ＲＳの共振電圧出力端子と第２の回路基板の共振電圧入力端子とを圧接させ接続させたことを特徴とするデータ波形伝送装置とした。 - 特許庁

A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB.例文帳に追加

アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。 - 特許庁

An amplifying circuit has a switching transistor Q10 connected to an interval between an inputting signal path L and a power supply voltage V_DD, a control terminal T3 to which a voltage controlling on/off of the switching transistor Q10 is applied, control means Q16 and Q17 controlling one of output transistors according to a voltage of the inputting signal path.例文帳に追加

本発明の増幅回路は、入力信号路Ｌと電源電圧Ｖ_ＤＤとの間に接続されたスイッチングトランジスタＱ１０と、スイッチングトランジスタＱ１０のオン／オフを制御する電圧が印加される制御端子Ｔ３と、入力信号路の電圧に応じて出力トランジスタのうち一方のトランジスタを制御する制御手段Ｑ１６、Ｑ１７とを有する。 - 特許庁

A subtracting circuit 34 performs subtraction between a voltage, according to a power voltage V_dd generated by a power circuit 20 and the voltage between the drain and the source of a transistor M4 for comparison, and a comparator circuit 36 performs comparison between the voltage that shows indicates result and the voltage V--, according to the source voltage of the main transistor M5.例文帳に追加

電源回路２０により生成された電源電圧Ｖ_ｄｄに応じた電圧と比較用トランジスタＭ４のドレイン・ソース間電圧との減算を減算回路３４により行い、この結果を示す電圧Ｖと、メイントランジスタＭ５のソース電圧に応じた電圧Ｖ−−との比較を比較回路３６によって行う。 - 特許庁