「Decoder」に関連した英語例文の一覧と使い方(119ページ目) - Weblio英語例文検索

The output buffers 17a and 17b have different drive capabilities, and an output changeover register 22 and a decoder 24 select either of them in advance, in matching with the load capacity of an external circuit connected to the input/output terminal 18.例文帳に追加

出力バッファ１７ａ，１７ｂは異なる駆動能力を有し、入出力端子１８に接続される外部回路の負荷容量に合わせて、予め出力切替レジスタ２２及びデコーダ２４によって一方が選択されるようになっている。 - 特許庁

To provide a viterbi decoder which keeps good reproduction performance even when unevenness of recording power and shapes of record marks caused by a medium characteristic and non-linear distortion of a reproduction waveform caused by a reproduction characteristic are caused when record data recoded in a recording medium is reproduced using viterbi algorithm.例文帳に追加

従来は、ビタビアルゴリズムを用いて記録媒体に記録された被記録データの再生を行う際、媒体特性に起因する記録マーク形状の不揃いや、再生波形の非線形歪みが生じた場合、良好な再生性能を維持できない。 - 特許庁

Thus, the power supply set-up can be executed at high speed for the address decoder/write current driver 31 of low-speed power supply set-up and to the data I/O system circuit 33, then the set-up can be executed at high speed as the whole circuit block.例文帳に追加

これにより、電源セットアップ速度の遅いアドレスデコーダ・書込電流ドライバ３１およびデータＩ／Ｏ系回路３３に対して電源セットアップを高速に実行することができ、回路ブロック全体としてセットアップを高速に実行することができる。 - 特許庁

Thus, a display time of the B picture is a time equivalent to 3 fields, data remaining in an input buffer memory at a decoder just before decoding the I picture are increased so as to increase a generated code quantity of a noted I picture.例文帳に追加

これにより、Ｂピクチャの表示時間が３フィールドに相当する時間となり、Ｉピクチャの復号化直前でのデコーダ側入力バッファメモリに残留するデータが増大し、注目するＩピクチャでの発生符号量を多く取ることが可能となる。 - 特許庁

To provide an audio-visual system and decoder in which, in a case where a plurality of output routes are present and synchronization processing becomes required in accordance with a combination of the plurality of output routes, a processing burden caused by delay control for the synchronization processing is reduced.例文帳に追加

出力経路が複数存在し、複数の出力経路の組み合わせにより同期処理が必要となった場合に、同期処理のための遅延制御による処理負担を軽減するオーディオ−ビジュアルシステム及びデコーダを提供する。 - 特許庁

One of the 2nd decoders 41 to 44 shifting the bit positions of data to be decoded one by one is selected in accordance with the data length L1 of the 1st encoded data, and the data length L2 of the 2nd encoded data is calculated in accordance with decoded data RS2 decoded by the selected 2nd decoder.例文帳に追加

１つ目の符号化データのデータ長Ｌ１によって、復号化するデータ位置が１ビットづつずれた複数の第２の復号部の中から１つが選択され、その復号化データＲＳ２に応じて、２つ目の符号化データ長Ｌ２が算出される。 - 特許庁

A control signal decoder 282 receives control information of the RAM 26 transmitted through a system bus 34 to generate a control signal for controlling the RAM 26, and output the generated control signal to a power-saving transition control device 40.例文帳に追加

制御信号デコーダ２８２は、システムバス３４を介して送信されるＲＡＭ２６の制御情報を受け入れ、ＲＡＭ２６を制御する制御信号を生成し、生成した制御信号を省電力移行制御装置４０に出力する。 - 特許庁

A slave filter 52 includes a Gm amplifier and a capacitance circuit similarly to the case with the master filter 51, sets a Gm value setting current I to its own Gm amplifier and sets a capacitance value setting signal S2 calculated by a decoder circuit 53 to its own capacitance circuit.例文帳に追加

スレーブフィルタ５２は、マスターフィルタ５１と同様に、Ｇｍアンプ容量回路とを含み、上記のＧｍ値設定電流Ｉを自己のＧｍアンプに設定し、デコーダ回路５３で算出された容量値設定信号Ｓ２を自己の容量回路に設定する。 - 特許庁

A row decoder 20 applies a first negative voltage to a selection word line whose data is to be erased, and applies a second positive voltage to a non-selection word line whose data is not to be erased, in a state of applying an erasure voltage to a semiconductor region when performing erasure.例文帳に追加

ロウデコーダ２０は、消去動作時に、半導体領域に消去電圧を印加した状態で、データが消去される選択ワード線に負の第１の電圧を印加し、データが消去されない非選択ワード線に正の第２の電圧を印加する。 - 特許庁

Whether or not the DMA transferred address inside an address buffer 12 is the rearrangement address is judged in a high-order address decoder 13, and when it is the rearrangement address, the conversion table 14 is referred to and the actual address of the register made to correspond to the address is outputted.例文帳に追加

ＤＭＡ転送されたアドレスバッファ１２内のアドレスが、再配置アドレスか否かを上位アドレスデコーダ１３で判断し、再配置アドレスであれば、変換テーブル１４を参照して当該アドレスに対応付けられているレジスタの実アドレスを出力する。 - 特許庁

And a decoder 210 to convert the XML document to be processed into a code system to be used by this application uncompresses the XML document 120 based on description of the encoding declaration of the XML header in an XML purser 200.例文帳に追加

そして、ＸＭＬパーサ２００において、処理対象であるＸＭＬ文書を、このアプリケーションが用いるコード体系に変換するデコーダ２１０が、ＸＭＬヘッダのエンコーディング宣言の記述に基づいて、このＸＭＬ文書１２０を解凍する。 - 特許庁

To provide a video apparatus equipped with a digital decoder and an On-Screen Display(OSD) circuit having a memory architecture with a reduced memory size, and to provide a process for controlling the memory architecture according to an operation mode of the video apparatus.例文帳に追加

本発明の課題は、デコーダ回路とメモリサイズが低減されたメモリアーキテクチャを有するＯＳＤ回路とを備えたビデオ装置を提供すること、ならびに、ビデオ装置の操作モードに従ってこのメモリアーキテクチャを制御するプロセスを提供することである。 - 特許庁

A golf club head (10) is provided with: a body (16); at least one element (18) attached to the body; encoded information (12) displayed at least on the one element; and a decoder (14) for interpreting the information.例文帳に追加

ゴルフクラブヘッド（１０）であって、ボディ（１６）と；このボディに対して付設される少なくとも１つのエレメント（１８）と；少なくとも１つのエレメント上に表示された、コード化された情報（１２）と；情報を解読するためのデコーダ（１４）と；を具備している。 - 特許庁

The receiving terminal 3 has a demodulation part 7 and a decoder 9, is stored in a chassis 13 having a radio wave cutoff function for absorbing radio wave and the tuner part 4 is arranged near an antenna element part 1 via a coaxial cable 2 of a UHF band.例文帳に追加

受信端末装置３は復調部７とデコーダ９を有し、電波を吸収する電波遮断機能を有する筐体１３内に格納され、チューナ部４はＵＨＦ帯の同軸ケーブル２を介してアンテナ素子部１の近傍に配置される。 - 特許庁

In addition, the scaling code is decoded via a scaling decoder 270 of the second terminal by attaching the scaling code to the video signal in a predetermined format, and a second terminal quantization table belonging to a second terminal scaling circuit 240 is scaled.例文帳に追加

また、スケーリング符号を所定のフォーマットで映像信号に付与することにより、このスケーリング符号を第２端末のスケーリングデコーダ２７０を経由して復号化し、第２端末スケーリング回路２４０が有する第２端末量子化テーブルをスケーリングする。 - 特許庁

A CPU 4 detects the identification code of the specific broadcasting station which broadcasts the traffic information data from RDS data received by an antenna 1 and an RM multiplex tuner 2 and demodulated by an RDS decoder 3, and stores the identification code in a memory 5.例文帳に追加

ＣＰＵ４は、アンテナ１およびＲＭ多重チューナ２によって受信され、ＲＤＳデコーダ３によって復調されたＲＤＳデータから交通情報データを放送している特定放送局の識別コードを検出してメモリ５に記憶しておく。 - 特許庁

A decoder 321 reads the position relating information attached to the header part of the multimedia file and regulates the spatial positional relation of each visible track by each unchanged period on the basis of the read position relating information to display the presentation.例文帳に追加

デコーダ３２１側では、マルチメディアファイルのヘッダ部分に付加された位置関係情報を読み出し、該読み出した位置関係情報に基づいて不変期間毎に各可視トラックの空間的位置関係を調節して当該プレゼンテーションの表示を行う。 - 特許庁

To provide a method of storing a stream for digital broadcast mainly directed to facilitating connection to MPEG 2 decoder when a stream is stored in a receiver for digital broadcast and to perform retrieval of required information quickly when a trick play is performed.例文帳に追加

デジタル放送用受信機にストリームを蓄積する際、ＭＰＥＧ２デコーダとの接続を容易にし、トリックプレイを行う際、必要な情報の検索を高速に行うことを主目的とした、デジタル放送用ストリームの蓄積方法を提供する。 - 特許庁

A data processing apparatus includes a data engine 6 having an instruction decoder 18 for generating one or more control signals 24 to control a processing circuit 20 to perform data processing operation designated by a decoded program instruction.例文帳に追加

データ処理装置は、デコードされたプログラム命令によって指定されるデータ処理動作を行うように処理回路２０を制御するために、１つ又は複数の制御信号２４を生成するための命令デコーダ１８を有する、データ・エンジン６を含む。 - 特許庁

After the packet buffer receives a packet, the FEC decoder reads the packet and performs XOR arithmetic operation on the packet, as part of FEC processing, without waiting for reception of an entire frame (or any arbitrary subsequent packet of the frame, actually).例文帳に追加

パケット・バッファがパケットを受信した後に、ＦＥＣデコーダは、このパケットを読み取り、ＦＥＣ処理の一部として、フレーム全体（または、実際にはフレームの任意の後続パケット）を受信するのを待つことなく、このパケットに対してＸＯＲ演算を実行する。 - 特許庁

To recognize a group of multi-viewpoint images constituting stereoscopic vision images even if encoded data are decoded from the middle at a decoder, when multiplexing and encoding the multi-viewpoint images constituting the stereoscopic vision images.例文帳に追加

立体視画像を構成する多視点の画像を多重化して符号化する場合に、復号装置において符号化データを途中から復号する場合であっても立体視画像を構成する多視点の画像の組を認識することができるようにする。 - 特許庁

In a sampling-rate-converter, the sampling frequency of the audio data of the base band supplied from a decoder is matched with the rate of a second audio master clock generated from the frequency signals of an exclusive crystal oscillator provided near a second transmitter.例文帳に追加

サンプリング・レート・コンバータにて、デコーダより供給されたベースバンドのオーディオデータのサンプリング周波数を、第２のトランスミッタの近傍に設けられた専用の水晶発振器の周波数信号から生成された第２のオーディオ用のマスタークロックのレートに合わせる。 - 特許庁

A decoder device receives the first version of the first portion of the multimedia data that has been inter-coded and the second version of the first portion of the multimedia data that has been intra-coded, and selectively decodes the received first and second versions.例文帳に追加

復号器装置は、インター符号化された、マルチメディアデータの第１の部分の第１のバージョンを受信し、イントラ符号化された、マルチメディアデータの第１の部分の第２のバージョンを受信して、第１および第２の受信されたバージョンを選択的に復号する。 - 特許庁

An interleaver 50 in a decoder is provided with a storage circuit 53 for storing data, and an address generating circuit 52 for generating address data for writing data in this storage circuit 53 and address data for reading data from the storage circuit 53.例文帳に追加

復号装置におけるインターリーバ５０は、データを記憶する記憶回路５３の他に、この記憶回路５３に対するデータの書き込み用のアドレスデータと、記憶回路５３からのデータの読み出し用のアドレスデータとを発生するアドレス発生回路５２を備える。 - 特許庁

If a decoder 20 selects one of the sensor cells 11 supplied with calibration signals CAL from the calibration signal line CL, a calibrating motion is conducted consisting of adjustment of the sensitivity of each sensor circuit 2 using a calibration circuit 3.例文帳に追加

各センサセル１１では、キャリブレーション信号線ＣＬからキャリブレーション信号ＣＡＬが供給されておりかつデコーダ２０により選択された場合に、キャリブレーション回路３を用いてセンサ回路２の検出感度を調整するキャリブレーション動作を行う。 - 特許庁

A digital processing circuit 11 and a latch circuit 12 are formed on a single semiconductor substrate by being integrated with a CD-ROM decoder 19 composed of an input interface circuit 13, an error correcting/detecting circuit 14 and an output interface circuit 15.例文帳に追加

デジタル処理回路１１及びラッチ回路１２を、入力インタフェース回路１３、誤り訂正／検出回路１４及び出力インタフェース回路１５からなるＣＤ−ＲＯＭデコーダ１９と共に単一の半導体基板上に集積化して形成する。 - 特許庁

The initializing method is applied to a digital decoder including a tuner that is capable of continuously receiving data on several frequencies and carrying a data transmission stream containing the scheduled event table wherein frequencies are transmitted by a service provider.例文帳に追加

いくつかの周波数上で連続してデータを受信できるチューナーであって、各周波数がサービスプロバイダによって送信される予定イベントテーブルを含むデータ伝送ストリームを運ぶことができるチューナーを有するデジタルデコーダに初期化方法が適用される。 - 特許庁

A decoder 6 can recognize an incremented PAT version number by +1 between the dummy TS packet and the TS after the switching, retake new PSI information from the TS after the switching and normally reproduce the TS after the switching.例文帳に追加

デコーダ６は、ダミーＴＳパケットと切替後ＴＳの間でのＰＡＴバージョンナンバーの＋１のインクリメントを認識することができ、切替後ＴＳから新しいＰＳＩ情報を取り直し切替後ＴＳを正常に再生することができる。 - 特許庁

The A/D converter of this invention is provided with a plurality of comparators 1 each comparing an analog input voltage Vin with a reference voltage and a digital decoder 2 that generates a digital signal in response to the analog input voltage Vin based on an output of each comparator 1.例文帳に追加

本発明のＡ／Ｄ変換器は、アナログ入力電圧Ｖ_inを基準電圧と比較する複数のコンパレータ１と、各コンパレータ１の出力に基づいてアナログ入力電圧Ｖ_inに応じたデジタル信号を生成するデジタル・デコーダ２とを備えている。 - 特許庁

The semiconductor memory has a memory array constituted of two or more piled-up middle memory column units MM constituted of a column unit M group consisting of two or more adjoining column units, and units of Y decoder means K connected to this column unit M group.例文帳に追加

半導体メモリ装置は、隣接する複数のコラム単位から成るコラム単位Ｍ群と、このコラム単位Ｍ群に接続するＹデコーダ手段Ｋの単位とで構成する中メモリコラム単位ＭＭが複数積み重なって構成するメモリアレイを有する。 - 特許庁

To provide an image decoder for reducing deterioration in the image quality of a reproduction image, by adding a correction value corresponding to the number of aborted bits for each quantization conversion coefficient, where the number of aborted bits differs, in post quantization.例文帳に追加

ポスト量子化において、破棄されたビット数が異なる量子化変換係数のそれぞれについて、破棄されたビット数に対応する補正値を加算することにより、再生画像の画質の低下を低減させる画像復号装置を提供すること。 - 特許庁

When a BML browser 103 of the receiving terminal 30 receives the BML data of the broadcast wave 41 received by a data receiving part 101 is accepted, it extracts the temporary information from the BML data and outputs the temporary information to a subtitles decoder 104.例文帳に追加

受信端末３０のＢＭＬブラウザ１０３は、データ受信部１０１が受信した放送波４１のＢＭＬデータを受け付けると、そのＢＭＬデータから一時情報を抽出し、その一時情報を字幕デコーダ１０４に出力する。 - 特許庁

In this method and system, the pixel prediction mode to be used for video coding or a coding process is estimated, a pixel prediction mode between a video coder and decoder is communicated, and an order is set for a pixel intra-prediction mode.例文帳に追加

本発明の実施形態は、ビデオ符号化もしくは符号化プロセスに使用される画素予測モードを推定し、ビデオ符号器及び復号器の間の画素予測モードを通信し、画素イントラ予測モードの順序付けをするための方法とシステムに関する。 - 特許庁

Then, when the column pre-decoder circuit 320 fetches a column address signal, the circuit 320 holds a signal state in which a signal is outputted hitherto, and deactivates the signal group for the prescribed period based on this signal state and the pulse signal.例文帳に追加

ここで、列プリデコーダ回路３２０は、列アドレス信号を取り込むに際し、それまで出力していた信号状態を保持し、この信号状態および前記パルス信号に基づき所定の期間にわたって前記信号群を非活性化する。 - 特許庁

One program is selected from among the plural programs by performing logical operation between the noticing information and the information of interest outputted from each of the information decoder 3 and control information to output the program is outputted by a selection logic circuit 4.例文帳に追加

選択論理回路４では、注目情報と各情報デコーダ３から出力された注目情報とを論理演算して、複数番組から一つの番組を選択し、この番組を出力させるための制御情報を出力する。 - 特許庁

The circuits and processing techniques of various original supporting sub-systems for operating a system including memory address specification, data conversion using a common processing block, time synchronization, asynchronous buffering, the storage of video information and a parallel Huffman decoder, etc., are presented.例文帳に追加

メモリアドレス指定、共通処理ブロックを用いたデータ変換、時間同期、非同期バッファリング、ビデオ情報の記憶、並列ハフマンデコーダ、等を含むシステムを実動化するために種々の独特が支援サブ・システムの回路及び処理技術が開示されている。 - 特許庁

During reproducing in a forward direction, MPEG video encoder 6 re-encodes the entire reproduced image data rows equivalent to 1 GOP inputted from MPEG video decoder 5 into I picture in parallel with a processing in a displaying circuit 9 for overwriting on storage area 4a thereof.例文帳に追加

順方向再生時、ＭＰＥＧビデオエンコーダ６は、表示回路９での処理と並行して、ＭＰＥＧビデオデコーダ５から入力された１ＧＯＰぶんの再生画像データ列を全てＩピクチャに再符号化し、その記憶領域４ａに上書きしておく。 - 特許庁

In the method, data are recorded by over-sampling, and the entire reproduced multilevel data are decoded by decoding blocks in the data by a decoder 14 in the order of relative luminance levels of pixels in the blocks of the reproduced data.例文帳に追加

その際、データをオーバーサンプリングで記録しておき、デコーダ１４により再生されたデータのブロック内の画素の相対的な輝度レベルの順序によって当該ブロックのデコードを行うことにより前記再生された多値データ全体のデコードを行う。 - 特許庁

A first switch and a second switch are controlled by means of a decoder, a control logic and each level shifter to combine the waveform parts PS1-PS7 constituting the first driving signal COM1 and the second driving signal COM2 before being fed to a piezoelectric oscillator.例文帳に追加

そして、デコーダ、制御ロジック、及び、各レベルシフタにより、第１スイッチと第２スイッチを制御し、第１駆動信号ＣＯＭ１と第２駆動信号ＣＯＭ２を構成する波形部ＰＳ１〜ＰＳ７を組み合わせて圧電振動子に供給する。 - 特許庁

Each element decoder applies the element decoding to each division signal, the interleave / de-interleave sections alternately apply interleaving / de-interleaving to a plurality of the element decoding results in a lump and the repetition of the processes above performs the turbo decoding.例文帳に追加

各要素復号器は各分割信号に要素復号を施し、インタリーブ／デインタリーブ部は複数個の要素復号結果に対してまとめてインタリーブ、デインタリーブを交互に施し、これら動作を所定回数、繰り返すことによりターボ復号を行う。 - 特許庁

When the frequency distribution of transform coefficients is estimated, the decoder 2 calculates an approximation function (exponential function) of distribution data by removing the distribution data (σ value) of transform coefficients corresponding to low frequency components (other than DC component).例文帳に追加

復号化装置２は、変換係数の頻度分布を推定する場合に、低周波成分（ＤＣ成分以外の低周波成分）に相当する変換係数の分布データ（σ値）を除去して、分布データの近似関数（指数関数）を算出する。 - 特許庁

An orthogonal transformation circuit 32, a quantization circuit 36, an encoding circuit 38 and a digital watermark decoder 40 are integrated in order to make impossible an external access to a digital watermark decode and a signal compression circuit block 3 acting as the encoding circuit.例文帳に追加

符号化回路としての電子透かしデコードおよび信号圧縮回路ブロック３は外部からのアクセスを不可能にするため、直交変換回路３２、量子化回路３６、符号化回路３８および電子透かしデコーダ４０を一体構成している。 - 特許庁

The mode decoder 12 executes a decoding operation when the timing signal is output if an external enable signal via an enable terminal 14 is active, and outputs a mode signal corresponding to a normal operation mode if the enable signal is inactive.例文帳に追加

モードデコーダ１２は、イネーブル端子１４を介して外部より与えられるイネーブル信号がアクティブであればタイミング信号が出力されるとデコード動作を実行し、イネーブル信号がインアクティブであれば通常動作モードに対応するモード信号を出力する。 - 特許庁

An operational amplifier 137 provided in the decoder circuit 133 has four input differential pairs and outputs voltage for interpolating two kinds of voltage VD1 and VD2 at different voltage levels by performing calculation by inputting VD1 and VD2.例文帳に追加

デコーダ回路１３３が有するオペアンプ１３７は、４つの入力差動対を有し、電圧レベルの異なる２つの電圧ＶＤ１及びＶＤ２を入力して演算を行うことにより、ＶＤ１及びＶＤ２を補間する電圧を出力可能である。 - 特許庁

It converts the data into binary signals matching the pulse wave shape at the decoder 40, and further converts these binary signals into serial signals using small width pulses at the converter 50 to output from the output circuit 60 to the light source drive 90.例文帳に追加

これをデコーダ部４０で各パルス波形に対応するパラレルな２値信号に変換し、この２値信号をパラレル／シリアル（Ｐ／Ｓ）変換回路５０で微小幅パルスを用いてシリアルに変換し、出力回路６０から光源駆動部９０に出力する。 - 特許庁