「Memory Block」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

A shared global address bus allows memory blocks to broadcast address information to each other, and allows unused address inputs to be reused for broadcasting information such as block selection information or shared column information.例文帳に追加

共通グローバルアドレスバスにより、メモリブロックがアドレス情報を互いに送信することができ、使用されないアドレス入力を、ブロック選択情報又は共通の列情報等の情報を送信するために再び用いることができる。 - 特許庁

A data transfer circuit block 31 reads out printing data from a memory (RAM) 13 under the control of a CPU 11 and supplies the same to a normal/reverse circuit 33 as well as supplies a transfer clock to a printing data receiving and outputting circuit 34.例文帳に追加

データ転送回路ブロック３１は、ＣＰＵ１１の制御下、メモリ（ＲＡＭ）１３から印刷データを読み出し、正／反転回路３３に供給するとともに、転送クロックを印刷データ受信・出力回路３４に供給する。 - 特許庁

An activating circuit 21 activates each associative memory word block in accordance with a specified pattern when specification information for specifying the prescribed pattern from a plurality of pattern information stored in the storing circuit 23 is inputted.例文帳に追加

活性化回路２１は、格納回路２３に格納されている複数のパターンの情報から所定のパターンを指定するための指定情報が入力された場合には、指定されたパターンに応じて各連想メモリワードブロックを活性化する。 - 特許庁

Sub-row decoders 90 are provided corresponding to the memory block 80 and have four sub-word lines PDCXZ1-4 extending along a X direction respectively, and select one out of four sub word lines PDCXZ1-4.例文帳に追加

サブローデコーダ９０は、メモリブロック８０に対応して設けられ、それぞれＸ方向に沿って延びる４本のサブワード選択信号線ＰＤＣＸＺ１〜４を有して、４本のサブワード線ＰＤＣＸＺ１〜４の１本を選択する。 - 特許庁

To decompress compressed image data and convert resolution of the decompressed image data to a desired image data size by using a memory having capacity smaller than the size of the decompressed image data while suppressing block noise.例文帳に追加

圧縮された画像データの伸張および伸張した画像データの所望の画像データサイズへの解像度変換を、ブロックノイズの発生を抑制しつつ、伸張した画像データのサイズよりも少ない容量のメモリを使用して実行する。 - 特許庁

To provide a flash memory having plural cores being assembly of a block being a unit of data erasion, and in which data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

During processing of the first decoding processing by the decoding part, a decoding table creating part stores in a decoding table memory the bit position of encoded data of the (P×n+1)th ((n) is an integer of ≥1) pixel block in the horizontal direction and a DC prediction value.例文帳に追加

復号テーブル作成部は、復号部の第１復号処理ステージの処理中、水平方向Ｐ×ｎ＋１（ｎは１以上の整数）個目の画素ブロックの符号化データのビット位置とＤＣ予測値を復号テーブルメモリに格納する。 - 特許庁

The method further includes the steps of specifying, based on synthesis image data to be synthesized, an address in the memory in which the color data of the first to fourth colors of the block as a synthesis processing target are held, and rewriting each data based on color data in the synthesis image data.例文帳に追加

合成する合成画像データに基づいて、合成処理対象となるブロックの第１〜４色の色データとが保持されているメモリにおけるアドレスを特定し、各データを、合成画像データの色データに基づいて書き換える。 - 特許庁

A communication processing system comprises transmission means for transmitting data which is subject to error correction processing in data block units after dividing the data into data symbols, and reception means for receiving the data symbols, holding them in cache memory and reconstructing the data.例文帳に追加

通信処理システムは、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信する送信手段と、データシンボルを受信してキャッシュメモリに保持しデータを再構成する受信手段とを備える。 - 特許庁

When the block discriminating signal /BD is asserted, each sub-address discriminating part 133-0 to 133-n performs operation discriminating whether inputted address signals A0Y-AnY indicate a defective part in a memory cell array or not.例文帳に追加

ブロック判定信号／ＢＤがアサートされると各サブ・アドレス判定部１３３−０〜１３３−ｎは，入力されるアドレス信号Ａ０Ｙ〜ＡｎＹがメモリセルアレイにおける不良箇所を示すものか否かを判定する動作を行う。 - 特許庁

To provide a nonvolatile semiconductor memory device including 3-dimensional cell arrays to reduce a chip size by allowing one unit block cell array laminated in a vertical direction to share one sense amplifier unit.例文帳に追加

非揮発性半導体メモリ装置に関し、半導体メモリ装置のセルアレイを3次元で具現し、垂直方向に積層された1つの単位ブロックセルアレイが1つのセンスアンプ部を共有するようにしてチップサイズを低減させることができるようにする。 - 特許庁

To provide a flash memory having a plurality of cores being assembly of a block being a unit of data erasion, and in which a data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

To provide a flash memory system that increases an allowable number for defective blocks to occur as a whole by lending a block that belongs to a certain zone to any zone where the number of defective blocks that have occurred has exceeded the allowable number.例文帳に追加

不良ブロックの発生数が許容量を越えたゾーンに対して、他のゾーンに属するブロックを貸出すことにより、不良ブロックの発生に対する全体としての許容量を向上させたフラッシュメモリシステムを提供する。 - 特許庁

The defects are prevented, which are generated by the falling of the word line or the deterioration of the machining accuracy due to the disturbance of the period of the word line pitch at the memory block end, and the operation with high yield and also with high reliability can be realized.例文帳に追加

メモリブロック端においてワード線ピッチの周期が乱れることに起因したワード線の倒れや加工精度の低下によって発生する不良を防ぎ、歩留まりが高くかつ信頼性の高い動作を実現できる。 - 特許庁

If it is larger than the threshold, a restored image for the block is determined as a partial image constituting a moving object in the frame, and the image is synthesized to a base image stored in a still memory 71 of a synthetic processing unit 7b.例文帳に追加

それが大きければ、そのブロックの復元された画像を、当該フレームにおいて動きのあった被写体部分を構成する部分画像として判定し、合成処理部７ｂのスチルメモリ７１に記憶されているベース画像に合成する。 - 特許庁

Then the print data are read, in the order of an address, from the image memory and the raster/slice conversion is performed which slices out slice data SL sequentially from the head side of a band, with regard to the obtained data block DB which is equal to a single word in the crosswise direction x a single band in the longitudinal direction.例文帳に追加

画像メモリから印字データをアドレス順に読み出し、得られた横１ワード×縦１バンドのデータブロックＤＢについて、バンドの先頭側から順次スライスデータＳＬを切り出して出力するラスタスライス変換を行う。 - 特許庁

After the BTM module for a tracing operation is enabled, the BTM module snoops transaction on mutual connection and collects information included in the transaction to a data block having a size conforming with a writing buffer in the memory controllers.例文帳に追加

トレーシング動作のためＢＴＭモジュールがイネーブルされた後、ＢＴＭモジュールは相互接続上のトランザクションをスヌープし、これらのトランザクション内に含まれる情報を、メモリコントローラ内の書き込みバッファに一致する大きさのデータブロックにまとめる。 - 特許庁

As for a plurality of blocks constituting a region to be analyzed, out of data corresponding to every other block in the array, data other than data having been stored in the buffer memory 2 and used in the next operations are read.例文帳に追加

解析対象となる領域を構成する複数のブロックについてその配列の１つおきのブロックに対応するデータのうち、バッファメモリ２に既に記憶されており次の回の演算において用いるデータ以外のデータを読み込む。 - 特許庁

With this configuration, the data can be recorded on a medium of a non-flush memory such as a hard disk for each continuous cluster without having to take specified block boundaries into account and enhance the use efficiency of the medium.例文帳に追加

本構成により、例えばハードディスクなどの非フラッシュメモリ系のメディアに対するデータ記録を特定のブロック境界を考慮することなく連続クラスタ単位で実行することが可能となり、メディアの使用効率を高めることができる。 - 特許庁

A variable length decoding part 211 and an inverse quantizing part 212 performs the variable length decoding and inverse quantization of compressed image data, and the hierarchical DCT factor of each block forming a still image is written in a memory 206.例文帳に追加

可変長復号化部２１１および逆量子化部２１２は、圧縮画像データの可変長復号化および逆量子化を行い、静止画を構成する各ブロックの階層化されたＤＣＴ係数をメモリ２０６に書き込む。 - 特許庁

A command execution means 123 interprets the command according to the received command block, issues an operation command corresponding to a designated request to the memory card 130, and confirms whether the command processing is finished within the time-out processing time.例文帳に追加

コマンド実行手段１２３は、受信したコマンドブロックに従ってコマンドを解釈し、指定された要求に対応する動作コマンドをメモリーカード１３０に発行し、タイムアウト処理時間内に当該コマンド処理が終了するかを確認する。 - 特許庁

In an initial inspection, defect detection processing for the solid- state image pickup element is performed, a defect number is attached to the detected defective pixel, and defect information (a defective part and a defective level) is successively stored in a memory space block 10.例文帳に追加

初期検査時において、固体撮像素子の欠陥検出処理を行い、この検出された欠陥画素に欠陥番号を付して欠陥情報（欠陥個所、欠陥レベル）を順次メモリ空間ブロック１０に格納していく。 - 特許庁

While paying attention to the fact that access to a memory, scaling processing of a coefficient, addition processing of a prediction value and the like are similar between DC prediction and AC prediction, the DC prediction and the AC prediction are collected as a common processing block (DC/AC prediction section 51).例文帳に追加

ＤＣ予測とＡＣ予測とがメモリに対するアクセス、係数のスケーリング処理、予測値の加算処理などが類似していることに着目し、ＤＣ予測と、ＡＣ予測とを共通処理ブロック（DC/AC予測部５１）としてまとめている。 - 特許庁

The stored block data for the divided areas are read out of the image memory 24 for temporary storage, compressed for each of bits by a binary data compressing circuit 25 and stored in a storage medium 26 for compressed data storage.例文帳に追加

格納されている分割領域分のブロック画像データは、一時記憶用画像メモリ２４から読み出されて、２値データ圧縮回路２５にて各ビットごとに圧縮され、圧縮データ格納用記憶メディア２６に格納される。 - 特許庁

A cache loading device 42 including an uncompressing section 44 reads 1 or more compressed instruction out of locations in the program memory discriminated by a program counter 50 and uncompresses and stores it in one cache block.例文帳に追加

圧縮解除セクション４４を含むキャッシュローディング装置４２は、１つ以上の圧縮された命令を、プログラムカウンタ５０によって識別されたプログラムメモリ中の位置から読み出し、圧縮解除して１つのキャッシュブロックに記憶する。 - 特許庁

To provide a semiconductor storage device of which defects generated by falling of a word line or deterioration of a machining accuracy due to a disturbance of a period of the word line pitch at a memory block end, can be prevented.例文帳に追加

メモリブロック端においてワード線ピッチの周期が乱れることに起因したワード線の倒れや加工精度の低下によって発生する不良を防ぐことができる半導体記憶装置を提供することを目的としている。 - 特許庁

To provide an image forming apparatus capable of suppressing a decrease in use efficiency of storage capacity of a memory while storing all image data of respective colors in block units when storing the image data of the respective colors representing a color image.例文帳に追加

カラー画像を示す各色の画像データを記憶するに際し、各色の画像データ全てをブロック単位で記憶しながらも、メモリの記憶容量の利用効率の低下を抑えることが可能な画像形成装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit test device and its method capable of efficiently performing a test of an object of writing, reading and eliminating the data, by a unit of a block of a specific size of a flash memory and the like.例文帳に追加

フラッシュメモリ等の特定の大きさのブロックを単位として、データの書き込み、読み出し、及び消去を行う被試験対象の試験を効率的に行うことができる半導体集積回路試験装置及び方法を提供する。 - 特許庁

The tag is stored in a contents addressable memory 22 suitable for offering a descriptor B1 describing the instruction block when a given tag matches the execution time in comparison between the given tag and the execution time.例文帳に追加

タグは所与のタグを実行時間と比較して、所与のタグと実行時間間に一致が存在する場合、所与のタグに対応する命令ブロックを記述する記述子（Ｂ１^＊）を提供することに適したコンテンツアドレッサブルメモリ（２２）に格納される。 - 特許庁

In an illegal data processor, only the legitimate data processor can authenticate the virtual memory device and can use the content by providing the authentication key with the effective key block(EKB) which cannot be decoded.例文帳に追加

不正なデータ処理装置においては復号不可能な有効化キーブロック（ＥＫＢ）により認証鍵を提供する構成とすることで、正当なデータ処理装置のみが仮想メモリデバイスとの認証が成立し、コンテンツ利用が可能となる。 - 特許庁

The intensity image can be divided into blocks and each block having plural image pixels includes a memory storage unit, an image processor, and a discrete cosine transformed divided intensity image filter output signal feature identifier.例文帳に追加

強度画像は複数の画像ブロックに分割することが可能であり、複数の画像画素を備える各ブロックは、メモリ格納ユニットと、画像プロセッサと、離散余弦被変換被分割強度画像フィルタ出力信号特徴識別子とを含む。 - 特許庁

A correction value specifying circuit 33 specifies the correction value R for each of the plurality of pixels P based upon a correction coefficient Dc of the block B that the pixel P belongs to among the plurality of correction coefficients Dc stored in the memory 35.例文帳に追加

補正値特定回路３３は、複数の画素Ｐの各々について、メモリ３５に記憶された複数の補正係数Ｄcのうち当該画素Ｐが属するブロックＢの補正係数Ｄcに基づいて補正値Ｒを特定する。 - 特許庁

The wiring patterns respectively connected to the memory circuit 10 are wired at random in a multilayer wiring structure formed on each circuit block to make the wiring of the wiring patterns longer than the wiring to be formed on the shortest path.例文帳に追加

そしてメモリ回路１０のそれぞれに接続される配線パターンが、回路ブロック上に形成される多層配線構造においてランダムに配線されることにより、配線パターンの配線長が最短経路よりも長く形成される。 - 特許庁

If a program block '2' is required for the next data processing but the volatile memory 6 has no more capacity to store it, erasable blocks are selected from the blocks stored and not currently executed, and overwrite is carried out on the selected blocks.例文帳に追加

次のデータの処理にプログラムブロック「２」が必要で、それを格納するだけの空き容量が揮発性メモリ６にない場合、格納したブロックで現在実行していないブロックの中から、消去可能なブロックを選択し、そこに上書きする。 - 特許庁

A memory controller (CTL) updates a count value (CV) based on the assignment of a new logical block (LB) to the PB, and writes the count information (CI) to be determined based on the count value in a PB to which the new LB has been assigned.例文帳に追加

メモリコントローラ（ＣＴＬ）は、ＰＢに対する新たな論理ブロック（ＬＢ）の割り当てに基づいてカウンタのカウント値（ＣＶ）を更新し、そのカウント値を基に決定されるカウント情報（ＣＩ）を、新たなＬＢが割り当てられたＰＢに書き込む。 - 特許庁

To prevent occurrence of defective operation even in the case of that a defective normal word line is substituted by a spare word line of a separate operation block, in a semiconductor memory in which one normal word line is simultaneously activated by each of plural operation blocks.例文帳に追加

複数の動作ブロックの各々で一本の常用ワード線を同時に活性化する半導体メモリ装置で、不良の常用ワード線の置換先を別個の動作ブロックの予備ワード線としても動作不良が発生しないようにする。 - 特許庁

A mapping function is generated by correcting an AGC(automatic gain control) value of a signal with a prescribed frequency or over at which the AGC value is largely changed depending on a characteristic of a high frequency circuit block by a prescribed value and stored in a memory 16.例文帳に追加

高周波回路ブロックの特性によってＡＧＣ値の変化が大きくなる所定の周波数以上の信号については、そのＡＧＣ値を所定値だけ補正してマッピング関数を作成し、メモリ１６に記憶させておく。 - 特許庁

A physical block is divided into at least a data page 222 and an alternative page 223 as a means for controlling a nonvolatile semiconductor memory 2, and data are written in a new alternate page 223 each time a write-in request is made from a host device 3.例文帳に追加

不揮発性半導体メモリ２を制御する手段として、物理ブロックを少なくともデータページ２２２と交替ページ２２３とに分割し、ホスト装置３からの書込み要求毎に、新たな交替ページ２２３に書き込みを行う。 - 特許庁

Control information of the high-quality picture producing process is read from a frame memory 102 during a blanking term, preceding to the picture signal and the picture processing control block 110 for the high-quality picture producing process updates high-quality picture producing process setting during a vertical blanking term.例文帳に追加

高画質化の制御情報は、ブランキング期間に画像信号よりも先にフレームメモリ１０２から読み出され、高画質化のための画像処理制御ブロック１１０が垂直ブランキング期間中に高画質化設定を更新する。 - 特許庁

A display object packet is extracted from among the capture packets stored in the packet capture memory 10 on the basis of the display object identification information, the display object packet data are sequentially read and a display processing block 15 displays the data.例文帳に追加

表示対象識別情報に基づいて、パケットキャプチャ10に格納された前記キャプチャパケットのうちから表示対象パケットを抽出し、該表示対象パケットデータを順次読み出して、表示処理ブロック15でデータ表示する。 - 特許庁

This matching arithmetic circuit is provided with a flag memory for storing the processing contents of respective pixels (the selection of processing to be executed, corresponding point retrieval range, matching block size), and the value is read for each pixel, and the processing contents are selected so that a matching arithmetic operation can be executed.例文帳に追加

各画素の処理内容（実行する処理の選択、対応点探索範囲、マッチングブロックサイズ）を保存するフラグメモリを具備し、画素ごとにその値を読み出して、処理内容を選択してマッチング演算を実行する。 - 特許庁

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

A control circuit 11-1 of each of the memory blocks 1-1 to 1-N supplies a selection signal YSW1 to transistors 4-1a and 4-1b, and connects a bit line pair BL1 and BL1^- to the local buses 5-1 and 5-2 when the bit line pair BL1 and BL1^- of a memory block is specified by a decoded column address in a read operation.例文帳に追加

各メモリブロック１−１〜１−Ｎの制御回路１１−１は、リード動作において、デコードされた列アドレスにより、自身のメモリブロックのビット線対ＢＬ１、ＢＬ１￣が指定された場合、トランジスタ４−１ａ、４−１ｂに選択信号ＹＳＷ１を供給して、ビット線対ＢＬ１、ＢＬ１￣とローカルバス５−１、５−２とを接続する。 - 特許庁