「Memory Cache」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

To provide a disk array device capable of using a memory area other than one in which failure has occurred in a failed I/O process controller and minimizing the influence of performance degradation, without taking over all I/O processes to an I/O controller of the other system, when a part of a cache memory is failed.例文帳に追加

キャッシュメモリの一部に障害が発生した場合に、Ｉ／Ｏ処理を全て他系のＩ／Ｏ処理コントローラへ引き継ぐことなく、障害が発生したＩ／Ｏ処理コントローラの障害が発生したメモリ領域以外のメモリ領域を活用するとともに、性能劣化の影響を極小化させることが可能なディスクアレイ装置を提供する。 - 特許庁

In a processor 101 on the side assuring a store sequence, when store access 127 started after a store sequence assurance request 133 is reflected in a shared memory 120, a sequence assurance flag 136 is set, and when store access 125 before the request 133 is reflected in the memory 120 or in the cache 124 of another processor 102, it is reset.例文帳に追加

ストア順序を保証する側のプロセッサ１０１において、ストア順序保証リクエスト１３３以降に開始したストアアクセス１２７が共有メモリ１２０に反映されると順序保証フラグ１３６がセットされ、該リクエスト１３３以前のストアアクセス１２５が共有メモリ１２０および他プロセッサ１０２のキャッシュ１２４に反映されるとリセットされる。 - 特許庁

Prior to data processing using a flash memory 203 as a cache based on a command, partial or entire data of a second data block based on a long sector defined on the hard disk 204 side including the start end and terminal addresses of a first data block based on a host definition sector is read from the hard disk and written into the flash memory 203.例文帳に追加

コマンドに基づいてフラッシュメモリ２０３をキャッシュとして使用したデータ処理を行うに先立ち、ホスト定義セクタをベースとする第１のデータブロックの始端及び終端アドレス囲む、ハードディスク２０４側で定義されているロングセクタをベースとする第２のデータブロックの一部若しくは全体のデータを前記ハードディスクから読出しフラッシュメモリ２０３に書き込むようにした。 - 特許庁

Furthermore, if an effective bit V supplied from the effective bit register 40 determines whether unit data d in a cache line C, designated by index data Id supplied from a CPU 20, is valid or invalid for each bank B; a read control means 60 in the cache memory device 10 supplies the index data Id only with respect to a plurality of control wires in the valid bank B.例文帳に追加

また、キャッシュメモリ装置１０における読出制御手段６０は、有効ビットレジスタ４０から供給される有効ビットＶによって、ＣＰＵ２０から供給されるインデックスデータＩｄにて指定されたキャッシュラインＣにおける単位データｄの有効または無効がバンクＢ毎に指定されると、有効とされたバンクＢにおける複数の制御配線に対してのみインデックスデータＩｄを供給する。 - 特許庁

In the optioal waveform generator configured to read prescribed waveform data sets which are respectively assigned to a plurality of trigger signals input from the outside, from a memory on the basis of the trigger signals, and to output them two FIFO-type cache memories are connected in parallel on an output system of the waveform data sets, and these cache memories are characterized in that their reading and writing operations are carried out complementary.例文帳に追加

外部から入力される複数のトリガ信号に基づき、それぞれのトリガ信号に割り当てられた所定の波形データをメモリから読み出して出力するように構成された任意波形発生器において、前記波形データの出力系統に２個のＦＩＦＯ形式のキャッシュメモリが並列接続され、これらキャッシュメモリは相補的に読み出しと書き込みを行うことを特徴とするもの。 - 特許庁

The method for processing the computer graphics data to reduce the external memory access time in the perfragment unit includes a step for executing a depth test with respect to a present fragment of the computer graphics data using the perfragment unit, and a step for pre-fetching a color value of the present fragment from the external memory unit to a cache memory while the depth test of the present fragment is executed.例文帳に追加

パーフラグメントユニット（ＰｅｒＦｒａｇｍｅｎｔ ｕｎｉｔ）の外部メモリアクセス時間を短縮するためのコンピュータグラフィックスデータの処理方法であって、前記コンピュータグラフィックスデータの現在のフラグメントに対する深さ（ｄｅｐｔｈ）テストを前記パーフラグメントユニットを用いて実行する段階と、前記現在のフラグメントに対する前記深さテストが実行される間、前記現在のフラグメントのカラー値を外部メモリ装置からキャッシュメモリにプリフェッチする段階とを有する。 - 特許庁

Also, the transfer of data in the HDD 101 is directly controlled by performing the setting of the term of validity of data in the cache memory 106, the notification of a time when any access from the controller is not generated at the minimum, and the destination of an interface to be used.例文帳に追加

あわせて、キャッシュメモリ１０６におけるデータの有効期間の設定、最低限コントローラからのアクセスが発生しない時間の通知、用いるインターフェイスの指定を行えるようにすることで、ＨＤＤ１０１内のデータの移動を直接制御可能にする。 - 特許庁

To provide a data generation system, a data generation method, and a data generation program for variable data printing that are capable of suppressing deterioration of performance by preventing occurrence of a swap due to excess of the capacity of a cache memory by the total capacity of a reusable object.例文帳に追加

再利用オブジェクトの総容量がキャッシュメモリの容量を超えることによるスワップの発生を防止することで、パフォーマンスの低下を抑制し得るバリアブルデータ印刷のためのデータ生成システム、データ生成方法およびデータ生成プログラムを、提供する。 - 特許庁

When the M-line parameters continuous with the M-line parameters which are read last time are not present in the two-dimensional table, the content of the cache memory 404 is updated using the M-line continuous parameters as new parameters by returning to the starting line of the two-dimensional table.例文帳に追加

また、２次元テーブルに、前回読み出したＭ行のパラメータに連続するＭ行のパラメータが存在しない場合は、２次元テーブルの先頭の行に戻って連続するＭ行のパラメータを、新たなパラメータとしてキャッシュメモリ４０４の内容を更新する。 - 特許庁

To efficiently enable connection of power source lines of a DRAM placed in an upper layer to power source lines of a DRAM placed in a lower layer and in proper density without constraint of wiring while using the DRAM as cache memory.例文帳に追加

ＤＲＡＭをキャッシュメモリとして用いながらも、上層側に配線されるＤＲＡＭの電源線を、下層側に配設されるＤＲＡＭの電源線に対して、配線の制約を受けることなく、効率よく適正な密度で接続することができる半導体集積回路を提供する。 - 特許庁

The musical sound signal generator includes: a cache circuit 740, in response to a musical sound generation command, reading the compressed data from the waveform memory WM within an assigned arithmetic processing period; and a decode circuit 750 that decodes the compressed data and outputs it as data representing the peak values.例文帳に追加

楽音の発生指示に応答して、割り当てられた演算処理期間内に、波形メモリＷＭから圧縮データを読み出すキャッシュ回路７４０と、圧縮データをデコードして波高値を表すデータとして出力するデコード回路７５０を設ける。 - 特許庁

When referring to a memory from a CPU, a compare address generated by the compare generating part of a cache control part is compared with addresses from address tag parts 61 and 62 dedicated to nodes #1 and #2 by comparators 63 and 64 and the result is reported to a data selector 68 by a signal line.例文帳に追加

ＣＰＵからのメモリ参照時に、キャッシュ制御部のコンパレート生成部によって生成されたコンパレートアドレスはコンパレータ６３，６４でノード＃１，＃２専用のアドレスタグ部６１，６２からのアドレスと比較され、その結果が信号線によってデータセレクタ６８に通知される。 - 特許庁

When a client 2 reads HTML data on a WWW server 7, a print server 3 is allowed to function as a proxy server so that HTML data can be received, and that the received HTML data can be cached in a prescribed cache memory, and transmitted to the client 2.例文帳に追加

クライアント２がＷＷＷサーバ７上のＨＴＭＬデータを閲覧するときは、プリント・サーバ３は、プロキシ・サーバとして機能するので、ＨＴＭＬデータを受信して、受信したＨＴＭＬデータを所定のキャッシュメモリにキャッシュし、クライアント２に送信する。 - 特許庁

A disk array device includes: a controller; a first disk that stores original data; a second disk that forms a mirror configuration with the first disk and stores the original data while eliminating multiplicity; and a cache memory that temporarily stores the original data subjected to writing or reading.例文帳に追加

ディスクアレイ装置は、コントローラと、オリジナルデータを格納する第１ディスクと、第１ディスクとミラー構成であり、且つ、オリジナルデータを重複を排除して格納する第２ディスクと、ライト又はリード対象となったオリジナルデータを一時的に格納するキャッシュメモリと、を有する。 - 特許庁

The controller programming device is constituted of the PLC 102 provided with a symbol data base 123 for storing symbolic variables corresponding to variables indicating respective memory addresses and a programming device 101 for storing the same cache data 115 as data stored in the data base 123.例文帳に追加

シンボリックな変数がメモリアドレスを示す変数に対応して、そのシンボリックな変数を格納するシンボルデータベース１２３を備えたＰＬＣ１０２と、シンボルデータベース１２３に格納されたデータと同じキャッシュデータ１１５を保持するプログラミング装置１０１とから構成する。 - 特許庁

The system is equipped with a system that continuously recognizes cache memory (C1, C2), devices that possess the line group if exists, and devices that possess individual lines in the line group if exists.例文帳に追加

単一のメモリ・トランザクションによって１つのライン・グループを読み出してキャッシュに格納するキャッシュ・メモリ（Ｃ１、Ｃ２）と、存在する場合、そのライン・グループを所有するデバイスと、存在する場合、そのライン・グループ内の個々のラインを所有するデバイスを継続的に認識しているシステムを備える。 - 特許庁

To provide a video editing system and a method for editing the same capable of easily using a video raw material in a video server at a remote location, avoiding an influence of a delay of a network by using a cache memory, and realizing an improvement in operability of a video editing work.例文帳に追加

遠隔地の映像サーバにある映像素材を容易に使用でき、キャッシュメモリを用いてネットワークの遅延による影響を回避でき、映像編集作業の操作性の向上を実現できる映像編集システム及びその編集方法を提供する。 - 特許庁

When a fault recognition part 71 of a processor 7 detects abnormality occurring to a fan 5, etc., a saving process means 72 saves data which do not have been written to HDDs 3-1 to 3-n yet among the data stored in the cache memory 8 in response.例文帳に追加

プロセッサ７の障害認識部７１がファン５等で発生した異常を検出すると、これを受けて退避処理手段７２がキャッシュメモリ８に記憶されているデータで、ＨＤＤ３−１〜３−ｎへの書込みが完了していないデータの退避処理を実行する。 - 特許庁

A data access server program stores parts of information which are predicted to be useful for speeding up retrieval when being cached, in logical volumes into cache areas for the logical volumes which are provided on a memory area of a data access server 5 correspondingly to respective logical volumes.例文帳に追加

データアクセスサーバプログラム５０は、論理ボリュームの内、キャッシュしておくと、検索の高速化に役立つと予想される情報の一部を、データアクセスサーバ５のメモリ領域上に、論理ボリュームそれぞれに対応して設けられた論理ボリュームのキャッシュ領域に記憶する。 - 特許庁

At that time, with respect to an element the display of which is determined in the structured document contained in the page the display of which is indicated, character data are looked ahead in a cache memory in parallel to the layout processing of a printing area for displaying the paragraph.例文帳に追加

そして、このとき、表示が指示されたページに含まれる構造化文書において、表示されることが確定した要素については、その段落が表示される版面領域のレイアウト処理が行われるのに並行して、文字データがキャッシュメモリに先読みされる。 - 特許庁

When notifying other processor core of occurrence of data update in a cache memory (22) caused by a central processing unit (21), a data update notifying section (22a) sends address information of update target data and process identifying information for an implementation target process of the central processing unit (21).例文帳に追加

データ更新通知部（２２ａ）は、中央処理装置（２１）によるキャッシュメモリ（２２）のデータ更新の発生を別のプロセッサコアに通知する際、更新対象データのアドレス情報および中央処理装置（２１）の実行対象処理の処理識別情報を送信する。 - 特許庁

The musical sound signal generator inputs pitch information representing a pitch of the musical sound to be generated, specifies waveform data that the cache circuit 740 reads from the waveform memory WM, and determines the length of the arithmetic processing period to be assigned according to the specified waveform data.例文帳に追加

発生させる楽音の音高を表す音高情報を入力して、キャッシュ回路７４０が波形メモリＷＭから読み出す波形データを特定するとともに、前記特定した波形データに応じて、前記割り当てる演算処理期間の長さを決定する。 - 特許庁

A driver layer execution section 6 predicts a next reading request address from a reading request address for the data reading request of non-continuous addresses, and reads necessary data into a buffer memory 8 in advance, thereby improving the cache hit rate at the next reading request.例文帳に追加

ドライバ層実行部６はアドレスが非連続なデータ読み出し要求に対しても、読み出し要求アドレスから次回の読み出し要求アドレスを予測し、事前にバッファメモリ８上に読み出すことにより、次回の読み出し要求発生時のキャッシュヒット率を向上させる。 - 特許庁

To solve the problem that, when an access pattern from a central processing unit to a disk device is changed with time in a same storage region, the using efficiency of a cache memory cannot be held optimally, because the operation mode in the divided and individual storage region of the disk device is fixed.例文帳に追加

ディスク装置の分割された個々の記憶領域の動作モードが固定であるので、同一の記憶領域内において中央処理装置からディスク装置へのアクセスパターンが経時的変動する場合にはキャッシュメモリの利用効率を最適に維持できない。 - 特許庁

In every writing address range, a frequency of the issue of a write command is recorded, and the write command for writing in an address with a high issue frequency is stored in the cache memory, while the write command for writing in an address with a low issue frequency issues the write command to the disk.例文帳に追加

書き込みアドレス範囲ごとに、ライトコマンドが発行された頻度を記録しておき、その発行頻度が高いアドレスに書き込むライトコマンドは、キャッシュメモリーに保持し、その発行頻度が低いアドレスに書き込むライトコマンドは、ディスクに対してそのライトコマンドを発行する。 - 特許庁

Thus, when a function of writing data about an area to an unpinned address of a cache memory (15) in the disk-like recording medium (14) is executed, information about the area corresponding to the address specified by the command is written in the disk-like recording medium (14).例文帳に追加

これにより、キャッシュメモリ（１５）のアンピンドのアドレスに対応する領域のデータをディスク状記録媒体（１４）に書き込む機能が実行される際、上記コマンドで指定されたアドレスに対応する領域の情報をディスク状記録媒体（１４）に書き込むことができる。 - 特許庁

By this constitution, a graphic image developed to dot data is encoded to perform not only the writing processing to a font cache but also the image processing of the encoded data, and these processings can be performed in parallel to the writing processing to a band data region after the gradation processing of a main memory 226.例文帳に追加

このことにより、ドットデータへ展開されたグラフィック画像を符号化し、フォントキャッシュへの書き込む処理と、その符号化されたデータの画像処理を行い、メインメモリ２２６の階調処理後のバンドデータ領域へ書き込む処理とが並列処理可能となる。 - 特許庁

The sequence of a reading request is generated according to the access pattern information, and a reading request to an IP storage device 1016 is issued, before the previous issued reading request is ended; and the reading data from the IP storage device are stored in a cache memory part 1005 as necessary.例文帳に追加

アクセスパタン情報にしたがって読出要求のシーケンスを生成し、ＩＰストレージ装置１０１６へ読出要求を、先に発行した読出要求の終了を待たずに発行し、ＩＰストレージ装置からの読出データを、随時、キャッシュメモリ部１００５へ格納する。 - 特許庁

To provide an information recording device and its control method that can save power when recording information on a recording disk medium by using a nonvolatile memory as a cache memory and attain highly reliable high-speed information writing and reading operations, and improve convenience for the users.例文帳に追加

この発明は、ディスク状記録媒体に不揮発性メモリをキャッシュとして情報の記録を行なうものにおいて、省電力化を図り、高速でかつ信頼性の高い情報の書き込み及び読み出し動作を実現することができ、しかも、ユーザにとっての取り扱いを便利にし得るようにした情報記録装置及びその制御方法を提供することを目的としている。 - 特許庁

To provide an information recording device which improves efficiency, when recording data to a disk recording medium using a nonvolatile memory as a cache, in writing data recorded in the nonvolatile memory to the disk recording medium, prevents data errors as much as possible and keeps high reliability of data, and to provide a control method therefor.例文帳に追加

この発明は、ディスク状記録媒体に不揮発性メモリをキャッシュとしてデータの記録を行なう際、不揮発性メモリに記録されたデータをディスク状記録媒体に書き出す処理の効率化を図り、データエラーの発生を極力防止してデータの信頼性を高く保持し得るようにした情報記録装置及びその制御方法を提供することを目的としている。 - 特許庁

When the high-priority processing with normal timing (0.5 ms in a) is carried out, a hit rate is increased since the high-priority processing program is already stored in the instruction cache memory, and consequently, an execution time of the high-priority processing is reduced.例文帳に追加

その後、正規のタイミング（（ａ）における０．５ｍｓｅｃ）で高優先度処理が実行される場合には、インストラクションキャッシュメモリ（（ｂ）参照）には既に高優先度処理のプログラムが配置されているため、ヒット率は高くなり（（ｃ）参照）、高優先度処理の実行時間は短縮される。 - 特許庁

In one embodiment, when the PCI-PCI bus bridge receives a request of data from the input/output adapter, the PCI-PCI bus bridge determines whether the requested data are included in a cache memory in the bridge or not, and, when included, supplies the input/output adapter with the data.例文帳に追加

１実施形態では、ＰＣＩ−ＰＣＩバス・ブリッジが、入出力アダプタからデータの要求を受け取ったとき、ＰＣＩ−ＰＣＩバス・ブリッジが、要求されたデータがブリッジ内のキャッシュ・メモリ内に含まれるかを判定し、含まれていれば入出力アダプタに供給する。 - 特許庁

According to the present invention, a data transfer device can be provided which can prevent decrease in data transfer throughput by registering data in a cache in advance when a channel hardware including a PCI-e bus interface is mounted on the mainframe, and also can reflect data update within the main memory.例文帳に追加

本発明によれば、ＰＣＩ−ｅバスインタフェースを具備するチャネルハードウェアをメインフレームに搭載する際、データを先行してキャッシュに登録することでデータ転送のスループット低下を防止することができ、且つ主記憶内のデータ更新を反映することが可能なデータ転送装置を提供できる。 - 特許庁

This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.例文帳に追加

複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁

A plurality of address values are stored in a prefetch address queue 25 based on past memory access and, when a request address from a processor unit in a request address register 21 is accorded with the address value, a prefetch address formed by adding a block size to the request address is output to a secondary cache as the prefetch request.例文帳に追加

プリフェッチアドレスキュー２５に、過去のメモリアクセスに基く複数のアドレス値を記憶しておき、リクエストアドレスレジスタ２１内のプロセッサユニットからの要求アドレスが、このアドレス値と一致した場合、要求アドレスにブロックサイズを加えたプリフェッチアドレスをプリフェッチ要求として二次キャッシュに出力する。 - 特許庁

When a data request for data for interruption to be used by interruption processing is transmitted from a CPU core 10 as a CPU due to the occurrence of interruption, the data for interruption corresponding to the data request are read from the cache memory, and transmitted via a CPU interface 22 to the CPU core 10.例文帳に追加

割り込みの発生によりＣＰＵとしてのＣＰＵコア１０から割り込み処理で用いる割り込み用データのデータ要求が送信された場合に、そのデータ要求に対応する割り込み用データを前記キャッシュメモリから読み出してＣＰＵインタフェース２２を介してＣＰＵコア１０に送信する。 - 特許庁

The program 57 receives only required information from the server 51 via the communication network 52 is accordance with the set parameters, temporarily stores it as information which is made into a packet in the cache memory 55 and successively transfers obtained information to the client 50.例文帳に追加

エージェントプログラム５７は、この設定されたパラメータにしたがって、情報源サーバ５１から必要な情報のみを無線データ通信網５２を介して受信し、パケット化された情報としてキャッシュメモリ５５に一旦格納し、順次クライアント５０に取得した情報を転送する。 - 特許庁

When it is determined that data corresponding to an input address is not present in a cache memory 150, a throughput is improved by generating a command for reading data corresponding to the address without waiting for the output of data corresponding to an address input directly before the address.例文帳に追加

本発明は、入力されたアドレスに対応したデータがキャッシュメモリ１５０に存在しないと判定された場合、このアドレスの直前に入力されたアドレスに対応したデータの出力を待たずに、このアドレスに対応したデータを読み出すためのコマンドを生成することにより、スループットを向上させる。 - 特許庁

In a step S6, variables on a DRAM and a stack area used when a process performed in the cell refreshing process of a RAM started in a step S8 is performed, or when a process responding to a command from an input part carrying out processing is performed are fed to a cache memory.例文帳に追加

ステップＳ６で、ステップＳ８で開始されるRAMのセルフリフレッシュ処理中に実行される処理を実行するとき、または処理中の入力部からの指令に対応する処理を実行するとき使用される、DRAM上の変数およびスタックエリアが、キャッシュメモリに読み込まれる。 - 特許庁

A reference image cache memory 100 has a storage capacity for signals with a range of blocks wherein the number of blocks in a horizontal direction is equal to the number of blocks in the horizontal direction of image signals for one screen and the number of blocks in a vertical direction is greater than the number of blocks in the vertical direction of a searching range.例文帳に追加

参照画像キャッシュメモリ１００は、水平方向のブロック数が一画面分の画像信号の水平方向のブロック数と同じで、かつ、垂直方向のブロック数が探索範囲の垂直方向のブロック数よりも大きなブロック範囲の信号の記憶容量を備えている。 - 特許庁

An area management part 11 divides a memory 2 into a cache area and a uncacheable area, sets a control object data size targeted by the ECC data as one byte or the like correspondingly to the partial access for the uncacheable area, and sets ECC data for data of the control object data size.例文帳に追加

領域管理部１１は、メモリ２をキャッシュ領域とキャッシュ不可領域に分け、キャッシュ不可領域はＥＣＣデータが対象とする制御対象データサイズをパーシャルアクセスに対応させて１バイト等とし、制御対象データサイズ分のデータに対してＥＣＣデータを設ける。 - 特許庁

To effectively reduce power consumption when performing specific control processing by a power source of an onboard battery during an engine stop, in an engine-controlling electronic control device having a microcomputer adopting at least one of a multi-core configuration and a cache memory-mounted configuration.例文帳に追加

マルチコア構成及びキャッシュメモリ搭載構成の少なくとも一方が採用されたマイクロコンピュータを備えたエンジン制御用電子制御装置において、エンジン停止中に車載バッテリの電源により特定の制御処理を行う際の消費電力を効果的に低減する。 - 特許庁

A configuration writing/reading circuit 60 monitors power, reads the storage place from the configuration storage place storage circuit 30 when receiving cutoff information from a power cutoff detection circuit 50 detecting the cutoff information, and copies information of a configuration cache memory 200 to the storage place.例文帳に追加

コンフィグレーション書き込み／読み出し回路６０は、電源を監視し、断情報を検出する電源断検出回路５０からの断情報を受けると、コンフィグレーション格納場所保存回路３０から格納場所を読み取り、その格納場所にコンフィグレーションキャッシュメモリ２００の情報をコピーする。 - 特許庁

An outline font expanding device which expands character data in a frame memory 7 has a character management table 4 for generating and managing character data by lookahead of character data of a document to be printed or displayed and refers to the document management table 4 when the character data are expanded to control the access to a font cache 6.例文帳に追加

文字データをフレームメモリ７へ展開するアウトラインフォント展開装置において、印刷や表示する文書の文字データを予め先読みして文字データを生成・管理する文字管理テーブル４を有し、文字データ展開時に文書管理テーブル４を参照し、フォントキャッシュ６へのアクセスを制御する。 - 特許庁

To realize high speed processing by a computer system, that is, the improvement of effective performance by suppressing the generation of sweeping- out (forcing-out) of necessary data from a cache memory, or the generation of any conflict on the main pipe line of a processor even when a pre-fetch instruction is issued with high frequency.例文帳に追加

プリフェッチ命令を高い頻度で発行しても、必要なデータのキャッシュメモリからの掃出（追い出し）が発生したり処理装置のメインパイプラインでコンフリクトが発生したりするのを抑止できるようにして、計算機システムによる高速処理つまりは実効性能の向上を実現する。 - 特許庁