「a din」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A synthetic resin-made mounting part 2 previously provided on the electric device includes: a fitting groove 4 fitted to the DIN rail 3; fixed claw parts 6a, 6b formed on one side part 5A of the fitting groove 4; and a movable claw part 10 formed on the other side part 5B.例文帳に追加

電気機器に予め設けられた合成樹脂製の装着部２は、ＤＩＮレール３と嵌合する嵌合溝４と、嵌合溝４の一方の側面部５Ａに形成された固定爪部６ａ，６ｂと、他方の側面部５Ｂに形成された可動爪部１０とを備える。 - 特許庁

Since the error transfer function of each bit is brought into a higher order least value accompanied by the mismatch of capacitance in this way, even if a binary code Din takes any value, an output error accompanied by the mismatch of capacitance can be suppressed to a least value at all times.例文帳に追加

これにより、各ビットのエラー伝達関数を静電容量のミスマッチに関して高次の微少量にすることができるため、バイナリコードＤｉｎがどのような値であっても、静電容量のミスマッチに伴う出力誤差を常に微小な値に抑制することができる。 - 特許庁

When a plurality of memory parts MEM1 are tested, test input data (DIN_T, ADR_T, CS_T, RW_T) generated in an inspection circuit BT1 are shifted in order in each register (SF5 to SF8) of a first data shift circuit formed by using a scan flip-flop, and are transferred to each memory part.例文帳に追加

複数のメモリ部ＭＥＭ１のテストを行う際、検査回路ＢＴ１において発生するテスト入力データ（ＤＩＮ＿Ｔ，ＡＤＲ＿Ｔ，ＣＳ＿Ｔ，ＲＷ＿Ｔ）は、スキャンフリップフロップを用いて形成される第１のデータシフト回路の各レジスタ（ＳＦ５〜ＳＦ８）を順にシフトされて、各メモリ部に転送される。 - 特許庁

A descramble device 20 receives data DIN read from the interleave memory 13 by every n bytes (n is a positive integer) in every column as input and performs descramble based on data positional information S2 output from the DMA device 2 15.例文帳に追加

デスクランブル装置２０はインタリーブメモリ１３から列毎にｎ（ｎは正の整数）バイトずつ読み出されたデータＤＩＮを入力とし、ＤＭＡ装置２ １５から出力されたデータ位置情報Ｓ２を基にして、デスクランブルを行う。 - 特許庁

A peripheral circuit 10 writes and reads input data DIN and output data DOUT of L bits (L:integer of 2 or more) inputted/outputted to/from a data node 10# for memory cell blocks 5a, 5b being selectively an object of access.例文帳に追加

選択的にアクセス対象となるメモリセルブロック５ａ，５ｂに対して、周辺回路１０は、データノード１０♯へ入出力されるＬビット（Ｌ：２以上の整数）の入力データＤＩＮおよび出力データＤＯＵＴを書込および読出する。 - 特許庁

Out of the N-phase clock signals output from the track-and-hold circuits, only the one whose rising edge is most synchronized with a rising edge of the input data signal DIN is selected and output as a phase difference signal.例文帳に追加

これらのＮ個のトラックホールド回路の出力から、受信データ信号ＤＩＮの立ち上がりエッジが、クロック信号ＣＬＫの立ち上がりエッジに位置しているクロック信号をトラックホールドしているもののみをセレクタで選択して、位相差信号として出力する。 - 特許庁

The next-stage R-2R ladder resistor type D/A converter 2 activates a switch which switches the reference voltages VH, VL by the digital data inputted from the inverter 5 and outputs an analogue output voltage value, corresponding to digital input data Din.例文帳に追加

次段Ｒ−２Ｒラダー抵抗型Ｄ／Ａコンバータ２は基準電圧Ｖ_H ・Ｖ_L を切り替えるスイッチを反転器５から入力されるデジタルデータで動作させ、デジタル入力データＤｉｎに対応するアナログ出力電圧値を出力する。 - 特許庁

When installing a plurality of control device 1 and 2 having different heights along the lengthwise direction of a DIN rail 3, the front faces of the device 1 and 2 are roughly flushed with each other by interposing spacers 4 between the short device 2 and rail 3.例文帳に追加

ＤＩＮレール３の長手方向に沿って高さの異なる複数の制御機器１，２を並べて装着する際に、高さの低い制御機器２とＤＩＮレール３との間にスペーサ４を介在させることにより、複数の制御機器１，２の前面をほぼ面一に揃える。 - 特許庁

However, when a clock supply circuit 6 is suspending clock supply or when the signal potential of an input signal Din from a signal supply source 3 is fixed, the power-supply voltage of the first logic circuit 21 is lowered to the power-supply voltage VDD1.例文帳に追加

しかしながら、クロック供給回路６がクロックの供給を停止している時、又は信号供給源３からの入力信号Ｄｉｎの信号電位が固定されている時には、第１論理回路２１の電源電圧を第１の電源電圧ＶＤＤ１に下げる。 - 特許庁

Further, the emitter electorode 11 is forme din two-layered structure comprising a non-doped polysilicon film 12 as a lower layer and the phosphorus-doped silicon film as an upper layer and then the bipolar transistor is realized which has small emitter resistance, the small variance in the current amplification factor of the adjacent transistor, and high performance.例文帳に追加

また、エミッタ電極１１を下層がノンドープポリシリコン膜１２と上層が燐ドープポリシリコン膜１３からなる２層構造とすることにより、エミッタ抵抗が低く、且つ隣接したトランジスタの電流増幅率のばらつきが小さい高性能のバイポーラトランジスタを実現する。 - 特許庁

Then, each output signal DIN, CLK is replaced mutually, and each coaxial cable 108, 106 is replaced mutually by the connectors 122, 124, and a timing difference S2 of a signal between the input terminals 110, 111 is measured based on the signal change of the output terminal 112.例文帳に追加

次に、出力信号ＤＩＮ、ＣＬＫを互いに入れ替え、同軸ケーブル１０８、１０９をコネクタ１２２、１２４で差し替え、出力端子１１２の信号変化に基づいて入力端子１１０、１１１間の信号のタイミング差Ｓ２を測定する。 - 特許庁

According to operation control of a TFT element 24 by a gate driver 52, liquid crystal elements 22A and 22B where driving voltages based on an image signal Din is applied to mutually reverse polarities within the same frame period are interconnected electrically.例文帳に追加

ゲートドライバ５２によるＴＦＴ素子２４の動作制御に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士を、電気的に接続するようにする。 - 特許庁

A pixel electrode is formed on the organic film in the display area and connected to the thin film transistor, an organic film blocking member 199 is forme din the peripheral area of the substrate in the same layer with the pixel electrode, and a sealing material 310 enclosing the pixel electrode is provided on the organic film in the peripheral area.例文帳に追加

画素電極は、表示領域の有機膜上に形成され、薄膜トランジスタと接続され、画素電極と同一層の基板の周辺領域に有機膜遮断部材１９９が形成され、周辺領域の有機膜上に、画素電極を取り囲む封止材３１０を備えている。 - 特許庁

It becomes possible to optimize adding of images in respective the stationary part and the moving part by the coefficient K, and can convert the video signal Din to the image signal Dout whose field frequency is (1/N) times with a small video quality deterioration and a simple composition.例文帳に追加

係数Ｋによって静止部分と動体部分のそれぞれで画像の加算を最適化することが可能となり、画質の劣化が少なく簡単な構成で、映像信号Ｄinを（１／Ｎ）倍のフィールド周波数である映像信号Ｄoutに変換できる。 - 特許庁

A data write-in circuit 51 sets the other end of the bit line BL of the selection column and the other end of the current feedback wiring RL to power source voltage Vcc and ground voltage GND respectively in accordance with a level of write-in data DIN through data buses DBo, DBe and an inversion data bus/WDB.例文帳に追加

データ書込回路５１はデータバスＤＢｏ，ＤＢｅおよび反転データバス／ＷＤＢを介して、選択列のビット線ＢＬの他端および電流帰還配線ＲＬの他端を、書込データＤＩＮのレベルに応じて、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの一方ずつに設定する。 - 特許庁

Dout(n)=K×(Din(n)-B)/(Dwb(n)-B)... (1) In order to eliminate the difference in read densities among respective read modes, a scanner controller 303 alters the target density set coefficient K in the formula (1) to K', depending on a selected read mode and sets K' in the shading correction circuit 302.例文帳に追加

Ｄout（ｎ）＝Ｋ×（Ｄin（ｎ）−Ｂ）／（Ｄwb（ｎ）−Ｂ） …（１） 上記各読取モード間の読取濃度の差をなくすために、スキャナコントローラ３０３は選択された読み取りモードに応じて上記（１）式中の目標濃度設定係数ＫをＫ'に変更し、このＫ'をシェーディング補正回路３０２に設定する。 - 特許庁

The deviation Δdin between the equivalent throttle diameter din and a reference throttle diameter din0 corresponding to a controlled variable of the solenoid opening and closing valve in estimating the equivalent throttle diameter is determined, stored and updated (step 125, 130), and the deviation Δdin is reflected on the control of the solenoid opening and closing valve.例文帳に追加

この等価絞り径ｄｉｎと、等価絞り径推定時の電磁開閉弁の制御量に対応する標準絞り径ｄｉｎ０ との偏差Δｄｉｎを求め、これを記憶及び更新し（ステップ１２５，１３０）、この偏差Δｄｉｎを電磁開閉弁の制御に反映する。 - 特許庁

After the data as a target of detecting the correlation is changed into a separated formation for each phase (positional conversion of data is carried out or data is once stored and read out and the address is controlled), the data (Din) is entered in the flip-flops (101a to 102b).例文帳に追加

そして、相関検出の対象となるデータを、各位相毎に区分した形態とした後（データの配置変換を行ったり、あるいは、一旦、蓄積して読み出しアドレスを制御することで行う）、そのデータ（Ｄｉｎ）を、フリップフロップ（１０１ａ〜１０２ｂ）に入力する。 - 特許庁

Each pseudorandom number generation circuit comprises an input terminal for N-bit input data Din, an N-bit register, an output terminal for output data Dout from the N-bit register, and a modulation circuit on a feedback path from the output to input of the N-bit register.例文帳に追加

各擬似乱数生成回路は、Ｎビットの入力データＤｉｎの入力端子と、Ｎビットレジスタと、Ｎビットレジスタからの出力データＤｏｕｔの出力端子と、Ｎビットレジスタの出力から入力へのフィードバック経路に設けられる変調回路とを備える。 - 特許庁

Based on the address ADR, the dummy data addition circuit 21 of a head control circuit 2 assigns input image data Din to the plurality of effective light emitting elements and assigns dummy data to a plurality of dummy light emitting elements, thereby creating output image data Dout.例文帳に追加

ヘッド制御回路２のダミーデータ付加回路２１は、アドレスＡＤＲに基づいて、複数の有効発光素子に入力画像データＤｉｎを割り当て、複数のダミー発光素子にダミーデータを割り当てて出力画像データＤｏｕｔを生成する。 - 特許庁

Pixel data of pixel coordinates Dout of the output image are calculated by calculating and adding pixel data of coordinates Din corresponding to the pixel coordinates Dout of the output image (adding to an output buffer 15) by using a table 61 corresponding to each input image.例文帳に追加

入力画像毎に、入力画像に対応するデーブル６１を利用して、出力画像のピクセル座標Ｄｏｕｔに対応する対応座標Ｄｉｎの画素データを算出して加算することで（出力バッファ１５に加算することで）、出力画像のピクセル座標Ｄｏｕｔの画素データが算出される。 - 特許庁

The address arithmetic section 1323 writes the received carrier data Din to a preceding read address and reads carrier data Dout from an address shifted from the written address by an address width in response to the carrier number.例文帳に追加

アドレス演算部１３２３は、入力されるキャリアデータＤｉｎを、前回の読み出しアドレスに書き込むとともに、この書き込みアドレスに対してキャリア番号に応じたアドレス幅だけシフトしたアドレスからキャリアデータＤｏｕｔを読み出す。 - 特許庁

The RAM 203 memorizes conversion image data D' extracted at intervals of a lower-rank bit from among the conversion image data D' determined beforehand relative to each data value of the input image data Din, corresponding to each data value taken by higher-rank gradation data.例文帳に追加

ＲＡＭ２０３は、入力画像データＤinの各データ値毎に予め定められた変換画像データＤ'の中から下位ビットの間隔で抽出した変換画像データＤ'を上位階調データの取り得る各データ値に対応付けて記憶している。 - 特許庁

In this case, the iron oxide red pigment indicated a hue difference of Δh ab^*<1.1, especially <0.8 by DIN 6174 as the time of dispersion by the Olbrich shaker in coating dispersion increased from 15 minutes to 120 minutes.例文帳に追加

この場合、この酸化鉄赤色顔料は、オルブリッチ振盪機中で塗料分散液上で、分散時間が１５分間から１２０分間に増加するにつれて、ＤＩＮ ６１７４による色相差Δ ｈ ａｂ^＊１．１未満、殊に０．８未満を示した。 - 特許庁

Namely, a register of the register file 6 is selected according to the value store din the register of the saving history register 11, the contents of the stack memory are loaded to the selected register to complete register return, thereby returning the CPU to the processing before the interruption.例文帳に追加

すなわち退避履歴レジスタ１１のレジスタに格納されていた値に基づきレジスタファイル６のレジスタを選択し、選択したレジスタにスタックメモリの内容をロードしてレジスタ復帰を行い、割込み前の処理に復帰する。 - 特許庁

An MOS transistor is formed din an element region 57 on a silicon substrate 30, an element isolation region 58 for electrically isolating the element region 57 is formed in an STI region 36, and the entirety is coated by an interlayer insulating film 37.例文帳に追加

シリコン基板３０上の素子領域５７にはＭＯＳトランジスタが形成され、この素子領域５７を電気的に分離する素子分離領域５８はＳＴＩ領域３６で形成されており、全体を層間絶縁膜３７が覆っている。 - 特許庁

When data DIN received at the output buffer shifts from a low level to a high level, a transistor (TR) 20 is turned off and a NOR circuit 17 generates a signal HP at a high level synchronously with a low level signal DY delayed by a delay circuit 16, then a TR 19 turns to be conductive and the output buffer 10 outputs data at a high level.例文帳に追加

出力バッファ１０に入力されるデータＤ_INがローレベルからハイレベルに遷移すると、トランジスタ２０をＯＦＦさせた後、ディレイ回路１６によって遅延されたローレベルの信号ＤＹに同期して否定論理和回路１７がハイレベルの信号ＨＰを生成するので、トランジスタ１９がＯＮとなり、ハイレベルのデータが出力バッファ１０から出力される。 - 特許庁

A group 12 of needle-type probes severally contacting with a group DIN of input terminal electrodes in a chip region CHIP to be measured is provided on one side of an opening part 11 in a wiring substrate 10 of a probe card while a group 13 of lithography-type probes severally contacting with a group DOUT of output terminal electrodes is provided on the other side.例文帳に追加

プローブカードの配線基板１０における開口部１１の一方辺側には被測定チップ領域ＣＨＩＰの入力端子電極群ＤＩＮにそれぞれ接触させるニードルタイプを有する探針群１２が設けられ、他方辺側には出力端子電極群ＤＯＵＴにそれぞれ接触させるリソグラフィタイプを有する探針群１３が設けられる。 - 特許庁

A signal processor 100 includes: an over-sampling circuit 20 for performing the over-sampling processing of PCM data Din sampled by a sampling frequency Fs; an interpolation circuit 30 for raising a sampling frequency to 128 Fs by interpolation processing; a slice circuit 40 for performing the slice processing of an output signal of the interpolation circuit 30; a noise shaper 50; and a PWM circuit 60.例文帳に追加

信号処理装置１００は、サンプリング周波数ＦｓでサンプリングされたＰＣＭデータＤｉｎにオーバーサンプリング処理を施すオーバーサンプリング回路２０と、補間処理によってサンプリング周波数を１２８Ｆｓまで高める補間回路３０と、補間回路３０の出力信号にスライス処理を施すスライス回路４０と、ノイズシェーパ５０と、ＰＷＭ回路６０とを備える。 - 特許庁

The semiconductor device includes a run-stop circuit RUNSTOP for outputting a run-stop control signal RS; a first random number pattern generating circuit RDG_PT for generating a pseudo-random number pattern; an inversion control unit INV_BLK for inverting the output according to the value of a data input signal Din from outside; and a scan chain unit SC_BLK for scan-inputting the output through the INV_BLD.例文帳に追加

例えば、ランストップ制御信号ＲＳを出力するランストップ回路ＲＵＮＳＴＯＰと、擬似乱数パターンを生成する第１乱数パターン発生回路ＲＤＧ＿ＰＴと、その出力を外部からのデータ入力信号Ｄｉｎの値に応じて反転させる反転制御部ＩＮＶ＿ＢＬＫと、ＩＮＶ＿ＢＬＫを介した出力がスキャン入力されるスキャンチェーン部ＳＣ＿ＢＬＫとを設ける。 - 特許庁

For example, configuration constituted of a data fetching part BF which fetches a data input signal Din by differential amplifier configuration when a clock signal CK is at an 'H' level and a latch part LT which latches a data output signal Dout from the BF when the CK is at the 'L' level is provided with a gain control part GCTL and common node control part CMNCTL.例文帳に追加

例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。 - 特許庁

When the pattern of an input signal Din changes from "0" to "1", a pulse modulation control circuit 11 uses a transistor 12 to increase a pulse modulation current Ip of the laser diode 13 by one cycle of a clock, and a bias control circuit 18 uses transistors 14, 16 to increase a bias current Ib of the laser diode 13 by one cycle of the clock.例文帳に追加

入力信号Ｄｉｎのパタンが“０”から“１”に変化した時に、パルス変調制御回路１１はトランジスタ１２を用いてレーザダイオード１３のパルス変調電流Ｉｐを、バイアス制御回路１８はトランジスタ１４および１６を用いてレーザダイオード１３のバイアス電流Ｉｂを、それぞれクロックの一周期分だけ増加させる。 - 特許庁

In this machine, releasing data of various type molding data and releasing data to be inputted from a setting unit provided in a control unit of the machine is transferred to a control unit of the mold releasing unit by a transfer means, store din a working memory, and the chucking unit is controlled to be moved based on the releasing data read from the memory to execute a releasing operation.例文帳に追加

樹脂成形機の制御ユニットに設けられた設定装置から入力される各種の成形データ及び取出データの内、取出データを転送手段により成型品取出機の制御ユニットへ転送して作業メモリに記憶し、該作業メモリから読み出された取出データに基づいてチャック装置を移動制御して取出動作を実行する。 - 特許庁

To provide a DIN rail mounting electronic apparatus which efficiently diffuses a heat caused by assembling a large number of fine heating parts loaded on a built-in circuit board outside a housing although the housing made from plastic with high design flexibility is used, and makes it possible to ensure an operating reliability by holding built-in circuit parts in a temperature warranty environment.例文帳に追加

設計自由度の高いプラスチック製筐体を使用しつつも、内蔵回路基板に搭載された多数の微細発熱部品の集合による熱を筐体の外部へと効率よく逃し、内蔵回路部品を温度保証環境下に保持して、動作信頼性を保証できるようにしたＤＩＮレール取付型電子機器を提供する。 - 特許庁

The liquid crystal display includes a liquid crystal display panel 2 employing a delta arrangement, a subtractive color processing circuit 12 subjecting an input image data Din to a subtractive color process to generate a subtractive color image data, and a data line driving circuit 18 to drive the liquid crystal display panel 2 responding to the subtractive color image data.例文帳に追加

本発明による液晶表示装置は、デルタ配置を採用する液晶表示パネル２と、入力画像データＤｉｎに対して減色処理を行って減色画像データを生成する減色処理回路１２と、減色画像データに応答して液晶表示パネル２を駆動するデータ線駆動回路１８とを備えている。 - 特許庁

This circuit is added with an exclusive OR circuit EXOR1 input with an output data (observation point A) of a combination logic circuit LGB1, and an output data (observation point B) of a combination logic circuit LGB2, and a scan flip-flop circuit SFF4 input with an output data from the exclusive OR circuit EXOR1 in a data input terminal DIN, in addition to a conventional circuit.例文帳に追加

組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を従来の回路に追加した。 - 特許庁

A back-light control unit 304 determines a target luminance of a back light from input image data Din, and generates an intermediate luminance using a nonlinear function NLF decreasing in variation amount with time to vary the luminance of the back light when the difference between the current luminance of the back light and the target luminance is equal to or larger than a predetermined value.例文帳に追加

バックライト制御部３０４は、入力画像データＤｉｎからバックライトの目標輝度を決定し、バックライトの現在の輝度と目標輝度との差が所定値以上の場合は、時間の経過に応じて変化量が減少する非線形関数ＮＬＦを使用して中間輝度を生成し、バックライトの輝度を変化させる。 - 特許庁

For example, there are provided: a clock data determination circuit CD_JGE for receiving an input data signal DIN and a clock signal CLK to output a reproduction data signal DATA and phase comparison signals EARLY, LATE; and a clock signal generation circuit CLK_GEN generating the CLK, where a phase is corrected based on EARLY, LATE.例文帳に追加

例えば、入力データ信号ＤＩＮとクロック信号ＣＬＫを受けて再生データ信号ＤＡＴＡおよび位相比較信号ＥＡＲＬＹ，ＬＡＴＥを出力するクロック・データ判定回路ＣＤ＿ＪＧＥと、ＥＡＲＬＹ，ＬＡＴＥに基づいて位相を修正したＣＬＫを発生するクロック信号発生回路ＣＬＫ＿ＧＥＮを設ける。 - 特許庁

When the user checks out, a reception management part 16 inputs the customer room number, room entry time, and exiting time and then a main gathering part 13 receives the singing history data from the subordinate gathering part 12A; and a POS register 14 generates a bill according to the room entry time and customer number and the singing history data and standard music number data are store din a singing history database 21.例文帳に追加

チェックアウト時に、受付管理部１６において、客室番号、入室時刻、及び退室時刻を入力すると、メイン収集部１３はサブ収集部１２Ａから歌唱履歴データを取り込み、入退室時刻及び客室番号に基づいて、ＰＯＳレジ１４が請求書を作成し、歌唱履歴データ及び定番曲データが歌唱履歴データベース２１に格納される。 - 特許庁

This composite fabric prepared by laminating and bending a polyurethane film to a fiber base fabric through a polyurethane adhesive is characterized in that a peel strength between the base fabric and the film in the composite fabric is ≥3 N/inch and the detection amount of an organic tin compound is ≤0.05 ppm, when the fabric is measured by a method defined by DIN 38407-13.例文帳に追加

繊維基布に、ポリウレタン接着剤を介して、ポリウレタンフィルムを接着積層させてなる複合布帛であって、該複合布帛における基布とフィルムとの剥離強力が３Ｎ／インチ以上であり、且つ該布帛をＤＩＮ３８４０７−１３に規定される方法に従って測定した際の有機スズの検出量が０．０５ｐｐｍ以下である。 - 特許庁

A current supply circuit 10 includes a bit select circuit 40 selectively outputting even-numbered bits or odd-numbered bits of eight bit image data DIN in accordance with a control signal SD, and supplies a gray-scale current Idat corresponding to the bits outputted from the bit select circuit 40 to a pixel 100.例文帳に追加

電流供給回路１０は、制御信号ＳＤに応じて、８ビットの画像データＤＩＮの偶数ビットおよび奇数ビットの一方を選択的に出力するビット選択回路４０を含み、ビット選択回路４０から出力されたビットに応じた階調電流Ｉｄａｔを画素１００へ供給する。 - 特許庁

Input/output processing parts 101-104 of an A/V server 1 add command data to an input data DIN in a time slot period allotted from a time slot generation circuit 20, and transfer the data to all RAID parts 301-305 via a bus 50.例文帳に追加

Ａ／ＶサーバにおいてＲＡＩＤ（Redundant Arrays of Inexpensive Disks）部は、任意のタイムスロット期間に、ハードディスクドライブ（以下、ＨＤＤと記す。）のヘッドをシークさせ、映像・音声ファイルＦＬ_Cの処理対象領域ＦＬ_C1にアクセスして処理を実行した後、アフタートリートメントシーク動作を実行し、ＨＤＤのヘッドをホームポジションＺにシークさせる。 - 特許庁

Normal data to be reproduced and the lowest transfer rate table in which the lowest transfer rate which can be reduced within a range without causing under-flow in the buffer memory part for respective capacity of the buffer memory part used for a reproducing apparatus and having a plurality of buffer capacity is recorded are recorded in a read-in region Din of the optical disk.例文帳に追加

再生すべき通常データと、再生装置に用いられ、複数のバッファ容量を有するバッファメモリ部のそれぞれの容量に対して前記バッファメモリ部がアンダフローを生じない範囲で低下させることができる最低転送レートが記録されている最低転送レートテーブルとを光ディスクのリードイン領域Ｄｉｎに記録しておく。 - 特許庁

To provide an image forming apparatus by which a multicolor image having an excellent image quality is freely formed on the surface, back face or both sides of a transfer material without providing the reversing means of the transfer material and also the transfer material such as OHP paper and cardboard is linearly carried din a horizontal direction from its feed to ejection.例文帳に追加

転写材の反転手段を設けることなく、転写材の表面、裏面または両面に高画質の多色画像を自在に形成することができ、ＯＨＰ用紙や厚紙などの転写材をその供給から排出に至るまで水平方向に直線搬送することができる画像形成装置を提供する。 - 特許庁

The decode circuit divides multibit input data (DIN) into at least a first bit group (LBG) and a second bit group (UBG), first sub-decode circuits (SSD0 to SSDk) respectively select one selection target signal/voltage from a selection target signal/voltage group (SIG0 to SIGk) according to the first bit group.例文帳に追加

多ビット入力データ（ＤＩＮ）を少なくとも第１のビット群（ＬＢＧ）および第２のビット群（ＵＢＧ）に分割し、第１のビット群に従って選択対象信号／電圧群（ＳＩＧ０−ＳＩＧｋ）各々から、それぞれ第１サブデコード回路（ＳＳＤ０−ＳＳＤｋ）により、１つの選択対象信号／電圧を選択する。 - 特許庁