1016万例文収録!

「bus」に関連した英語例文の一覧と使い方(431ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

busを含む例文一覧と使い方

該当件数 : 21767



例文

A printer driver 12 of a host 1 determine the kind (form such as bit map, scan line or bus) of a graphics command to be outputted from the priority of object (character, image or graphics) of the print data in a PDL mode discriminating part 13 and memory capacitance usable for interpreting a PDL and performs the PDL translation in that mode.例文帳に追加

ホスト1のプリンタドライバ12はPDLモード判定部13で印刷データのオブジェクト(文字、イメージ、グラフィックス)の優先度とプリンタ2でPDLの解釈に使用し得るメモリ容量とから出力するグラフィックスコマンドの種類(ビットマップ、スキャンライン、パス、等の形式)を決め、そのモードでPDL変換を行う。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路108で終端されると共に、デジタル経路(比較器104、シュミット・トリガ110、遅延選択回路112及びデジタル出力ドライバ114)及びアナログ経路(アナログ・バッファ106、スイッチ116、バス120、アナログ出力バッファ130)に同時に供給される。 - 特許庁

An electron-emitting element PX contributing to displaying is connected with signal line driving circuits 50U and 50D and scanning line driving circuits 60U and 60D, and the electron-emitting element DPX not distributing to displaying restrains emission of an electron since its lower electrode (signal wiring 11) and its upper electrode 13 (scanning line bus wiring 21) have the same electrical potential.例文帳に追加

表示に寄与する電子放出素子PXは信号線駆動回路50U、50Dおよび走査線駆動回路60U,60Dに接続し、表示に寄与しない電子放出素子DPXは、そのの下部電極(信号配線11)と上部電極13(走査線バス配線21)を同じ電位として電子の放出を抑制する。 - 特許庁

An instruction input into a decoder 3a has a description of information for specifying registers in a reader 61, an integer adder 67 and the like as a source and a destination, and information for specifying a transferred immediate value, and a bus master 3 thereby controls transfer motion between the registers in the reader 61, the integer adder 67 and the like.例文帳に追加

デコーダ3aに入力される命令は、読み出し器61や整数加算器67等の具備するレジスタを、転送元および転送先として指定する情報と、転送する即値を指定する情報とが記述され、これによりバスマスタ3は、読み出し器61や整数加算器67等の具備するレジスタ間の転送動作を制御する。 - 特許庁

例文

To provide a signal detection device that facilitates the detection of a malfunction due to a data collision on a data bus difficult to find because it occurs only in a particular situation, by solving the problem where it takes a long time to correct malfunctions due to design errors, improper contact and the like in a system using a microcomputer.例文帳に追加

マイクロコンピュータを用いたシステムにおいて、設計ミスや接触不良などによる不具合動作の修正に時間がかかっている状況を解決し、特定の状況に対してのみ発生し発見が困難なデータバス上のデータ衝突による不具合動作の検出を容易にする信号検出装置を提供することを目的とする。 - 特許庁


例文

An electrical junction box has a wiring board 30 incorporated in housings, bus bars 40 wired on the wiring board 30, a connector block 60 which is fixed to the housing and mated with a corresponding external apparatus, and tab terminals 50 whose tip parts are brought into contact with terminals on the apparatus side.例文帳に追加

本発明の電気接続箱は、ハウジング内に組み付けられる配線板30と、この配線板30に配設されるバスバー40と、ハウジングに固定されて相手側の機器と嵌合するコネクタブロック60と、このコネクタブロック60に機器が嵌合したときに機器側の端子と先端部が接触するタブ端子50とを備える。 - 特許庁

When input image data exceed the data quantity in a range expected by the counter, an image bus control means ignores the control signal of the counter and handles the first image synchronization signal 301 as a trigger signal or an enabling signal for controlling the image input instead of it, thereby such a large data quantity of image data as to further exceed the expected range can be inputted.例文帳に追加

入力画像データが、カウンターにより予定されている範囲のデータ量を超えた場合、画像バス管理手段はカウンターの制御信号を無視し、その代わりに、第1の画像同期信号301を、画像入力を制御するためのトリガ信号またはイネーブル信号として扱い、それによって、予定される範囲を遙かに超えるデータ量の画像データの入力を可能とする。 - 特許庁

In the integrated battery wherein at least 2 or more unit cells are coupled, by deforming a bus bar to connect the tabs installed at least 1 or more series circuit coupling sites to couple the unit cells in series and to connect the tabs installed at the terminals of the unit cells, the coupled unit cells are housed and installed within the size of the final battery pack.例文帳に追加

少なくとも2以上の素電池を連結した組電池において、前記素電池を直列に連結する少なくとも1以上の直列連結部位に設けられ、前記素電池の端子に設けられたタブ間を接続するバスバーを変形することにより、連結した素電池を最終組電池のサイズに収装した。 - 特許庁

To optionally select and set each function part as a control target even when a controlling device always fixes a submit_ID in an AV/C command to zero and transmits the submit_ID in a device to be controlled connected to a serial bus of an IEEE1394 standard and provided with a plurality of function parts defined as one and the same subunit type.例文帳に追加

IEEE1394規格のシリアルバスに接続され、同一のサブユニットタイプとして規定される複数の機能部を備えた被制御機器において、制御機器がAV/Cコマンド中のSubunit_IDを常に0に固定して送信するものであっても、各機能部を制御対象として任意に選択設定できるようにする。 - 特許庁

例文

In a device connecting a FPGA 4 for downloading data from a data storage device 6 with a LAN communication device 5 through a local bus, the data storage device 6 is served as a rewritable EEPROM for remotely writing the update data into the FPGA, and a communication device receives the update data of the FPGA for remote maintenance to write the update data into the EEPROM.例文帳に追加

データ格納用デバイス6からデータをダウンロードするFPGA4と、LAN通信デバイス5とをローカルバスで接続した装置において、FPGAに更新データをリモート書込みするため、データ格納用デバイス6を再書込み可能なEEPROMとし、リモートメンテナンス時に通信デバイスでFPGAの更新用データを受信し、この更新用データをEEPROMに書込む。 - 特許庁

例文

The security bit part 132c is set when an encryption instruction code stored in a main storage memory 160 is encoded and held in the instruction code holding part 131, and outputs data with all bit values 0 by an OR circuit 136 when accessing to the instruction code holding part 131 through an I/O bus S120iob.例文帳に追加

セキュリティビット部132cは、主記憶メモリ160に記憶された暗号化命令コードが復号化されて命令コード保持部131に保持された場合にはセットされ、I/OバスS120iobを介して命令コード保持部131にアクセスした場合に、OR回路136によって全てのビットの値が0のデータが出力される。 - 特許庁

A communication control device performing communication with another device wirelessly or wiredly includes a communication unit for generating reception data from a signal received from the other device and a transfer unit for performing data transfer from the communication unit to a main memory unit and an auxiliary memory unit connected to a bus different from that of the main memory unit by direct memory access (DMA).例文帳に追加

他機器との間で無線または有線による通信を行う通信制御装置は、他機器から受信した信号から受信データを生成する通信部と、通信部から主記憶部と主記憶部とは異なるバスに接続された補助記憶部とへDMAによるデータ転送を行う転送部とを有する。 - 特許庁

When an address corresponding to the defective memory cell A of the main memory cell is selected, the main memory cell is separated from a sense amplifier, and the memory cell A of a spare memory being a substitute of this defective memory cell A is selected, read out to the sense amplifier, and the read-out data of this sense amplifier are outputted to a data bus.例文帳に追加

主メモリセルの不良メモリセルAに対応するアドレスが選択されたときには、主メモリセルがセンスアンプから切り離されると共にこの不良メモリセルAの代替えの予備メモリのメモリセルAが選択されてセンスアンプに読み出され、このセンスアンプの読みだしデ−タをデ−タバスに出力する。 - 特許庁

The apparatus for collecting the multi-point data comprises a plurality of the measurement modules that transfer the measured data to a main module after the data is measured according to a measurement start command, and is an improved data collecting device for the multi-point having a main module and the plurality of the measurement modules connected with an exclusive bus.例文帳に追加

本発明は、メインモジュールからの測定開始のコマンドに従って測定を行い、測定データをメインモジュールに出力する測定モジュールを複数具備し、メインモジュールと複数の測定モジュールとを専用バスで接続した多点データ収集装置に改良を加えたものである。 - 特許庁

In the integrated control system comprising a control station executing control of a plant and a safety control station executing a stop operation to a trip request from the plant, which are connected to a common control bus to communicate with a host station, the control station and the safety control station have a common module configuration so as to be replaceable by the shared maintenance replacement module.例文帳に追加

プラントの制御を実行する制御ステーションと、プラントからのトリップ要求に対して停止操作を実行する安全制御ステーションとが共通の制御バスに接続されて上位ステーションと通信する統合制御システムにおいて、 前記制御ステーション及び前記安全制御ステーションは、共通のモジュール構成を有し、共通の保守交換用モジュールにより交換可能とされる。 - 特許庁

The data bus switching control section 801 allows both the processing sections to execute independent operations and carries out output processing on the basis of an externally captured image while the image obtained by the pre-stage image processing section 20a is externally given thereby realizing a printout function on the basis of the externally captured image data while executing scanning, image storage and network output functions.例文帳に追加

両者に独立した動作を実行させることで、前段画像処理部20aにて得られる画像を外部に渡しつつ、外部から取り込んだ画像に基づいて出力処理を行なうことで、スキャン&画像蓄積やネットワーク出力機能を実行しつつ、外部から取り込んだ画像データに基づくプリント出力機能を実現する。 - 特許庁

To improve a space-saving for turn at a terminal end and to perform a secured change of travel direction for an automatic joint vehicle such as an automatic travel joint bus, applicable to a shuttle service transport system on a single route having terminal ends and intermediate terminals like a transport system in airport terminal wings.例文帳に追加

本発明は例えば空港ターミナルウィング間輸送システムのように両端及び中間に駅のある単線路を往復運転する輸送システムに適用しうる自動走行連結バス及びその進行方向切り替え方法に関し、終端駅における折り返しスペースの省スペース化及び確実な進行方向切り替えを実現することを課題とする。 - 特許庁

The sequence controller 30 sets the busy bit of a status register in the TFR 12, waits the passage of a device existence detection period TA on the side of the SATA bus, and then, sets a device non-existence code in the status register of the TFR 12 when the non-existence of the SATA device 4 is detected after the period TA elapses.例文帳に追加

シーケンスコントローラ30は、ハードリセット後、TFR12のステータスレジスタのビジービットをセットして、SATAバス側でのデバイス存在検知期間TAの経過をウェイトし、期間TAが経過した後に、SATAデバイス4が非存在であることが検知された場合に、TFR12のステータスレジスタにデバイス非存在コードを設定する。 - 特許庁

In the analog transmission system, the exciting circuit 11 and signal processing circuit 12 are connected in series to signal lines LA and LB by using the switches 14A-14E and, in the field bus system, the circuits 11 and 12 are connected in parallel with the signal lines LA and LB by using the switches 14A-14E.例文帳に追加

このとき、アナログ伝送方式では、スイッチ14A〜14Eを用いて励磁回路11および信号処理回路12を信号線LA,LBに対して直列接続し、フィールドバス方式では、スイッチ14A〜14Eを用いて励磁回路11および信号処理回路12を信号線LA,LBに対して並列接続する。 - 特許庁

In the case of connecting a plurality of the video output devices and a single video receiver via the digital interface to constitute the network, the video receiver is made a route node without exception, and the plurality of video output devices are connected to form a tree-like topology bus having hierarchies not more than a prescribed number with the video receiver as the vertex.例文帳に追加

ディジタルインターフェースを介して複数の映像出力装置と1台の映像受信装置とを接続してネットワークを構成する場合、映像受信装置が必ずルートノードとなり、前記映像受信装置を頂点に前記複数の映像出力装置を所定の数以下の階層を有するツリー状のトポロジーバスにする。 - 特許庁

To provide a protective circuit capable of preventing the malfunction of a device or the deterioration of a semiconductor possessed by the device even in the connection of a host-side device laid in a power supply ON state to an external device with ATAPI as interface laid in a power supply OFF state through a signal line such as control bus or the like.例文帳に追加

ホスト側の装置にのみ電源が入っており、ATAPIをインターフェイスとする外付け用のデバイスには電源が入っていない状態において両者がコントロールバス等の信号線を介して接続された場合であっても、デバイスの誤動作、またデバイスが有する半導体の劣化を防ぐことができる保護回路を提供する。 - 特許庁

Concerning these system and method, a link active schedule 128 is stored in a master link active scheduler 120 and when the link active schedule is received in the master link active scheduler, the latest link active schedule is automatically transmitted from the master link active scheduler 120 to a backup link active scheduler 122 by a data bus 124.例文帳に追加

システムおよび方法は、マスタリンクアクティブスケジューラ(120)内にリンクアクティブスケジュール(128)を記憶し、前記マスタリンクアクティブスケジューラにおいて前記リンクアクティブスケジュールを受け取ると、データバス(124)によって前記マスタリンクアクティブスケジューラから前記バックアップリンクアクティブスケジューラ(122)に最新のリンクアクティブスケジュールを自動的に送信する。 - 特許庁

The bus bar 10 and the circuit board 30 are brought together through an insulating layer, while the measurement points 11p, 12p are connected to the detection circuit.例文帳に追加

入力端子部11及び出力端子部12を有する電流検出用バスバー10と、その特定の計測点11p,12p間の電圧降下を計測して電流検出信号を出力する検出回路が組み込まれた回路基板30とを備え、当該バスバー10と回路基板30とを絶縁層を介して貼り合せるとともに前記計測点11p,12pを前記検出回路に接続することにより、電流センサを構成する。 - 特許庁

Immediately after activation, an address for selection from an address generation circuit 18 and an Arcnet controller control signal for selection from an Arcnet controller control signal generation circuit 20 are respectively supplied through switching circuits 22 and 24 to the Arcnet controller 16 and the bus form and the CPU system are selected.例文帳に追加

起動直後にはアドレス発生回路18からの選択用アドレスおよびArcnetコントローラ制御信号発生回路20からの選択用Arcnetコントローラ制御信号がそれぞれ切替回路22および24を介してArcnetコントローラ16に与えられバス形式およびCPU系が選択される。 - 特許庁

The module 311 inputs, after a lapse of a third period calculated by multiplying the period by a predetermined positive integer, data corresponding to the address which is output by a slave device to the bus 100 within a fourth period after reduction of the second period from the period successively to the third period.例文帳に追加

内部処理モジュール311は、第2の期間に続いて、予め定められた正の整数を周期に乗じた第3の期間が経過した場合に、第3の期間に続いて、周期から前記第2の期間を差し引いた第4の期間内に、当該アドレスに対応するデータであって、スレーブ装置がバス100に出力したデータを入力する。 - 特許庁

The path redundant driver 4 has a function for requesting of the storage subsystem information of a host bus adapter that previously requests load distribution from the storage subsystem 10, information for specifying a host connection port of a load distribution destination, or the like and includes a function for executing load distribution of each host connection port.例文帳に追加

このパス冗長化ドライバ4は、ストレージサブシステム10に対し予め負荷分散が要求されるホストバスアダプタの情報,負荷分散先のホスト接続ポートを特定する情報等,をストレージサブシステムに要求する機能を有し且つ各ホスト接続ポートに対する負荷分散を実行する機能を、備えている。 - 特許庁

A second electrode 200 comprises: a second transparent electrode 201; a third transparent electrode 202; and a second bus electrode 210 that is arranged between the second transparent electrode 201 and the third transparent electrode 202 and that is electrically connected to each of the second transparent electrode 201 and the third transparent electrode 202.例文帳に追加

第2の電極200は、第2の透明電極201と、第3の透明電極202と、第2の透明電極201と第3の透明電極202との間に配置され且つ第2の透明電極201および第3の透明電極202のそれぞれと電気的に接続された第2のバス電極210とを有する。 - 特許庁

When a data processing unit 302 is to write the processing data through a data bus 303 into a data memory 301, the processing data are scrambled by a scramble means 305 of the data processing unit 302 and the processing data are descrambled by a descramble means 306 of the data processing unit 302.例文帳に追加

データ処理ユニット302がデータバス303を介してデータメモリ301に処理データをデータ書込するとき、データ処理ユニット302のスクランブル手段305が処理データをスクランブルし、データ読出するときは、データ処理ユニット302のデスクランブル手段306が処理データをデスクランブルする。 - 特許庁

An entry 21 in the table 20 is allocated to each page 11, logical addresses applied to an address bus are divided into page offet addresses 111 and logical page addresses 110 and the table 20 is referred to by a logical page address to check which page correspond to the logical page address.例文帳に追加

それぞれのページに対しアドレス変換テーブルにエントリ21を割り当て、かつアドレスバス100に与えられた論理アドレスを、ページオフセットアドレス111と論理ページアドレス110に分割し、論理ページアドレスによりアドレス変換テーブル20を参照することで、どのページに対応するかを調べる。 - 特許庁

Provided is a resource control means for controlling which transmitter stations simultaneously operate in the active mode in a data bus system and if a transmitter station does not have transmission capacity enough for transmission simultaneous with a data stream of another active transmitter station, the transmitter station is controlled so as not to be switched to the active mode.例文帳に追加

データバスシステムにおいて、どの送信ステーションが同時にアクティブモードで動作するかを制御するリソース制御手段を備え、送信ステーションが他のアクティブな送信ステーションのデータストリームと同時に送信するのに十分な伝送容量がなければ、該送信ステーションがアクティブモードに切り換えられないように制御する。 - 特許庁

Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.例文帳に追加

サンプリング率変換器102の入力元や出力先として、バッファメモリ101とプロセッサバス103とを切り替える、入力切替手段104及び出力切替手段105を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁

In the junction box for the automobile which has a power system where fuse upstream wiring and fuse downstream wiring are connected with each other via a fuse, the upstream side of the fuse is composed of individual bus bars, and the downstream side of the fuse is composed of a general-purpose terminal and a cable.例文帳に追加

ヒューズ上流側配線とヒューズ下流側配線とがヒューズを介して接続された電源体系を有する自動車用ジャンクションボックスにおいて、ヒューズ上流側が個別のバスバーで構成され、ヒューズ下流側が汎用端子と電線で構成されたことを特徴とする自動車用ジャンクションボックス。 - 特許庁

A printer 104 connected to copying machines 103, 106 and an image data controller 102 through an IEEE 1394 bus checks an option state and a job state and broadcasts its state to other device in an isochronous mode when the state is subject to change from the transmission of a preceding state or a prescribed time elapses from the preceding transmission.例文帳に追加

IEEE1394バスで複写機103,106、画像データコントローラ102に接続されたプリンタ104は、そのオプションの状態及びジョブの状態をチェックし、前回状態を送信したときから状態が変化している場合、あるいは、前回送信から所定時間経過している場合に、その状態をアイソクロナスモードで他の機器にブロードキャスト送信する。 - 特許庁

The facilities 1 are provided with the operation situation display device 3 displaying the operation situation of the fixed-route buses so that bus users can grasp the operation situation of the fixed-route buses in the facilities by just looking the operation situation display device 3 so that the users can utilize the facilities while grasping the arrival time of the fixed-route buses.例文帳に追加

施設1に路線バスの運行状況を示す運行状況表示装置3を設けることにより、バス利用者はこの運行状況表示装置3を見れば、施設1内においても路線バスの運行状況が把握できるため、路線バスの到着時間を把握しつつ、施設を利用することができる。 - 特許庁

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means.例文帳に追加

マイクロプロセッサにバス接続された書き換え可能な第1のメモリと、リードライトユニットとの電磁結合により制御される第2のメモリを備え、前記第2のメモリに記憶されたデータを前記第1のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第1のメモリに基づいて前記マイクロプロセッサが動作する。 - 特許庁

A peripheral chip module 30 is provided with a display data RAM 31 to be accessed by being designated by the address in the prescribed address range and a data transfer interface 33 which is connected via a bus 37 with the RAM 31 for address-designating the RAM 31 by the address transferred from the outside and performing access to the RAM 31.例文帳に追加

周辺チップモジュール30は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データRAM31と、RAM31とバス37で接続され外部から転送されてきたアドレスでRAM31をアドレス指定してRAM31をアクセスするデータ転送インタフェース33とを有する。 - 特許庁

According to the present invention, a data transfer device can be provided which can prevent decrease in data transfer throughput by registering data in a cache in advance when a channel hardware including a PCI-e bus interface is mounted on the mainframe, and also can reflect data update within the main memory.例文帳に追加

本発明によれば、PCI−eバスインタフェースを具備するチャネルハードウェアをメインフレームに搭載する際、データを先行してキャッシュに登録することでデータ転送のスループット低下を防止することができ、且つ主記憶内のデータ更新を反映することが可能なデータ転送装置を提供できる。 - 特許庁

To obtain a network system which searches a required resource from a platform mounted with application and the other platforms when the application requests the required resource, and which provides the resource to the application in the form of connecting the resource to a computer bus.例文帳に追加

アプリケーションが必要なリソースを要求した場合、アプリケーションが載っているプラットフォームおよび他のプラットフォームの中から必要なリソースを探し出すとともに、リソースをコンピュータ・バスに接続させた形式でアプリケーションに提供するようにしたネットワーク装置を提供すること。 - 特許庁

To further improve efficiency in delivering an article by communicating with a plurality of vehicles by an operation management center by reasonably combining two delivery (cargo collection) route systems of a route bus system and a taxi system, and easily and securely handling a communication means in communicating artificially.例文帳に追加

路線バス方式およびタクシー方式の2つの配送(集荷)ルート方式を合理的に組み合わせ、運行管理センタにて複数の車両に対して通信が行なえるようにすると共に、この通信を人為的に行なうにあたって、通信手段の取扱が容易で且つ確実に行い得るようにすることにより、物品の配送のより一層の効率化を達成すること。 - 特許庁

In an information processing system, a plurality of information processors (for instance, home server 3 and video recorder 5) having a storage means for storing main information and attribute information on the main information are mutually connected via a network (bus 4), and the main information can be used between the plurality of information processors mutually.例文帳に追加

情報処理システムは、主情報およびこの主情報の属性情報を記憶する記憶手段を有する複数の情報処理装置(例えばホームサーバ3およびビデオレコーダ5)がネットワーク(バス4)を介して互いに接続され、主情報を複数の情報処理装置間で互いに使用可能である。 - 特許庁

This system is provided with signal processors 3, 4 and 5 for descramble processing and a receiver 2 for performing common processings such as demodulation, encoding, demultiplex processings when plural broadcast signals, including a hierarchy needing different scramble processings and a hierarchy capable of common demodulation, encoding, demultiplex processings, etc., are transmitted and received on a bus 1.例文帳に追加

異なるスクランブル処理を必要とする階層と共通の復調やエンコード、デマルチプレクス処理等が可能な階層とを含んでなる複数の放送信号を、バス1上で送受する場合において、デスクランブル処理を行うための信号処理装置3,4,5と、復調やエンコード、デマルチプレクス処理等の共通な処理を行う受信装置2とを備える。 - 特許庁

The front substrate of the plasma display panel is composed of an upper glass substrate 11, a transparent electrode 12 and a bus electrode 13 formed on the upper glass substrate 11, an upper dielectric layer 14B to which colorant is added, and a protection layer 15 formed on the upper dielectric layer 14B.例文帳に追加

プラズマディスプレイパネルの前面基板は、上部ガラス基板11と、該上部ガラス基板11上に形成された透明電極12及びバス電極13の上から上部ガラス基板11全面に形成される、着色剤が添加された上部誘電体層14Bと、該上部誘電体層14B上に形成された保護膜15とから構成されている。 - 特許庁

The plasma display component, consisting of a front substrate with bus electrodes formed as a first electrode as well as a rear substrate with address electrodes as second electrodes, barrier ribs, and a phosphor layer formed, has a third electrode formed on the surface and/or the inside of the barrier ribs, and the plasma display uses the same.例文帳に追加

第1の電極としてバス電極が形成された前面基板、ならびに第2の電極としてのアドレス電極、隔壁、および蛍光体層が形成された背面基板からなるプラズマディスプレイ部材であって、隔壁の表面および/または内部に第3の電極が形成されていることを特徴とするプラズマディスプレイ部材、およびそれを用いたプラズマディスプレイである。 - 特許庁

In electronic equipment 20, when a bus reset signal or a reset command is input from a host device 1, a device controller 30 judges whether or not IDE initialization processing is under execution, and continues the IDE initialization processing under execution if under execution, or starts the IDE initialization processing otherwise.例文帳に追加

電子機器20において、デバイスコントローラ30は、ホスト装置1からバスリセット信号やリセットコマンドが入力されると、IDE初期設定処理を実行中かを判断し、実行中ならば実行中のIDE初期設定処理を継続し、実行中でないならばIDE初期設定処理を開始する。 - 特許庁

Each of these two controllers processes, for example, posted memory write preferentially to all other transactions and operates so that adequate ordering control is performed as a logically single PCI-PCI bridge 300 irrelevantly to the state of the PCI bus connected to the other controller.例文帳に追加

そして、この2つのコントローラそれぞれは、たとえばポステッド・メモリ・ライトを他のすべてのトランザクションよりも優先して処理する等、他方のコントローラに接続されたPCIバスの状態に拘わらずに、論理的に単一のPCI−PCIブリッジ300として適切なオーダリング制御が行われるべく動作する。 - 特許庁

The initiator device can execute a RDMA action to the target device by direct read or write from or to the RDMA area, and executes a read from a confirmation area related to the RDMA area of the target device in a memory area of the first bus in order to obtain access confirmation information for a RDMA transaction.例文帳に追加

イニシエータデバイスは、RDMA領域から直接読み取り又は書き込むことによってターゲットデバイスに対してRDMA動作を実行することができ、RDMAトランザクションに関するアクセス確認情報を取得するには、第1バスのメモリ領域内のターゲットデバイスのRDMA領域に関連する確認領域から読み取りを実行する。 - 特許庁

To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.例文帳に追加

1台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁

A plant server 2 acquires the plant data from the plant 1 via a plant bus communication network 11 and stores the date in a plant database 21, and a simulation device 3 acquires the plant data from the plant server 2 via an interface 34a for the server and converts the data into simulation data to run simulation.例文帳に追加

プラントサーバ2は、プラント1からプラントデータをプラントバス通信網11を介して取得し、プラントデータベース21に格納しておき、シミュレーション装置3は、サーバ用インターフェイス34aにより、プラントサーバ2からプラントデータを取得し、これをシミュレーションデータに変換して、シミュレーションを実行するようにした。 - 特許庁

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions.例文帳に追加

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの3段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ14で条件実行命令をデコードする際には、条件が一致することを想定してレジスタAの値をデータバス上にのせる。 - 特許庁

例文

To save a bandwidth of synchronous transfer required for transmission of asynchronous data by enabling transferring asynchronous data at the most efficient transfer rate between a transmitter side target device and a receiver side target device connected in point-to-point in a controller device to be connected to a bus.例文帳に追加

バスに接続されるコントローラ機器において、ポイントツーポイント接続された送信側のターゲット機器と受信側のターゲット機器との間で最も効率のよい転送レートでアシンクロナスデータを転送できるようにして、アシンクロナスデータの送信に必要な同期転送の帯域幅を節約する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS