1153万例文収録!

「capacitance method」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > capacitance methodに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

capacitance methodの部分一致の例文一覧と使い方

該当件数 : 1159



例文

To provide a laminated electronic part whose mass production is easy, in which deviation of a conductor pattern is small and an inductance value and a capacitance value of narrow tolerance can be obtained, and to provide a laminated electronic part module and a manufacturing method of them.例文帳に追加

量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値や容量値が得られる積層電子部品と積層電子部品モジュールとこれらの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a multilayer capacitor, which can accurately control a gap between electrode films with a relatively low cost, and also to provide a multilayer capacitor which has a small capacitance decrease rate due to surge.例文帳に追加

比較的低コストで電極膜同士の間隙を正確に制御できる積層型コンデンサの製造方法、およびサージによる容量の減少率が小さい積層型コンデンサを提供する。 - 特許庁

To provide an inexpensive field effect transistor and its manufacturing method, in which a moisture prevention process around a gate by thick film lamination of a moisture-proof insulating film is performed, and an increase of gate capacitance is suppressed.例文帳に追加

耐湿絶縁膜の厚膜積層によるゲート周りの防湿処理が施され、且つ、ゲート容量増大を抑制する安価な電界効果型トランジシタとその製造方法を提供する。 - 特許庁

To provide a capacitor manufacturing method for a semiconductor element wherein a surface doping concentration of HSG(Hemispherical Grain) is maximized to improve all of the capacitance characteristics of a DRAM element and B.V (break down voltage) characteristics.例文帳に追加

HSG(Hemispherical Grain)の表面ドピング濃度を極大化してDRAM素子のキャパシタンス特性とB・V(break down voltage)特性の全てを向上させることができる半導体素子のキャパシタ製造方法を提供する。 - 特許庁

例文

To appropriately supply signals to each of auxiliary capacitance wires divided into two channels in an active matrix substrate to be used for a liquid crystal display device and so on driven with a DOT drive method.例文帳に追加

DOT駆動方式される液晶表示装置などに用いられるアクティブマトリクス基板において、2系統に分けられた補助容量配線のそれぞれに対して適切に信号を供給する。 - 特許庁


例文

To provide a semiconductor device wherein the electrode capacitance of its each external electrode formed on a thin silicon substrate is suppressed to be low and the warping quantity of the silicon substrate is suppressed to be small, and to provide a method of manufacturing the same.例文帳に追加

薄いシリコン基板上に形成する外部電極の電極容量を低く抑え、且つ、シリコン基板の反り量を小さく抑えた半導体装置及びその製造方法を提供する。 - 特許庁

To provide an image forming device for forming an image faithful to an input video signal by reducing a gradation expression error caused by capacitance between adjacent wirings, and to provide a driving method thereof.例文帳に追加

隣接する配線間の静電容量に起因する階調表現の誤差を軽減し、入力映像信号に忠実な画像を形成する画像形成装置及びその駆動方法の提供。 - 特許庁

To provide a method of manufacturing an SGT capable of obtaining a structure for reducing resistances of a source and a drain, a structure for reducing a parasitic capacitance, a desired gate length, desired configurations of the source and drain, and a desired diameter of a columnar semiconductor.例文帳に追加

ソース、ドレインの低抵抗化及び寄生容量の低減化のための構造、所望のゲート長、ソース、ドレイン形状、柱状半導体の直径が得られるSGTの製造方法を提供する。 - 特許庁

To provide a method for producing activated carbon which can reduce the corrosion of an apparatus by alkali, and has excellent capacitance as well, and to provide an electrode for an electric double layer capacitor in which the activated carbon is formed.例文帳に追加

アルカリによる装置の腐食を低減することができ、しかも静電容量に優れる活性炭の製造方法及び該活性炭を成形した電気二重層キャパシタ用電極を提供すること。 - 特許庁

例文

To provide a method for producing activated carbon which can reduce the corrosion of an apparatus by alkali, and has excellent capacitance as well, and to provide an electrode for an electric double layer capacitor in which the activated carbon is formed.例文帳に追加

アルカリによる装置の腐食を低減することができ、しかも静電容量に優れる活性炭の製造法及び該活性炭を成形した電気二重層キャパシタ用電極を提供すること。 - 特許庁

例文

To provide a wiring design method of a semiconductor integrated circuit which can adjust capacitance formed by adjacent two signal lines and a delay value of a signal running in a signal line.例文帳に追加

本発明は、隣接する2本の信号線が形成するキャパシタンスと、信号線を流れる信号の遅延値を調整することができる半導体集積回路の配線設計方法を提供する。 - 特許庁

To provide a semiconductor device, wherein the occurrence of a short circuit between the semiconductor device and an adjacent trench capacitor is prevented, while increasing the capacitance of the trench capacitor, and to provide a manufacturing method thereof.例文帳に追加

本発明の目的は、トレンチキャパシタの容量を増加させつつ、隣接するトレンチキャパシタとの間でのショートの発生を防止した半導体装置およびその製造方法を提供することにある。 - 特許庁

A method and structure of increasing the area of a trench and a flat integrated circuit capacitor and the capacitance use silicon nodules 105 adhered to a seed layer 20 comprising a thin dielectric.例文帳に追加

トレンチと平坦な集積回路キャパシタとの面積およびキャパシタンスを増大させる方法および構造は、薄い誘電体よりなるシード層20に付着されるシリコン・ノジュール105を用いている。 - 特許庁

To provide a semiconductor simulation apparatus and a semiconductor simulation method capable of calculating, with high accuracy, a gate-drain capacitance when source-drain voltage of a MOS transistor is not 0 V.例文帳に追加

MOSトランジスタのソース・ドレイン間電圧が0Vでない場合のゲート・ドレイン間容量を高精度に算出することができる半導体シミュレーション装置および半導体シミュレーション方法を提供する。 - 特許庁

To obtain a voltage nonlinear resistor which has small capacitance, a voltage nonlinear coefficient α being high and a low varistor voltage, a manufacturing method of the resistor, and a varistor using the voltage nonlinear resistor.例文帳に追加

静電容量が小さく、電圧非直線係数αが高く、バリスタ電圧が低い電圧非直線抵抗体及びその製造方法、並びに、この電圧非直線抵抗体を用いたバリスタを得る。 - 特許庁

The equivalent oxidation film thickness CET, maximum capacitance Cox, flatband voltage Vfb, and other property of the semiconductor wafer or the sample are measured from the measured reaction using inductive method.例文帳に追加

帰納法を利用して、この測定された反応から、半導体ウエハ又はサンプルの等価酸化膜厚CET、最大キャパシタンスCox、フラットバンド電圧Vfb及びその他の特性が測定される。 - 特許庁

To provide a method for manufacturing electrode foil for aluminum electrolytic capacitor which has effectively improved static electricity capacitance of the electrode foil by improving pit density and pit growth property.例文帳に追加

ピット密度及びピット成長性の向上により、効率良く電極箔の静電容量を向上させたアルミ電解コンデンサ用電極箔の製造方法を提供することを目的とするものである。 - 特許庁

To provide a method by which a very small capacitance element having a large electrostatic capacity can be formed by making a dopant stably injectable into the HSG(hemispherical grains) of a lower electrode at a high concentration.例文帳に追加

下部電極のHSG中に高濃度でドーパントを安定して注入できるようにすることにより、大きな静電容量を有する微小容量素子を形成する方法を提供する。 - 特許庁

To provide the manufacturing method of etching foil for aluminum electrolytic capacitor, capable of uniformly etching an aluminum foil, of yielding high electrostatic capacitance, and of obtaining an etching foil having robust folding strength.例文帳に追加

アルミニウム箔のエッチングを均一に行うことができ、高い静電容量が得られ、かつ、折曲強度の強いエッチング箔を得ることができるアルミニウム電解コンデンサ用エッチング箔の製造方法を提供する。 - 特許庁

To provide a technology by which a signal is supplied by using a self-measuring method and a sense amplifier is turned on, and multi-memory cells in a duplication column are made approximately the same capacitance as a reference bit line.例文帳に追加

自己計測方法を使って信号を供給し、センス増幅器をオンにする技術を取り入れ、重複列内の多数メモリセルを標準ビット線と略同等なキャパシタンスにする技術を提供する。 - 特許庁

To provide an electrostatic capacitance-type input device, a method of manufacturing the electrostatic capacitance-type input device and an electro-optical device with an input function capable of electrically connecting a common flexible wiring substrate to an electrode for position detection and a shield electrode that are provided at mutually opposite sides of a substrate for an input device.例文帳に追加

入力装置用基板に対して互いに反対側に設けられた位置検出用電極およびシールド電極に対して共通のフレキシブル配線基板を電気的に接続することのできる静電容量型入力装置、静電容量型入力装置の製造方法、および入力機能付き電気光学装置を提供すること。 - 特許庁

To provide a cleaning medium and method for detecting the cleaning medium comprising a constitution wherein each particle has an electric property equivalent to a resonant circuit; more specifically to provide the cleaning medium and the method for detecting the cleaning medium comprising a parallel resonant circuit consisting mainly of a coil element and a parasitic capacitance element as constituent elements.例文帳に追加

個々の粒体に共振回路と等価な電気的特性を有する構成を備える、具体的には、構成要素としてコイル要素と、寄生容量からなる並列共振回路を備える洗浄媒体および洗浄媒体検知方法を提供する。 - 特許庁

To provide a method for forming a ferroelectric film exhibiting sufficient polarization characteristics even in the case of a microvolume indispensable to obtain a high integration semiconductor memory device, and to provide a method for manufacturing the semiconductor memory device employing the ferroelectric film as a capacitance insulating film.例文帳に追加

高集積半導体記憶装置の実現に不可欠な微小体積においても、十分な分極特性を有する強誘電体膜の形成方法及びその強誘電体膜を容量絶縁膜とする半導体記憶装置の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a load capacitance built-in type oscillator having structure, in which a capacitor element and a piezoelectric resonator element are stacked, the method by which an oscillation frequency can be set with high accuracy and the piezoelectric oscillator can be manufactured inexpensively.例文帳に追加

コンデンサ素子と圧電共振素子とが積層されている構造を有する負荷容量内蔵型圧電発振子の製造方法であって、発振周波数を高精度に設定することができ、かつ安価に製造することを可能とする方法を提供する。 - 特許庁

To provide a laminated substrate in which trouble in trimming of capacitor capacitance using a laser is eliminated and a manufacturing method therefor, and to provide a high-performance, highly reliable and miniaturized laminated substrate, a manufacturing method for the laminated substrate, a nonreversible circuit element and a communication device.例文帳に追加

レーザによるコンデンサ容量のトリミングでの不具合を解消した積層基板及びその製造方法を得るとともに、高性能で信頼性が高くかつ小型の積層基板、積層基板の製造方法、非可逆回路素子及び通信装置を得る。 - 特許庁

To provide a method of manufacturing a solid electrolytic capacitor that is improved in electrical characteristics and increased in capacitance by forming a solid electrolyte layer composed of a dense and uniform conductive polymer in wound capacitor elements.例文帳に追加

巻回型のコンデンサ素子の内部に、緻密で均一な導電性高分子からなる固体電解質層を生成し、電気的特性に優れかつ大容量の固体電解コンデンサの製造方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method which can achieve desired capacitance characteristic and delay characteristic while suppressing a soaring reticle cost and can make effective use of basic cells and I/O slots which are not in use.例文帳に追加

所望の容量特性や遅延特性を、レチクル費用の高騰を抑制しながらも得ることができ、未使用の基本セルやI/Oスロットを有効利用することが可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device having a gate structure that can reduce the parasitic capacitance between a gate electrode and a source/drain diffusion region (including its wiring) and can make a transistor element to operate at a high speed, and to provide a method of manufacturing the device.例文帳に追加

ゲート電極とソース/ドレイン拡散領域(及びその配線を含む)との間の寄生容量を低減でき高速動作が可能となるゲート構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

According to this method, the nano-tube, the nano-wire or the nano-belt is employed as the area of a capacitor electrode whereby the capacitance of the integrated circuit element can be increased without widening the bottom area itself of the capacitor electrode.例文帳に追加

この方法によれば、コンデンサ電極の領域としてナノチューブまたはナノワイヤー或いはナノベルトを用いているため、コンデンサ電極の底面積自体を広げることなく容量を増加させることができる。 - 特許庁

To provide a charge reallocation type analog/digital converter with high accuracy that can avoid reduction in the conversion accuracy due to fluctuations in the capacitance and to provide a simple and inexpensive design method for the charge reallocation type analog/digital converter.例文帳に追加

容量値変動のによる変換精度の低下を抑制し得る高精度な電荷再配分A/D変換器、及び該電荷再配分A/D変換器の簡単で且つ安価な設計方法を提供する。 - 特許庁

To provide a manufacturing method of a flash memory element which can keep electrostatic capacitance required of cell operation by increasing a breakdown voltage and improve a retention property of a flash memory cell in such a way that impurities doped in polysilicon film used as a floating gate is prevented from spreading to the outside.例文帳に追加

フローティングゲートとして用いられるポリシリコン膜にドーピングされた不純物の外部への拡散を防止して上述した問題点を解決できるフラッシュメモリ素子の製造方法を提供すること。 - 特許庁

To provide a laminated ceramic capacitor, along with its manufacturing method, having such structure that avoids dropping of breakdown voltage caused by the surface property of an internal electrode, occurrence of shorting between electrodes, and dropping of acquired capacitance.例文帳に追加

内部電極の表面性に起因する絶縁破壊電圧の低下、電極間短絡の発生、及び、取得容量の低下を回避し得る構造を持つ積層セラミックコンデンサ及びその製造方法を提供すること。 - 特許庁

To provide a method of manufacturing a solid-state electrolytic capacitor by which a solid-state electrolytic layer composed of fine uniform conductive molecules is formed into a winding type capacitor element and which has excellent electrical characteristics and large capacitance.例文帳に追加

巻回型のコンデンサ素子の内部に、緻密で均一な導電性高分子からなる固体電解質層を生成し、電気的特性に優れ、かつ大容量の固体湖電解コンデンサを製造する方法を提供する。 - 特許庁

To provide a method for manufacturing a flexible printed board which increases capacitance without increasing the number of turns and without multi-layering, in an inductor fabricated by circuit formation to the flexible printed board.例文帳に追加

フレキシブルプリント基板に対し回路形成により作製されたインダクタにおいて、巻き数を増やすことなく、また、多層化することなく、容量を大きくすることができるフレキシブルプリント基板の製造方法を提供する。 - 特許庁

By this method, the aluminum foil for electrolytic capacitor electrode in which cubic crystal rate is made to95% and the area ratio of coarse crystal grains of ≥5 mm circle-equivalent diameter is made to ≤0.01% can be obtained and high capacitance can be attained.例文帳に追加

立方晶率が95%以上で、円相当直径5mm以上の粗大結晶粒面積率が0.01%以下である電解コンデンサ電極用アルミニウム箔となり、高容量化が可能になる。 - 特許庁

To provide an electric double-layer capacitor and a method of manufacturing the same which reduce the internal resistance of the electric double-layer capacitor, increase capacitance density, and keep satisfactory productivity.例文帳に追加

電気二重層キャパシタの内部抵抗を低くしかつその容量密度を高くし、並びにその生産性を良好に保つことのできる電気二重層キャパシタ及び該電気二重層キャパシタの製造方法を提供する。 - 特許庁

To provide a nonreversible circuit element, manufacturing method of the nonreversible circuit element and communication device capable of dealing with adjusting increase and decrease in an electrostatic capacitance value of a matching capacitor in simple circuit configuration.例文帳に追加

整合用コンデンサの静電容量値の増加および減少いずれの調整にも対応でき、かつ、回路構成の簡素な非可逆回路素子、非可逆回路素子の製造方法および通信装置を提供する。 - 特許庁

In a method for manufacturing semiconductor storage device, a capacitance element having a lower electrode 114, a capacitor insulating film 115, and an upper electrode 116 is formed on insulating films 112 and 113 after a MOS transistor is formed on a semiconductor substrate 101.例文帳に追加

半導体基板101上にMOSトランジスタを形成した後、絶縁膜112及び113上に下部電極114、容量絶縁膜115及び上部電極116を有する容量素子を形成する。 - 特許庁

To provide a method for manufacturing an electrolytic capacitor having a large electrostatic capacitance and a small leakage current with these characteristics hardly deteriorated even though it is heat treated by such as a reflow processing or the like.例文帳に追加

静電容量が大きいとともに漏れ電流が小さく、さらに、リフロー工程等の熱処理工程を行った場合においてもこれらの特性が劣化しにくい電解コンデンサの製造方法を提供する。 - 特許庁

To provide a method for reactivating electric field of electrochemical capacitor by which the capacitance density of an electrochemical capacitor can be improved even when the same polarizable electrode is used by optimizing the first charging condition.例文帳に追加

最初の充電条件を最適化することにより、同じ分極性電極を用いた場合であっても、静電容量密度を向上させることを可能ならしめる電気化学キャパシタの電界賦活方法を提供する。 - 特許庁

To provide a solid electrolytic capacitor which is highly reliable since it is not released into the market even when a creep-up part or a bridge part has occurred, and which has small capacitance variance and does not incur cost increase, and to provide a method of manufacturing the solid electrolytic capacitor.例文帳に追加

這い上がり部やブリッジ部が発生しても市場へ投入されることのない、信頼性が高く、容量バラツキも小さく、コストアップを招来しない固体電解コンデンサ及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a downsized and highly efficient composite electronic component which is constituted by combining a common-mode filter with a static electricity countermeasure element that has small static capacitance and superior discharge property, heat resistance, and anti-weatherability.例文帳に追加

静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品の製造方法を提供する。 - 特許庁

The method measures the thickness of the printed matter (3) that passes through the measuring apparatus at predetermined intervals in the flow of the conveyance line, wherein the thickness of the printed matter is measured by the measurement of capacitance in a plate capacitor (11).例文帳に追加

搬送列流内において所定間隔で計測装置を通過する印刷物(3)の厚みを計測する方法において、平板コンデンサ(11)内におけるキャパシタンスの測定によって印刷物の厚みを計測する。 - 特許庁

To provide a method for producing a dielectric ceramic composition, by which a dielectric ceramic composition securing a desired high relative dielectric constant and maintaining stable and good temperature characteristic of electrostatic capacitance.例文帳に追加

所望の高比誘電率を確保することができ、かつ静電容量の温度特性を安定した良好なものに維持できる誘電体磁器組成物を得ることのできる誘電体磁器組成物の製造方法を実現する。 - 特許庁

To provide a metallic resin cover widening furthermore than hitherto, a metallic decoration surface without lowering detection function of a capacitance sensor, and also to provide a method for producing the resin cover, and a door handle for a vehicle.例文帳に追加

静電容量センサの検出機能を低下させずに、金属調の装飾面を従来より広くすることが可能な金属調樹脂カバー及びその製造方法並びに車両用ドアハンドルを提供する。 - 特許庁

Such a method increases the interval spacing between the primary and secondary metal wires, reduces the load capacitance between those wires, while effectively preventing generation of the so-called bridges caused by mutual interference owing to contact of wires with each other.例文帳に追加

そうすることで第1,第2金属配線どうしの間隔が拡大し、配線間のロードキャパシタンスを減少させ、配線どうしの接触による相互干渉でいわゆるブリッジが発生するのを有効に防止できる。 - 特許庁

To provide a piezoelectric oscillator which can be used as not only a piezoelectric oscillator but also a piezoelectric resonator, can reduce its manufacturing cost, and can reduce unwanted parasitic capacitance, and to provide a method of manufacturing the piezoelectric oscillator.例文帳に追加

圧電発振器のみならず圧電振動子としても兼用でき、製造コストを抑えることができ、不要な寄生容量を低減することができる圧電発振器および圧電発振器の製造方法を提供すること。 - 特許庁

To provide a method for manufacturing an HBT with its speed increased by improvements relative to short-circuiting between the base electrode and the emitter electrode forward mesa section and relative to overetching of the backward mesa section B for a reduction in capacitance between the base electrode and the collector electrode.例文帳に追加

ベース電極とエミッタ電極間の順メサ部の短絡と、逆メサ部Bの部のオーバエッチングを改善し、ベースコレクタ間容量を低減して、高速化を図ったHBTの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a junction field-effect transistor which can be manufactured by reducing the parasitic capacitance between the electrode and the substrate without forming a void or crack at the electrode section.例文帳に追加

電極部分にボイドやクラックを形成することなく、電極と基板間の寄生容量を低減して製造可能な接合電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁

例文

To provide: a semiconductor wafer allowing a compound semiconductor layer to be thickly formed on a substrate, and capable of reducing parasitic capacitance generated in a buffer region; a semiconductor element; and a method of manufacturing the same.例文帳に追加

基板上に化合物半導体層を厚く形成することができ、バッファ領域内に生じる寄生容量を低減することができる半導体ウェーハ、半導体素子、及びその製造方法を提供する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS