1153万例文収録!

「capacitance method」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > capacitance methodに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

capacitance methodの部分一致の例文一覧と使い方

該当件数 : 1159



例文

To provide a manufacturing method of a semiconductor device, which forms a highly reliable wiring structure by solving the problem at the time of using xerogel or fluororesin for the interlayer insulating film between wirings for reducing the interwiring capacitance, the problem, when misalignment occurs, and others.例文帳に追加

配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスアライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor chip package capable of minimizing parasitic resistance and inductance components of a decoupling capacitor by connecting a power ground terminal and the decoupling capacitor of a semiconductor device through the shortest path and adjusting the capacitance of the decoupling capacitor with ease, and further provide a method for manufacturing the same.例文帳に追加

半導体素子のパワーグラウンド端子及びデカップリングコンデンサを最短経路で連結することにより、デカップリングコンデンサの寄生抵抗とインダクタンス成分を最小化できるとともに、デカップリングコンデンサの容量を容易に調整できる半導体チップパッケージ及びその製造方法を提供。 - 特許庁

To provide a printed wiring board that can be formed at an optional capacitance density without variance and is incorporated with a capacitor that can surely prevent shortcircuiting between facing electrodes, a semiconductor device provided with the printed wiring board; and to provide a method for manufacturing the printed wiring board.例文帳に追加

ばらつきのない所望の容量密度で形成されるとともに、互いに向い合う電極間で発生する短絡を確実に防止できるコンデンサを内臓するプリント配線板、そのプリント配線板を備える半導体装置、およびそのプリント配線板の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a nonvolatile semiconductor memory device reducing malfunctions of transistors caused by a coupling capacitance when reducing a space between vertically adjacent transistors in a configuration with the transistors three-dimensionally arranged, and the nonvolatile semiconductor memory device.例文帳に追加

3次元的にトランジスタが配置された構成において、垂直方向に隣接するトランジスタの間隔を小さくした場合に、カップリング容量に起因したトランジスタの誤動作を低減できる不揮発性半導体記憶装置の製造方法、及び不揮発性半導体記憶装置を提供する。 - 特許庁

例文

To provide a method of manufacturing a multilayer wiring board with high dimensional accuracy, which prevents the occurrence of voids near a center of a glass ceramic green sheet laminate while suppressing an increase in capacitance between wiring layers, with a thermal expansion coefficient matched to a thermal expansion coefficient of silicon.例文帳に追加

ガラスセラミックグリーンシート積層体の中央付近にボイドが発生するのを抑制するとともに、配線層間の静電容量の増加を抑制しつつ、多層配線基板の熱膨張係数をシリコンの熱膨張係数に合わせた寸法精度の高い多層配線基板の製造方法を提供する。 - 特許庁


例文

To provide a method of manufacturing capacitors of semiconductor element, suited to the manufacturing of capacitors of highly integrated semiconductor elements, whereby a capacitance value required for operating highly integrated elements can be ensured enough, using a high-permittivity (Ta2 O5)1-x-(TiO2)x film as a dieclectric film.例文帳に追加

本発明は、高誘電率の(Ta_2O_5)_1-x−(TiO_2)_x膜を誘電体膜に用いて高集積素子の動作に必要な静電容量値を十分確保することができ、高集積半導体素子のキャパシタ製造に適した半導体素子のキャパシタ製造方法を提供することにある。 - 特許庁

To provide an operating module of a hybrid touch panel capable of improving reliability and accuracy of touch input of a touch panel by controlling driving of a capacitance type or a resistive film type so that an operation of a hybrid touch panel corresponds to each application, and a method for operating the same.例文帳に追加

ハイブリッドタッチパネルの作動を各アプリケーションに合うように静電容量方式または抵抗膜方式の駆動を制御することにより、タッチパネルのタッチ入力の信頼性及び正確性を向上させるためのハイブリッドタッチパネルの作動モジュール及びその作動方法を提供する。 - 特許庁

To quantitatively and accurately measure the carrier concentration of a measured sample such as a semiconductor substrate by a semiconductor measuring device using a scanning capacitance microscope, and to provide a method for measuring the carrier concentration inexpensively without increasing the scale nor cost of a measurement system.例文帳に追加

走査型容量顕微鏡を用いた半導体測定装置において、半導体基板などの測定サンプルのキャリア濃度を定量的に正確に測定することができ、しかもこのようなキャリア濃度の測定を、測定システムの規模の増大やコストアップを招くことなく低コストで行う方法の提供。 - 特許庁

A method for detecting liquid level contact using a number of probes (1) includes detecting a liquid level in a container by capacitance change to stop downward movement of each probe, and changing start timing of upward movement of each probe in detecting movement away from the liquid level when each probe moves upward after its suction operation.例文帳に追加

プローブ(1)が複数であり、静電容量変化で容器中の試料液面を検出してプローブの下降動作を停止し、各プローブでの吸引動作後、各プローブを上昇する際、液面を離れることを検出するに当り、各プローブの上昇開始タイミングを変える。 - 特許庁

例文

To provide a device and method of controlling the operation of a compressor which can prevent a low-stroke phenomenon or an over-stroke phenomenon of the compressor by changing the capacitance of a capacitor connected to a motor according to a variation value of a power supply voltage applied to the motor of the compressor.例文帳に追加

圧縮機のモータに印加される電源電圧の変動値によって、モータに接続されたキャパシタのキャパシタンスを変化させることにより、圧縮機の低ストローク現象またはオーバストローク現象を防止し得る、圧縮機の運転制御装置及びその方法を提供する。 - 特許庁

例文

To provide a display with a touch panel of capacitance coupling type and a method for manufacturing the same, which saves a photolithography process dedicated for processing a metallic film and use a photolithography process for processing a transparent conductive film to serve for both in manufacturing the touch panel, thereby reducing the number of processes and manufacturing cost.例文帳に追加

タッチパネルの製造時に、金属膜加工専用のホト工程を省略し、透明導電膜加工用のホト工程と兼用することにより、工程数を削減し、製造コストを低減した静電容量結合方式のタッチパネル付き表示装置とその製造方法を提供する。 - 特許庁

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.例文帳に追加

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁

To provide a semiconductor substrate having an insulator layer which can sufficiently reduce the parasitic capacitance and the parasitic resistance in a new structure for the semiconductor device in which active elements and passive elements are formed on the semiconductor substrate, having sufficient strength and to provide its manufacturing method.例文帳に追加

半導体基板に能動素子と受動素子が形成された半導体装置のため、新規な構成にて寄生容量及び寄生抵抗等を十分に低減することができ、しかも十分な強度を得ることが可能な絶縁物層を有する半導体基板およびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a large-area aluminum oxide of an anode for high voltage electrolytic capacitors whereby the capacitance of the electrolytic capacitor can be increased by enabling the manufacture of a dielectric oxide film having a uniform thickness and wide surface characteristics.例文帳に追加

均一な厚さと広い表面的の特性を有する誘電体酸化被膜を製造できるようになって電解蓄電池の静電容量を増大させることができる高電圧電解蓄電池用電極の高面積アルミニウム酸化物の製造方法を提供する。 - 特許庁

The automatic irrigation method comprises measuring at least either of electric impedance of a plant tissue of a plant rooted in the earth, grounding at least either one of impedance between the earth and the roots of the plant, and capacitance at the site of the plant so as to detect water condition and perform irrigation correspondingly to the detected water condition.例文帳に追加

大地に根ざした植物の植物組織の電気インピーダンス、大地と植物の根の間の接地インピーダンスおよび植物の部位の電気容量のうち少なくともいずれかを測定して水分状態を検知し、その水分状態に応じて潅水する。 - 特許庁

To provide a method with which a capacitor, composed of a conductive polymer formed by chemically polymerizing polyaniline and polythiophene between an anode dielectric oxide film composed of a valve metal and a cathode by interposing a separator between the coating film and cathode and has a high capacitance and superior characteristics, can be manufactured easily.例文帳に追加

弁金属からなる陽極誘電体酸化被膜と陰極間にセパレータを介在させてポリアニリン及びポリチオフェンを化学重合にて形成した導電性高分子からなるコンデンサの製法で、高容量で特性の優れたコンデンサを容易に得ることを目的とする。 - 特許庁

This manufacturing method of the capacitance sensor comprises the steps of depositing a film to be a diaphragm forming a movable electrode, heating the film to be the diaphragm to a first temperature, and depositing a film to be a plate forming a stationary electrode to the movable electrode after heating the film to be the diaphragm.例文帳に追加

可動電極を形成するダイヤフラムとなる膜を堆積し、前記ダイヤフラムとなる膜を第一の温度に加熱し、前記ダイヤフラムとなる膜を加熱した後に、前記可動電極に対する静止電極を形成するプレートとなる膜を堆積する、ことを含む静電容量センサの製造方法。 - 特許庁

To provide a solenoid drive circuit and method, capable of improving delays in the return of a solenoid by storing counter-electromotive force in a capacitance and effectively utilizing the stored counter-electromotive force as a part of a solenoid drive current by delaying the discharge timing of the stored counter-electromotive force.例文帳に追加

本発明は、逆起電力を容量手段に蓄積してソレノイドの復帰遅れを改善し、蓄積された逆起電力の放電タイミングを遅らせてソレノイド駆動電流の一部として有効に利用できるソレノイド駆動回路及びソレノイド駆動方法を提供することを課題とする。 - 特許庁

To provide an electro-optical device capable of suppressing a variation in capacitance of a retentive ecapacity and a lowering in withstand voltage of the retentive capacity even though the part with a gate insulating layer partially thinned is used for a dielectric layer of the retentive capacity, and to provide an electronic equipment and a method for manufacturing the electro optical device.例文帳に追加

ゲート絶縁層を部分的に薄くした部分を保持容量の誘電体層として用いた場合でも、保持容量の容量のばらつきや保持容量の耐電圧低下を抑えることのできる電気光学装置、電子機器、および電気光学装置の製造方法を提供すること。 - 特許庁

To readily obtain a capacitor with a high capacitance and superior characteristics by a manufacturing method, wherein an anode foil and a cathode foil and separaters 7 and 8 which are provided between the anode and cathode foils are wound to compose a capacitor element, and a conductive polymer layer made of polyethylene dioxythiophene is formed on the dielectric layer of the capacitor element.例文帳に追加

陽極箔5と陰極箔6にセパレータ7、8を介在させて捲回したコンデンサ素子の誘電体層上にポリエチレンジオキシチオフェンからなる導電性高分子層を形成したコンデンサの製法において、高容量で特性の優れたコンデンサを容易に得ることを目的とする。 - 特許庁

To provide a method for measuring the capacitance of a depletion layer formed on the major surface of a wafer accurately without being affected by a contact resistance occurring between the wafer and a rear surface electrode while preventing occurrence of metal contamination or a flaw on the major rear surface of the wafer.例文帳に追加

ウェーハの主裏面への金属汚染と主裏面に発生するキズを防ぐとともに、該ウェーハの主表面に形成された空乏層の容量を、ウェーハと裏面電極の間に生ずる接触抵抗の影響を受けないで正確に測定する方法を提供する。 - 特許庁

To provide a circuit arrangement and a belonging method in which a varactor can be easily controlled, which can be obtained at a low cost, and in which the capacitance fluctuation width of the varactor is utilized to guarantee ensured data transmission in the phase modulation circuit arrangement for a back scatter-based transponder.例文帳に追加

本発明の課題は、後方散乱ベースのトランスポンダのための位相変調回路装置において、バラクタを簡単に制御でき、低コストで実現可能であり、バラクタのキャパシタンス変動幅を利用して確実なデータ伝送を保証する回路装置および所属の方法を提供することである。 - 特許庁

To provide a method for driving memory display of a liquid crystal display element capable of displaying memory for a predetermined period by using a time constant circuit composed of equivalent static capacitance and equivalent resistance owned by a light control layer constituting a light scattering type liquid crystal.例文帳に追加

光散乱型液晶を構成する調光層が固有に有する等価静電容量と等価抵抗による時定数回路を利用して、所定の時間メモリー表示をすることができる液晶表示素子のメモリー表示駆動方法を提供することを目的とする。 - 特許庁

This semiconductor integrated circuit design method has: an input step for inputting layout data including one piece of wiring; and an output step for outputting a minimum value and a maximum value of the capacitance value and the resistance value of the one piece of wiring as a predicted value of variation statistics on the basis of the layout data.例文帳に追加

一の配線を含むレイアウトデータを入力する入力ステップと、レイアウトデータを基に一の配線の容量値及び抵抗値の最小値及び最大値をばらつき統計の予測値として出力する出力ステップとを有する半導体集積回路設計方法が提供される。 - 特許庁

To provide a manufacturing method of a semiconductor device which is superior in high-frequency characteristics, wherein the alignment deviation between a conductive layer used as a gate electrode and a source/drain is not present, irregurality in source resistance and gate capacitance can be prevented, the gate resistance is reduced, and irregularity in the source-drain current is small.例文帳に追加

ゲート電極に用いられる導電層とソース/ドレイン領域との合わせずれがないため、ソース抵抗とゲート容量のバラツキを防ぐことができ、ゲート抵抗を小さし、ソース−ドレイン電流のバラツキが小さい高周波特性の優れた半導体装置の製造方法を提供する。 - 特許庁

To provide a method of commercially, easily and inexpensively producing the active carbon which is free from the fusion of a carbon particle during activation, is small and uniform in a particle diameter, and has a comparatively large specific surface area; and to provide the active carbon having a large electrostatic capacitance per unit volume.例文帳に追加

賦活時に炭素粒子の融着が起こらず、粒子径が小さく、かつ粒子径の揃った比較的比表面積の大きい活性炭を工業的に容易かつ安価に製造する方法を提供するとともに、単位体積当たりの静電容量の大きい活性炭を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which can attain improvement of a capacitance equivalent thickness and a leakage current characteristic through the formation of an amorphous high-dielectric insulating film with a high density using a precursor which can be vapor-deposited by means of an atomic layer vapor-deposition process at a temperature of 400°C or higher.例文帳に追加

400℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供する。 - 特許庁

A power management method for a hybrid power supply comprises a secondary battery, a primary battery, a step of providing a DC-DC converter, a step of detecting the voltages of the secondary battery, as well as for determining capacitance state of the secondary battery according to a comparative table between voltages and capacitances of secondary battery.例文帳に追加

本発明のハイブリッド電源のパワーマネージメント方法は、二次電池、一次電池、DC−DCコンバータを提供する工程と、二次電池の電圧を検出すると共に、二次電池の電圧と電容量の対照表に基づいて、二次電池の容量状態を求める工程と、からなる。 - 特許庁

To provide a method and apparatus for analyzing spurious radiation to analize the spurious radiation from an LSI at real time by simulation by considering the influence of the decoupling due to resistance, capacitance, and inductance in a power source and a ground, in power source current calculation in spite of high-speed analyzing.例文帳に追加

高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供する。 - 特許庁

To provide a field-effect transistor having a T-shaped gate electrode, together with its manufacturing method which has a reduced source resistance, a reduced gate resistance, and a reduced gate capacitance while keeping a sufficient gate breakdown voltage, and which can be manufactured with high accuracy and a high yield.例文帳に追加

ソース抵抗およびゲート抵抗を低減し、十分なゲート耐圧を保ちつつ、ゲート容量を低減し、高精度にかつ歩留りよく形成することができるT型ゲート電極を備えた電界効果型半導体装置およびその製造方法を提供することである。 - 特許庁

In the electrostatic capacitance measuring method for arranging a plurality of channels in parallel and performing measurement, in the case of making signal frequencies for measurement in measuring lines different from one another and performing the measurement, the measuring frequencies in the measuring lines are provided with frequencies having no integral common divisor with one another.例文帳に追加

複数チャネルを並列して測定する静電容量測定方法において、各測定系列における測定用信号周波数を違えて測定する場合、各測定系列での測定周波数を互いに整数の公約数を持たない周波数とするように構成する。 - 特許庁

The pixel sensor cell including a column circuit, a design structure for fabricating the pixel sensor cell including the column circuit and a method for operating the pixel sensor cell including the column circuit are predicated upon the measurement of multiple reference data point and signal data point pairs from a floating diffusion at a variable capacitance.例文帳に追加

列(カラム)回路を含む画素センサ・セル、列回路を含む画素センサ・セルを製造するための設計構造体、及び列回路を含む画素センサ・セルを動作させるための方法は、可変キャパシタンスでの浮遊拡散部からの複数の参照データ・ポイントと信号データ・ポイントとのペアの測定に基づく。 - 特許庁

The manufacturing method for this multilayered ceramic substrate bakes a resistor 14 and a capacitor 18 with a ceramic core substrate 11 at a same time, or adjusts a resistance value/a capacitance value thereof by trimming after printing to bake the resistor 14 and the dielectric 15 and electrodes 16 of the capacitor 18 to a baked ceramic core substrate 11 by post-attaching.例文帳に追加

抵抗体14やコンデンサ18をセラミックコア基板11と同時焼成するか又は焼成済みのセラミックコア基板11に後付けで抵抗体14やコンデンサ18の誘電体15・電極16を印刷して焼成した後、その抵抗値・容量値をトリミングにより調整する。 - 特許庁

To reduce variation of initial deformation of a vibration film that occurs at parts where a boundary condition of a junction area or the like is different, to improve uniformity of a device and to stabilize sensitivity or the like, in a manufacturing method of manufacturing a capacitance type electromechanical conversion device using fusion junction.例文帳に追加

溶融接合を用いて静電容量型電気機械変換装置を作製する作製方法において、接合面積などの境界条件が異なる箇所で生じる振動膜の初期変形のバラツキを低減し、装置の均一性を高め感度等を安定させることである。 - 特許庁

The method has steps of (a) sampling an amplitude of an input signal to the sigma-delta modulator (10); and (b) controlling the switching of a capacitance bank (20) in accordance with the sampled amplitude of the input signal for generating a dither signal at an input of the quantizer (14).例文帳に追加

この方法は、(a)シグマ−デルタ変調器(10)に対する入力信号の振幅をサンプリングする段階、及び(b)量子化器(14)の入力端でディザー信号を生成するため入力信号のサンプリングされた振幅に従って、スイッチドキャパシタンスバンク(20)の切換えを制御する段階を有する。 - 特許庁

To obtain a semiconductor memory capacitor element which can be made constant in capacitance by a method, wherein the outer and inner wall of a roughened cylindrical storage node are separately controlled in surface roughness so as to be high in flexibility due to the outer and inner wall of the roughened cylindrical storage node becoming unstable in surface roughness, when the node becomes small in wall thickness.例文帳に追加

粗面化した筒状のストレージノードは、その厚みが薄くなると外壁と内壁の粗面形状が安定しなくなるので、外壁と内壁の各粗面形状の大きさを個別に制御できるように自由度をもたせて、安定した容量値を得ることができるようにする。 - 特許庁

To obtain a semiconductor device, and a method of fabrication, in which the capacitance between interconnections can be suppressed and reduced furthermore effectively and a dual damascene structure having a good trench shape can be obtained without requiring a silicon nitride film.例文帳に追加

配線間の容量を抑え,更に有効に配線間容量を低減することができ,シリコン窒化膜系を必要としない形状のよい溝配線が達成されるデュアルダマシン構造を得ることが可能になる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To provide a method for forming a contact hole and a spacer capable of preventing a contact failure due to a mask misalignment, preventing void occurrences in an interlayer insulation film of an adjacent conducive patterns and reducing a parasitic capacitance between semiconductor devices.例文帳に追加

マスク誤整列によるコンタクト不良を防止し、隣接する導電膜パターン間の層間絶縁膜内にボイドが発生することを防止でき、導電膜パターン間の寄生キャパシタンスを減少させることのできる、半導体装置のコンタクト孔及びスペーサ形成方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of forming a fluorine added oxide film in an inter-wiring space and particularly reducing an inter-wiring capacitance at a narrow space, without deteriorating the adhesion with a metal film and/or an SiN film although using Cu and/or Cu alloy as a wiring material.例文帳に追加

CuやCu合金を配線材料に用いながらも、金属膜やSiN膜との密着性を悪化させることなく、配線間スペースにフッ素添加酸化膜を形成し、特に狭スペース部での配線間容量を低減できる半導体装置の製造方法を提供する。 - 特許庁

To provide, at low costs, a bipolar transistor having the excellent high frequency characteristic by forming a SIC layer having the predetermined retro-grade profile with the simplified process and by reducing a junction capacitance between the base and collector in the method of manufacturing the bipolar transistor including the SIC layer.例文帳に追加

SIC層を有するバイポーラトランジスタの製造方法において、簡便な工程により所望のレトログレードプロファイルを有するSIC層を形成すると共にベース・コレクタ間の接合容量を低減して、高周波特性に優れたバイポーラトランジスタを低コストで提供する。 - 特許庁

To provide a semiconductor device in which the interconnect line of a thin film device can be prevented from short-circuiting while reducing the increase of the parasitic capacitance when the thin film device (semiconductor device) is constituted by pasting a micro tile-like element onto a substrate, and to provide its manufacturing method and an electronic apparatus.例文帳に追加

基板上に微小タイル状素子を貼り付けて薄膜デバイス(半導体装置)を構成する場合に、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できる半導体装置、半導体装置の製造方法及び電子機器を提供する。 - 特許庁

In this electret making method, in the state of clamping a porous body to be processed with a pair of dielectrics whose total capacitance is 2×10-7 C/(m2.V) or more and total of thickness is 0.2 mm or more, a DC high voltage is applied between the dielectrics.例文帳に追加

本発明のエレクトレット化方法は、総静電容量が2×10^-7C/(m^2・V)以上、かつ厚さの合計が0.2mm以上の1対の誘電体により、多孔性被処理体を挟持した状態で、前記誘電体間に直流高電圧を印加する方法である。 - 特許庁

To provide a small-sized semiconductor device which is manufactured in such a way that inter-electrode parasitic capacitance is kept low by thickening an insulating layer and an opening is formed precisely at the insulating layer, a manufacturing method for the semiconductor device, and a power module including the semiconductor device.例文帳に追加

絶縁層を厚くして電極間の寄生容量を低く抑えることができ、かつ、当該絶縁層に精度良く開口部を形成して作製される小型の半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供する。 - 特許庁

To provide electronic parts such as a laminated ceramic capacitor capable of restraining particle growth of Ni particles at a baking process even in case each thickness of an inner electrode layer is made thin, and capable of effectively restraining degradation of capacitance by preventing the grain from becoming spherical and preventing the electrode from breakage, and to provide a manufacturing method of the same, and conductive particles as well as conductive paste used for the manufacturing method.例文帳に追加

特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品、その製造方法、その製造方法に用いられる導電性粒子および導電性ペーストを提供すること。 - 特許庁

To provide electronic components such as a laminated ceramic capacitor capable of restraining particle growth of Ni particles at a baking process even in case each thickness of an inner electrode layer is made thin, and capable of effectively restraining degradation of capacitance by preventing the particles from becoming spherical and preventing the electrode from breakage, and to provide a manufacturing method thereof, and conductive particles as well as conductive paste used for the manufacturing method.例文帳に追加

特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品、その製造方法、その製造方法に用いられる導電性粒子および導電性ペーストを提供する。 - 特許庁

In the plasma processing method, a device including a power source which outputs sine-wave power with a single frequency of 20 kHz to 3 MHz, an LC resonance circuit in which capacitance and inductance are variable, and a pulse control element is used as a power supply device supplying plasma excitation power to a pair of electrodes.例文帳に追加

電極対にプラズマ励起電力を供給する電源装置として、20kHz〜3MHzで単一周波数の正弦波の電力を出力する電源、キャパシタンスおよびインダクタンスが可変であるLC共振回路、および、パルス制御素子を有する装置を用いることにより、前記課題を解決する。 - 特許庁

To provide a nonvolatile ferroelectric memory which can enhance a chip working speed by reducing bitline capacitance, and to provide a method for driving the nonvolatile ferroelectric memory by which pre-charge time can be reduced, by performing a write operation even in an active area through composing a chip which can work under low voltage by a self boost operation.例文帳に追加

ビットラインキャパシタンスを減少させて、チップ動作速度を改善できる強誘電体メモリを提供し、また、セルフブースト動作によって低電圧でも動作することができるチップを構成し、アクティブ領域でも書込み動作を行うことにより、プリチャージタイムを減らすことができる強誘電体メモリの駆動方法を提供する。 - 特許庁

To provide a liquid droplet ejecting apparatus which can detect an ejection abnormality and can judge its cause by measuring a period of residual oscillation of a diaphragm by means of a capacitance change of an actuator after the liquid droplet ejection action, an inkjet printer, and an ejection abnormality detection/judgment method of a liquid droplet ejecting head.例文帳に追加

液滴吐出動作後におけるアクチュエータの静電容量の変化により振動板の残留振動の周期を測定することより、吐出異常の検出及びその原因判定が可能な液滴吐出装置、インクジェットプリンタ、及び、液滴吐出ヘッドの吐出異常検出・判定方法を提供する。 - 特許庁

To provide an electrolytic capacitor, which uses an ionic conductive liquid electrolyte and can be increased in capacitance per unit volume by reducing the resistance of a separator, using a gel-like ionic conductive polymer electrolyte for the separator instead of porous paper or porous polypropylene, and to provide a method of manufacturing the capacitor.例文帳に追加

イオン伝導性液体電解質を用いる電解コンデンサーのセパレーターに多孔性紙または多孔性ポリプロピレンの代わりにゲル状のイオン伝導性ポリマー電解質を用いることにより、抵抗を減少させて体積当たりの静電容量を増加させることのできる電解コンデンサー及びその製造方法を提供する。 - 特許庁

例文

To provide a field-effect semiconductor memory and a manufacturing method thereof, whereby the parasitic capacitance between a gate electrode and source can be reduced to thereby reduce the charge consumption at the gate electrode, avoid lowering the operating speed, and reduce the power consumption.例文帳に追加

ゲ−ト電極とソ−スとの間に形成される寄生容量を小さくすることができ、そのため、ゲ−ト電極の電荷の消費量を低減させ、動作速度の低下を防止し、消費電力の低減をはかることができる電界効果型半導体メモリ装置及びその製造方法を提供すること。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS