「circuit processing」に関連した英語例文の一覧と使い方(235ページ目) - Weblio英語例文検索

The electronic control circuit 4 for receiving detection signals SG of the ion current detection circuit 3 has a data storage means (ST1) for digitally converting and storing the detection signals SG at a resolution of 12 bits, and a control means (ST1-ST4) for controlling combustion based on knock signals extracted by applying BPF processing to the stored signal data.例文帳に追加

イオン電流検出回路３の検出信号ＳＧを受ける電子制御回路４は、１２ビットの分解能で、検出信号ＳＧをデジタル変換して記憶するデータ記憶手段（ＳＴ１）と、記憶された信号データにＢＰＦ処理を施して抽出されるノック信号に基づいて燃焼制御を実行する制御手段（ＳＴ２〜ＳＴ４）と、を有して構成される。 - 特許庁

This three-dimensional measurement device 1 is provided with: an irradiation means 3 for irradiating a predetermined light component pattern from the oblique upside to a surface of a printed circuit board K; an imaging means 4 for imaging an irradiated part on the circuit board K; and a control device 7 having an image processing means for executing various kinds of calculation based on image data imaged by the imaging means 4.例文帳に追加

三次元計測装置１は、プリント基板Ｋの表面に対し斜め上方から所定の光成分パターンを照射するための照射手段３と、プリント基板Ｋ上の照射された部分を撮像するための撮像手段４と、撮像手段４により撮像された撮像データに基づき種々の演算を実行するための画像処理手段を有する制御装置７とを具備する。 - 特許庁

When a composition ratio generating circuit 113 takes out the contents of a γ table, i.e., a composition rate value by using the G signal of an original as an address, a CMYK editing circuit 107 writes the composition ratio value to a composition ratio RAM in real time and puts an input image signal and a background color signal together at the composition ratio value when performing a watermarked painting processing.例文帳に追加

合成比率作成回路１１３が原稿のＧ信号をアドレスとしてγテーブルの内容すなわち合成比率値を取り出すと、ＣＭＹＫ編集回路１０７では、この合成比率値を合成比率ＲＡＭにリアルタイムで書き込み、透かしペイントなどおこなう場合には、入力画像信号と背景色信号をこの合成比率値にしたがって合成する。 - 特許庁

For synthesizing a circuit on the basis of circuit design data (A) generated by the use of the hardware descriptive language from the data (A) and a command file D for specifying timing, an automatic conversion processing unit 10 automatically analyzes waveform data (C) obtained as a simulation result of a function simulation executed for the data (A) (step S3) to automatically generate the file D.例文帳に追加

ハードウェア記述言語を用いて作成された回路設計データＡとタイミング指定のコマンドファイルＤとから回路設計データＡに基づく回路の合成を行うに際し、回路設計データＡに対して実行した機能シミュレーション（ステップＳ３）のシミュレーション結果として得られる波形データＣを自動変換処理部１０が自動的に解析しコマンドファイルＤを自動生成する。 - 特許庁

To provide a light/electron waveguide used for a circuit board to make light/electron equipment highly functional, small-sized, and lightweight by reducing wiring of a demultiplexing/multiplexing part for signal processing of respective signals as an optical waveguide wiring that can transmit even an electric signal together with a light signal on a circuit board where the light signal and electric signal are both present.例文帳に追加

光信号と電気信号が共存した回路基板上で、光信号とともに電気信号をも伝達することができる光導波路配線であって、夫々の信号の信号処理のための分岐・統合部分の省配線化を可能として、電子・光機器の高機能化及び小型軽量化を実現するための回路基板に用いられる光電子導波路を提供する。 - 特許庁

While any of operation areas is determined in this way, an optical signal processing circuit 72 and a direction determination circuit 82 detect an operating direction on the two-dimensional plane of the operation face of the two-dimensional position sensor 61 from a light transmitting and receiving element 44 and detect the operating direction with respect to the absolute position to thereby distinguishingly detect operating position and direction.例文帳に追加

このように何れかの操作領域が判定されている状態で、光信号処理回路７２及び方向判定回路８２により、送受光素子４４から２次元位置センサー６１の操作面の２次元平面上における操作方向を検出して、絶対位置に対する操作方向を検出することにより、操作位置及び方向を区別して検出する。 - 特許庁

If the maximum number of lines are al busy, the control circuit 31 validates the input to release the call by call function and discriminates whether or not an idle line exists in another trunk group in the channel group to which this trunk group belongs, and the control circuit 31 uses the idle line to perform call originating processing when existence of the idle line in another trunk group is detected.例文帳に追加

また、制御回路３１は、最大回線数が全て使用済みである場合には、前記コールバイコール機能を解除するための入力を有効として、発信を行うトランクグループが属するチャネルグループ内の他のトランクグループに空き回線があるか否かを判断し、他のトランクグループに空き回線があることが検出されたときには、当該空き回線を用いて発信処理を行う。 - 特許庁

A system control circuit 50 of an image processing apparatus 100 performs defective pixel correction processing, for an output of a photographing element 14, on level and address information of a defective pixel of an imaging element 14 stored in a nonvolatile memory 56 using predetermined thresholds different for each of R, G and B in accordance with white balance mode setting for correcting photographing conditions or a color temperature of a light source in photographing.例文帳に追加

画像処理装置１００のシステム制御回路５０は、不揮発性メモリ５６に記憶されている撮像素子１４の欠陥画素のレベルとアドレス情報に対し、撮影条件や撮影時の光源の色温度を補正するためのホワイトバランスモード設定に応じて、Ｒ，Ｇ，Ｂ毎に異なった所定のしきい値を用いて、撮影素子１４の出力に関し欠陥画素の補正処理を行う。 - 特許庁

This is a method for rewriting a non-volatile memory which is constituted of a CPU 1 for operating prescribed processing, a non-volatile memory 2 in which at least the processing program of the CPU 1 is stored and the contents are rewritable, and a logical device 4 having plural rewritable logical modules and a wiring area between them being a peripheral circuit such as the input and output part of the CPU 1.例文帳に追加

所定の処理を行うＣＰＵ１と、少なくとも同ＣＰＵ１の処理プログラムが格納された内容の書き換え可能な不揮発メモリ２、及びそのＣＰＵ１の入出力部等の周辺回路となる、書き換え可能な、多数の論理モジュール及びその間の配線領域を有する論理デバイス４とを備えた不揮発メモリの書き換え方法である。 - 特許庁

To provide a memory system having improved throughput by controlling data in a data stream so that the data stream has a selected data source and destination without closely involving any controller, performing processing of multiple pages and selection of one or more cryptographic algorithms among multiple algorithms, and cryptographically processing the data by a circuit so as to encrypt the data in multiple successive stages.例文帳に追加

データストリーム中のデータが、どのようなコントローラの密接な関与もなく、データストリームが選択されたデータソースおよび行き先を持つように制御され、複数のページの処理と、複数のアルゴリズム中から1つ以上の暗号化アルゴリズムの選択が行われ、複数の連続する段階でデータを暗号化できるように回路によって暗号化処理し、処理能力が改善されるメモリシステムを提供する。 - 特許庁

When an SMI notice according to a detecting signal from a vibration sensor 5 is received from an SMI generating circuit 15A provided on a PCI-ISA bridge 15, a CPU 11 executes wakeup processing at the time of system start just after a system power source is turned on according to a wakeup signal from a radio module (BTM) 6, and memory suspend processing is executed after system start.例文帳に追加

ＣＰＵ１１は、ＰＣＩ−ＩＳＡブリッジ１５に設けられたＳＭＩ発生回路１５Ａより、振動センサ５からの検知信号に従うＳＭＩ通知を受けると、無線モジュール（ＢＴＭ）６からのウェイクアップ信号に従うシステム電源投入直後のシステム起動時に於いてウェイクアップ処理を実行し、またシステム起動後に於いてメモリサスペンド処理を実行する。 - 特許庁

The display device has a plurality of display cells 21 having display circuits 210, a photodetecting cell 22 including a photodetector 221, a reference cell 23 having constitution equivalent to that of the photodetector and where light incident on a photodetector 221 is cut off, and a photodetecting signal processing circuit 6 which performs difference signal processing on the output signal of the photodetector 22 and the output signal of the reference cell 23.例文帳に追加

表示回路２１０を有する複数の表示セル２１と、受光素子２２１を含む受光セル２２と、受光セルと等価な構成を有し、受光素子２２１への光の入射が遮断されている参照セル２３と、受光セル２２の出力信号と参照セル２３の出力信号との差分信号処理を行う受光信号処理回路６とを有する。 - 特許庁

The wiring circuit board 1 is obtained by preparing a support substrate 2 and a base insulating layer 3 respectively, bonding the reverse surface of the base insulating layer 3 having been subjected to activation processing to the support substrate 2 using laser light 9 after previously performing activation processing on the top surface of the base insulating layer 3, forming a conductor pattern 4 on the base insulating layer 3, and then removing the support substrate 2.例文帳に追加

支持基板２とベース絶縁層３とをそれぞれ用意し、ベース絶縁層３の表面を、予め活性化処理した後、活性化処理されたベース絶縁層３の下面を、レーザー光９を用いて支持基板２と接合し、ベース絶縁層３の上に導体パターン４を形成し、その後、支持基板２を除去することにより、配線回路基板１を得る。 - 特許庁

To provide an optical signal processing apparatus with a sufficiently simplified circuit configuration to a degree of being practically available that converts an optical signal resulting from multiplexing a plurality of unsynchronized optical signals whose wavelengths differ from each other into an optical signal resulting from multiplexing a plurality of synchronized optical signals whose wavelengths differ from each other so as to attain multi-wavelength simultaneous processing.例文帳に追加

実用に供することができる程度に十分に簡単な回路構成で、同期が取れていない波長を異にする複数の光信号を多重してなる光信号を同期が取れた波長を異にする複数の光信号を多重化してなる光信号に変換し、多波長一括処理することができるようにした光信号処理装置を提供する。 - 特許庁

When the pull-down circuit 30 is operated according to the command, the signal processing part 32 detects the detection signal KS of the selectively connected toner density sensor 15 as a first voltage and determines that the selectively connected toner density sensor 15 is not normally connected to the signal processing part 32 when the first voltage is equal to or lower than a predetermined threshold.例文帳に追加

プルダウン回路３０が指令に応じて動作したときに、信号処理部３２は、選択的に接続されているトナー濃度センサ１５の検出信号ＫＳを第１の電圧として検出し、第１の電圧が所定の閾値以下である場合に、選択的に接続されているトナー濃度センサ１５が信号処理部３２に正常に接続されていないと判定される。 - 特許庁

The image processing circuit is provided with: a system control unit 19 including an AF control unit 19a which executes AF control discrimination which makes a peak position where the AF evaluation value becomes maximum, as a focusing position; and a signal processing unit 16 including an AF evaluation value calculation unit 70 which calculates the AF evaluation value for every lens positions at a time of AF control, and also calculates the AF evaluation value at a shuttering time.例文帳に追加

画像処理回路は、ＡＦ評価値が最大となるピーク位置を合焦位置と判定するＡＦ制御を実行するＡＦ制御部１９ａを含むシステム制御部１９と、ＡＦ制御時に各レンズ位置毎にＡＦ評価値を算出し、さらにシャッター時にもＡＦ評価値を算出するＡＦ評価値算出部７０を含む信号処理部１６とを備える。 - 特許庁

To easily and efficiently perform encoding processing appropriately for an imaging device under XY address control of a CMOS solid-state imaging device or the like by application to a video camera, electronic still camera or monitoring device for recording a result of imaging using a motion picture, for example, in an encoding apparatus, imaging apparatus, integrated circuit for an imaging device, decoding apparatus and image data processing method.例文帳に追加

本発明は、符号化装置、撮像装置、撮像素子の集積回路、復号化装置及び画像データの処理方法に関し、例えば動画による撮像結果を記録するビデオカメラ、電子スチルカメラ、監視装置等に適用して、ＣＭＯＳ固体撮像素子等のＸＹアドレス制御による撮像素子に好適に、簡易かつ効率良く符号化処理することができるようにする。 - 特許庁

Thereafter, an area where three-dimensional display is desired is set to fetched data, position data corresponding to the set range are read from the image memory 15, and an image processing circuit 8 is controlled so as to perform a data smoothing processing by polynomial approximation in the respective directions of X, Y and Z axes in a data range limited to a required part for the read position data.例文帳に追加

その後、取り込んだデータに対し３次元表示したい領域を設定し、この設定した範囲に対応する位置データを画像メモリ１５から読み出し、読み出した位置データに対し、必要な部分に限定されたデータ範囲におけるＸ，Ｙ，Ｚ軸各方向において多項式近似によるデータの平滑化処理を行なうように画像処理回路８を制御する。 - 特許庁

The imaging apparatus includes: a RAW compression section 31 for compressing RAW data imaged by an imaging element 11 and digitally converted at an AFE circuit 12; an SDRAM 14 for temporarily storing the compressed image data; a RAW expansion section 32 for expanding the compressed image data read from the SDRAM 14; and a camera signal processing section 22 for processing the expanded RAW data.例文帳に追加

撮像素子１１により撮像され、ＡＦＥ回路１２でデジタル変換されて得られたＲＡＷデータを圧縮するＲＡＷ圧縮部３１と、その圧縮画像データを一時的に保持するＳＤＲＡＭ１４と、ＳＤＲＡＭ１４から読み出した圧縮画像データを伸張するＲＡＷ伸張部３２と、伸張されたＲＡＷデータを処理するカメラ信号処理部２２とを備える。 - 特許庁

To provide a demodulating processing circuit capable of uniformly suppressing a deterioration quantity to a minimum, regardless of a data rate, while avoiding a quantization deterioration caused by a level fluctuation when performing demodulating processing to the IF signal of a gain controlled to almost fix the receiving level of an RF signal on a certain fixed frequency band width in the communication of a data signal having a variable data rate.例文帳に追加

データレートが可変のデータ信号の通信において、ＲＦ信号をある固定の周波数帯域幅で受信レベルがほぼ一定となるように利得制御されたＩＦ信号に対して復調処理を行う場合、レベル変動による量子化劣化を避け、データレートに関係なく劣化量を一律に最小限に抑えることが可能な復調処理回路を得る。 - 特許庁

In the optical fiber gyro consisting of an optical system generating measurement light and receiving the measurement light through the optical fiber and a signal processing circuit for processing the received light signal, two or more light sources 1, 2 and 3 generating measurement light with different wavelengths and wavelength selection filters 4 and 5 for synthesizing/separating these measurement lights of individual wavelengths are provided to the optical system.例文帳に追加

測定光を発生し、その測定光を光ファイバを通して受光する光学系と、その受光信号の処理を行う信号処理回路とからなる光ファイバジャイロにおいて、前記光学系に、波長の異なる測定光を発生する二つ以上の光源１，２，３と、これらの波長別測定光を合成／分離する波長選択フィルタ４，５とを設けた。 - 特許庁

To provide a signal processing method, a signal processing circuit and an information recording and reproducing device for presenting a signal with the timing to invert a bit and controlling a bit inverting interval to a specific interval in the information recording and reproducing device, in which the amplitude value of the signal is made discrete and the signal to be recorded and reproduced has only a determined amplitude level.例文帳に追加

本発明の目的は、信号の振幅値を離散化し、記録再生される信号がある決まった振幅レベルのみを持つ情報記録再生装置において、信号をビットが反転するタイミングで表し、かつ、ビット反転間隔をある特定の間隔に制御する信号処理方法及び信号処理回路、情報記録再生装置を提供することにある。 - 特許庁

According to this configuration, since pipeline processing can be done at a same probability calculation unit in calculation for a forward probability, a backward probability, and reliability information, the calculation for a forward probability, a backward probability, and reliability information can be conducted at the same calculation circuit, and can suppress increase at the minimum in the processing time required for calculation of each value.例文帳に追加

この構成によれば、前方用確率演算、後方用確率演算及び信頼度情報演算において、同一の確率演算部にてパイプライン処理を行うことができるので、前方用確率演算、後方用確率演算及び信頼度情報演算を同一の演算回路で行うことができ、かつ各値の算出に要する処理時間の増大を最小限に抑えることができる。 - 特許庁

An inverse spread circuit 82 applies inverse spread processing to the orthogonal signal by using a spread code, after an error correction decoder 831 applies error correction decoding to the processing result, a convolution coder 85 re-encodes the result, a symbol comparator 86 compares the coding result with the data spread inversely before decoding to obtain an error rate of the data spread inversely.例文帳に追加

逆拡散回路８２は、上記直交信号を拡散符号を用いて逆拡散処理し、この処理結果を誤り訂正復号器８３１で誤り訂正復号を行なった後、畳み込み符号化器８５で再び符号化し、この符号化結果と復号前の逆拡散されたデータとをシンボル比較器８６で比較することにより、逆拡散されたデータの誤り率を求める。 - 特許庁

This computer system is provided with an integrated circuit body comprising at least a calculation processing part performing a predetermined calculation, a plurality of function blocks performing a predetermined function on the basis of the calculation result, and an inside bus transmitting and receiving data among the calculation processing part and the plurality of function blocks, and a memory storing addresses and data for respectively performing initial set of the plurality of function blocks.例文帳に追加

コンピュータシステムは、所定の演算をする演算処理部、その演算結果に基づいて所定の機能を実行する複数の機能ブロック、演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスを少なくとも備える集積回路本体と、複数の機能ブロックのそれぞれを初期設定するためのアドレスおよびデータを格納するメモリとを備える。 - 特許庁

Since at least a part of a receiving process for receiving or transferring the input data ϕM and a transmitting process for transferring or transmitting the output data ϕB and a process for thresholding processing by the circuit 20 can be executed in parallel, processing time from the reception of the input data ϕM up to the transmission of the output data ϕB can be shortened.例文帳に追加

これにより、入力データφＭを受信あるいは転送する受信工程、または、出力データφＢを転送あるいは送信する送信工程の少なくとも１部と、画像処理回路２０で二値化処理する工程を並列に行うことができるので、入力データφＭを受信してから出力データφＢとして送信するまでの処理時間を短縮することができる。 - 特許庁

In the case of read-out processing of a specific word, a defective bit replacement processing circuit 104 outputs READ DATA for x bits except data on the defective cells from RAW READ DATA for x+y bits of the specific word in the memory cell array 102 based on FAIL DATA which is position information of the defective cells of the specific word in the position information storage part 103.例文帳に追加

指定ワードの読み出し処理の場合、不良ビット代替回路１０４は、位置情報記憶部１０３内の指定ワードの不良セルの位置情報であるＦＡＩＬ ＤＡＴＡに基づいて、メモリセルアレイ１０２内の指定ワードのｘ＋ｙビット分のＲＡＷ ＲＥＡＤ ＤＡＴＡから不良セルのデータを除いたｘビット分のＲＥＡＤ ＤＡＴＡを出力する。 - 特許庁

The integrated circuit patterns are transferred to pattern transfer regions 12a to 12e of the product mask Md 4 by reduction stepping processing using plural sheets of the IP masks and thereafter the connection between the patterns of the pattern transfer regions 12a to 12e adjacent to each other is performed by the light shielding patterns 2j consisting of organic films formed by exposure processing using energy beams.例文帳に追加

複数枚のＩＰマスクを用いた縮小投影露光処理によって製品マスクＭｄ４のパターン転写領域１２ａ〜１２ｅに集積回路パターンを転写した後、互いに隣接するパターン転写領域１２ａ〜１２ｅのパターン間の接続をエネルギービームを用いた露光処理によって形成された有機膜からなる遮光パターン２ｊで行うようにする。 - 特許庁

An image processing circuit 111 which is mounted on a printer controller and converts input image data having grayscale values by pixels into output image data, includes an input raster buffer 102, a cell segmentation control unit 202, a cell buffer 203, a cell screen processing unit 204, a raster buffer write control unit 211, a raster buffer readout control unit 212, and an output raster buffer 213.例文帳に追加

プリンタコントローラに搭載し、画素ごとに階調値を持つ入力画像データを出力画像データに変換する画像処理回路１１１において、入力ラスタバッファ２０１と、セル切り出し制御部２０２と、セルバッファ２０３と、セルスクリーン処理部２０４と、ラスタバッファ書き込み制御部２１１と、ラスタバッファ読み出し制御部２１２と、出力ラスタバッファ２１３と、を有する。 - 特許庁

This method for performing processing digital signal has a step (a) that respectively represents a plurality of signals as RNS number having a plurality of RNS digits physically shown in one hot RNS format and a step (b) that receives input in one hot RNS format and processes the signals using processing circuit part for providing output in one hot RNS format.例文帳に追加

本発明が提供するデジタル信号を処理する方法は、複数の信号を、ワンホットＲＮＳ形式で物理的に表記された複数のＲＮＳ桁を有するＲＮＳ数としてそれぞれ表現するステップ（ａ）と、ワンホットＲＮＳ形式で入力を受け取り、ワンホットＲＮＳ形式で出力を提供する処理回路部を用いて該信号を処理するステップ（ｂ）とを有する。 - 特許庁

The data processing apparatus of this invention is provided with a first prediction processing circuit where a data symbol of a data source having first component data and second component data relating to the first component data is expressed as a modeled data symbol, a data symbol of the first component is predicted from preceding first and second component data symbols to generate the modeled data symbol to express the first component data symbol.例文帳に追加

第１の成分のデータ及び関連する第２の成分のデータを有するデータソースのデータシンボルをモデル化データシンボルとして表現し、先行する第１及び第２の成分のデータシンボルから各第１の成分のデータシンボルを予測することにより、第１の成分のデータシンボルを表現するモデル化データシンボルを生成する第１の予測処理回路を備える。 - 特許庁

The imaging apparatus includes an imaging element 221, which is turnable with respect to the imaging apparatus and outputs an object image as image data and an image processing circuit 257 for detecting one or more auxiliary lines from the image data by image processing, wherein an imaging element holding section 367 for holding the imaging element 221 is turn-controlled so that one of the auxiliary lines 374 to 382 becomes horizontal or vertical.例文帳に追加

撮像装置に対して回動可能であり、被写体像を画像データとして出力する撮像素子２２１と、画像処理により、画像データから一つ又は複数の補助線を検出する画像回路２５７を有し、補助線３７４〜３８２の内の一つが水平または垂直になるように、撮像素子２２１を保持する撮像素子保持部３６７を回動制御する。 - 特許庁

Awarding judgment (probability drawing processing) is carried out (step 103) by judging what awarding group a random value, which is produced in a random number generator 36 and is specified by a sampling circuit 37, belongs to in an awarding judgment table.例文帳に追加

入賞判定（確率抽選処理）は、乱数発生器３６で発生し、サンプリング回路３７によって特定された１つの乱数値が、入賞判定テーブルにおいてどの入賞グループに属する値になっているか判断されることによって行われる（ステップ１０３）。 - 特許庁

When the signal level values of the specific pixels are lower than the average signal level values of the ambient pixels, a pseudo dyestuff spraying processing circuit 130 of the processor 100 lowers the signal level values of the red and green pixel signals relating to the specific pixels and increase the signal level values of the blue pixel signals, thereby emphasizing the blue component.例文帳に追加

プロセッサ１００の擬似色素撒布処理回路１３０は、特定の画素の信号レベル値が周囲画素の平均信号レベル値より低い場合には、赤色および緑色画素信号の信号レベル値を低減して青色成分を強調する。 - 特許庁

An optical guide path 17 interconnects an optical signal processing section 14 attached to a switch section 13 for switching an antenna element 11 and a switch control circuit 16 arranged to an antenna base, a control signal to the switch section 13 is transmitted to the switch section 13 through optical communication.例文帳に追加

アンテナ素子１１の切り替えを行うスイッチ部１３に併設した光信号処理部１４とアンテナ基部に配置するスイッチ制御回路１６とが光導波路１７で接続され、スイッチ部１３に対する制御信号が光通信によって伝送される。 - 特許庁

To achieve interconnect communication mounting an error-correcting function without affecting latency when there occurs no error in a reception apparatus (600) that transfers an output from a transmission apparatus (500) through an external communication path (530) to a next-stage processing circuit (700) connected to the next stage.例文帳に追加

送信装置(500)から外部通信路(530)を介して次段に接続される次段処理回路(700)へ出力を転送する受信装置(600)において、誤りがない場合のレイテンシに影響を与えることなく誤り訂正機能を実装したインターコネクト通信を実現すること。 - 特許庁

The central processing circuit (140) includes a register (149) for indicating validity or invalidity of a forced jump in relation to a conditional branch instruction, and determines that the branch condition is satisfied if the register (149) indicates validity when executing the conditional branch instruction.例文帳に追加

中央処理回路（１４０）は、条件付分岐命令に関して強制ジャンプの有効／無効を示すレジスタ（１４９）を有し、条件付分岐命令の実行時にレジスタ（１４９）が有効を示す状態であれば分岐条件が成立したものと判定する。 - 特許庁

When the image of a plurality of frames for displaying a reduced image is mixed with an laterally elongated image and a longitudinally elongated image, a display circuit 6 performs processing for rotating longitudinally elongated reproduction images V1-V4 depending on the attitude information at the time of photographing included in an image data file.例文帳に追加

縮小画像表示を行う複数コマの画像に横長画像および縦長画像が混在するとき、画像データファイルに含まれる撮影時の姿勢情報に応じて、表示回路６（図１）が縦長再生画像Ｖ１〜Ｖ４を回転させる処理を行う。 - 特許庁

The system performs pointer terminal conversion processing on the basis of a conversion rule for each concrete circuit entity on the basis of the internal expressions in a block A3 and a block A4 (step A5), and converts pointers into suites of necessary terminals and condition units to create the internal expressions (step A6).例文帳に追加

ブロックＡ３およびブロックＡ４の内部表現に基づき、具体的な回路実体ごとの変換ルールに基づいて、ポインタ−端子変換処理を行い（ステップＡ５）、ポインタを必要な端子と条件部の組に変換し内部表現を生成する（ステップＡ６）。 - 特許庁

When an image signal output start signal is input into a microcomputer 14, a switch switching signal is output from the microcomputer 14 to a switch assembly 9, an electric power source is supplied to amplification and display processing circuit 8 by turning an S3 on, and the image signal is output therein.例文帳に追加

映像信号出力開始信号がマイコン１４に入力されると、マイコン１４からスイッチアセンブリ９にスイッチ切換信号が出力され、Ｓ３をＯＮにすることにより増幅及び表示処理回路８に電源を供給し、映像信号を出力する。 - 特許庁

To solve the problem that polarity of FCM needs to be changed with other control means and processing is complicated in a reference mark detection circuit of an optical disk device for recording and reproducing an optical disk of conventional recording formats forming FCM on a group and a land respectively.例文帳に追加

グルーブとランドにＦＣＭをそれぞれ形成した従来の記録フォーマットの光ディスクの記録再生を行う光ディスク装置の基準マーク検出回路では、ＦＣＭの極性を別の制御手段で切り替える必要があるなど、処理が煩雑である。 - 特許庁

To provide a manufacturing method of a high-density fine multilayer wiring structure which is controlled in its impedance in a multilayer wiring structure, in a digital integrated circuit chip for high-speed information processing and in a packaging system, such as, a package for mounting the chip, a module, and a board.例文帳に追加

高速情報処理用デジタル集積回路チップ内、およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線構造において、インピーダンス制御された高密度微細多層配線構造の製造方法を提供する。 - 特許庁

When an inching signal is issued from an inching signal issuing part 59 after the stop of the loom, an arithmetic processing part 53 issues a command of inching operation, a command of a change to a second selvedge yarn shedding pattern and a driving signal of the second selvedge yarn shedding pattern to a motor driving circuit 63.例文帳に追加

織機停止後、インチング信号発生部５９からインチング信号が発信されると、演算処理部５３はモータ駆動回路６３にインチング運転の指令、第２耳糸開口パターンへの変更指令及び第２耳糸開口パターンの駆動信号を発信する。 - 特許庁

An information adding circuit 12 adds a server identification code A and receiving time B to data received from two server devices 10a, 10b and a comparator 13 compares the information added received data with received data previously stored in a comparing buffer 17 and informs a master processing part of the compared result.例文帳に追加

２台のサーバ装置１０ａ、１０ｂからの受信データに情報追加回路１２でサーバ識別コードＡと受信時刻Ｂを付加し比較回路１３で予め比較バッファ１７に格納されている受信データと比較して、上位処理への通知をする。 - 特許庁

In this FFT arithmetic circuit, a crossing processing part 14 for outputting the data of the butterfly arithmetic result of a radix 8 from a first signal line group is provided with second and third signal line groups for extracting intermediate data in the middle of the relevant butterfly arithmetic.例文帳に追加

本発明のＦＦＴ演算回路は、基数８のバタフライ演算結果のデータを第１の信号線群から出力するたすき掛け処理部１４に、当該バタフライ演算途中の中間データを取り出す第２及び第３の信号線群が設けられている。 - 特許庁