「circuit processing」に関連した英語例文の一覧と使い方(84ページ目) - Weblio英語例文検索

A multilayer circuit board assembly using two or more circuit boards, an electric assembly using a circuit board and one or more electronic components, and an information processing system including a circuit board, one or more circuit board assemblies, and installed electronic components are further obtained.例文帳に追加

二以上の回路基板を使用する多層回路基板組立体と、回路基板および一以上の電子部品を使用する電気組立体と、回路基板ならびに一以上の回路基板組立体および取り付けられた電子部品を組み込んだ情報処理システムが更に提供される。 - 特許庁

When reproduction is performed at VCR section 13, a reproduction video signal from the VCR section 13 is outputted to a display through a TBC circuit provided in a DVD recorder section 14 and a video signal processing circuit including an image quality regulating circuit, an OSD circuit and an I/P conversion circuit.例文帳に追加

ＶＣＲ部１３による再生を行う場合、ＶＣＲ部１３からの再生映像信号は、ＤＶＤレコーダ部１４に備えられているＴＢＣ回路と画質調整回路とＯＳＤ回路とＩ／Ｐ変換回路とを含む映像信号処理回路を介して表示装置へ出力される。 - 特許庁

In the sensor device provided with a sensor terminal circuit 10 and two sensors 131 and 132 to transmit a detection signal to a remote monitoring device through an optical fiber FA, the sensor terminal circuit 10 comprises a processing circuit 112, the MEMS optical modulator 70, a driving circuit 113 and a power supply circuit 110.例文帳に追加

センサ端末回路１０と、２つのセンサ１３１，１３２を備え、光ファイバＦＡを介して遠隔の監視装置に検出信号を送出するセンサ装置であって、センサ端末回路１０は、処理回路１１２と、ＭＥＭＳ光変調器７０と、駆動回路１１３と、電源回路１１０とからなる。 - 特許庁

An image reading apparatus 2 includes a CPU 11, a memory 12A, a ROM 12B, an I/F circuit 13, an LED drive circuit 14, a signal processing circuit 15, an A/D converter 16, an optical block motor drive circuit 17, a CCD drive circuit 18, an optical block 19, and an optical block motor 20.例文帳に追加

画像読み取り装置２は、ＣＰＵ１１と、メモリ１２Ａと、ＲＯＭ１２Ｂと、Ｉ／Ｆ回路１３と、ＬＥＤ駆動回路１４と、信号処理回路１５と、Ａ／Ｄ変換器１６と、光学ブロックモータ駆動回路１７と、ＣＣＤ駆動回路１８と、光学ブロック１９と、光学ブロックモータ２０とを含む。 - 特許庁

The gamma correction circuit includes, for each color of RGB, a color controlling section 1, a unicolor section 2, a primary color processing section 3, a gamma adjusting section 4, a drive circuit 5, a first clamp circuit 6, a low brightness regulating section 7, a high brightness regulating section 8, a polarity inverting circuit 9 and a second clamp circuit 10.例文帳に追加

ガンマ補正回路は、ＲＧＢの各色ごとに、色制御部１と、ユニカラー部２と、原色処理部３と、ガンマ調整部４と、ドライブ回路５と、第１のクランプ回路６と、低輝度制限部７と、高輝度制限部８と、極性反転回路９と、第２のクランプ回路１０とを備える。 - 特許庁

An active condition extracting processing part 51 extracts condition information for activating each transfer path in a circuit based on circuit information being information on the circuit generated by operation synthesis, data flow information showing the flow of data on the circuit and assigning information of a function element constituting the circuit.例文帳に追加

アクティブ条件抽出処理部５１は、動作合成により生成された回路に関する情報である回路情報、回路上のデータの流れを示すデータフロー情報、回路を構成する機能素子の割り当て情報、を基に回路中の各転送路がアクティブになる条件情報を抽出する。 - 特許庁

To provide a circuit board where a circuit part can be mounted without the need of the opening of an outer lead insertion hole and soldering and a circuit can be constituted without a subsequent processing only by means of inserting the lead of the circuit part into the board, and to provide the mounting method of the circuit part using the board.例文帳に追加

外部リード挿入孔の開孔やはんだ付けを必要とする事なく回路部品の実装が可能であり、基板に回路部品のリードを刺すだけで、後の処理なしに回路を構成することのできる回路基板およびこれを用いた回路部品の実装方法の実現を課題とする。 - 特許庁

Thereby the signal demodulation circuit becomes a simple demodulation circuit, utilizing the operational amplifier as inverse gain mode, makes the size of the circuit reduced, and is capable of configuring the modulation circuit, even when the processing time of a multiplex channel signal or a circuit space is insufficient, and significantly reducing the manufacturing cost and power consumption.例文帳に追加

これにより、演算増幅器を逆利得モードとして利用する簡易な復調回路となり、回路の嵩を縮小させ、多重チャンネル信号の処理時または回路空間の不足のときにも、復調回路を構成でき、製造コストと消費電力を画期的に減少できる。 - 特許庁

In this method and this device 100 canceling at least a part of a data path processing circuit in an SIMD computing processing pipeline, the processing circuit is incorporated into a matrix of the slice and stage responding to one or more valid flags during a predetermined cycle.例文帳に追加

ＳＩＭＤ演算処理パイプラインのデータパス処理回路の少なくとも一部を無効にする方法ならびに装置１００であり、処理回路は、所定のサイクルの間、１つ以上の有効フラグに応答するスライス及びステージの行列に編成されている。 - 特許庁

A selection circuit is provided for selecting input to a scramble processing circuit by means of the input given from a temporary storage or an external input terminal, and the scramble processing is carried out while the signals are inputted from the outside when the fast processing is required.例文帳に追加

スクランブル処理回路への入力に対し、一時記憶装置からの入力もしくは外部入力端子からの入力とで選択する選択回路を設け、高速処理が必要な場合は、外部から信号を入力しながら、スクランブル処理を行う。 - 特許庁

To provide a structure for printed wiring board in which a signal processing circuit is wired at a high density correspondingly to the increased function and decreased size of information processing equipment, communication equipment, etc., and the signal processing circuit can be operated stably.例文帳に追加

本発明は、プリント配線板の構造に関わり、情報処理機器や通信機器等の多機能化・小型化に対応して信号処理回路を高密度に配線し、当該信号処理回路を安定して動作させることのできるプリント配線板の構造を提供する。 - 特許庁

In a voice coil speaker 1, an audio signal processing circuit board 20 for processing audio signals is positioned behind a diaphragm 10, and a plurality of output terminals 40 for outputting signals to multilayered voice coils are arranged in the circumferential direction of the audio signal processing circuit board 20.例文帳に追加

ボイスコイルスピーカー１において、振動板１０の後方に音声信号を処理する音声信号処理回路基板２０を配置し、音声信号処理回路基板２０の周方向に多層のボイスコイルに出力する複数の出力端子４０を配列した。 - 特許庁

The processing speed of the circuit can be limited by performing pipeline processing, i.e. by performing the operation from the reset of pixels in the next row to the subtraction processing of noise by a CDS circuit simultaneously while the pixel signal in some row is subjected to A-D conversion within some 1H period.例文帳に追加

なお、ある１Ｈ期間内で、ある行の画素信号がＡ／Ｄ変換されているとき、次の行の画素リセットからＣＤＳ回路によるノイズの減算処理が同時に行われる、すなわちパイプライン処理とすることで、回路の処理速度を抑えることができる。 - 特許庁

The circuit 18 performs processing, such as luminance/color difference separation processing, aperture correction and color balance adjustment of image data from the converter 16 and applies obtained luminance data Y and applies color difference data R-Y and B-Y to a video signal processing circuit 20.例文帳に追加

カメラ信号処理回路１８は、Ａ／Ｄ変換器１６からの画像データに、輝度／色差分離処理、アパーチャ補正及び色バランス調整などの処理を施し、得られた輝度データＹ及び色差データＲ−Ｙ，Ｂ−Ｙをビデオ信号処理回路２０に印加する。 - 特許庁

To input detection values of each sensor to a circuit for processing signals while suppressing cost when there are few circuit ports for processing signals with respect to a number of sensors in a medium processing apparatus that can record both on a roll sheet and on a cut sheet.例文帳に追加

ロール紙への記録、及び、単票紙への記録の双方を可能な媒体処理装置において、センサーの数に対し、信号処理用の回路のポートの数が少ない場合に、コストを抑制しつつ、信号処理用の回路に対し、各センサーの検出値を入力する。 - 特許庁

To prevent the deviation of relative edges of an internally complementary signal when amplified and to perform accurate signal processing in a semiconductor integrated circuit device that is provided with a signal processing circuit performing signal processing based on an internal complementary signal obtained by amplifying an externally complementary signal.例文帳に追加

外部相補信号を増幅した内部相補信号に基づいて信号処理を行う信号処理回路を備えた半導体集積回路装置において、増幅時の内部相補信号の相対的なエッジのずれを防止して、正確な信号処理を行わせる。 - 特許庁

This system further includes a processor 30 having a video signal processing circuit 33 for processing the image of a subsequent step on the image signal executing the image processing of the previous step, and a time holding circuit section 36 for measuring a date and hour and outputting the date/hour data to the scope control section 21.例文帳に追加

前段の画像処理が施された画像信号について後段の画像処理を施すビデオ信号処理回路３３と、日時を計測し日時データをスコープ制御部２１に出力する時間保持回路部３６とを有するプロセッサ３０を備える。 - 特許庁

To attain high speed processing of a processing circuit by stabilizing transient fluctuation of an analog signal input to the processing circuit in a short time when a selector selects the analog signal.例文帳に追加

セレクタで切替えられたときの処理回路へのアナログ信号入力の過渡的な変動を短期に安定化でき、処理回路における処理の高速化を達成することができるアナログ信号の入力切替処理装置、およびこの装置を備えた画像形成装置を提供する。 - 特許庁

An inner frame 26, the heat insulating members 31 and the shield members 32 shield the sensor substrate 12 spatially from an integrated circuit 20 for detection or the like and a signal processing circuit board 18 to check heat of the integrated circuit 20 for detection or the like and the signal processing circuit board 18 from transmitting to the sensor substrate 12.例文帳に追加

内フレーム２６、断熱部材３１及びシールド部材３２は、センサ基板１２を検出用集積回路１９、２０と信号処理回路基板１８から空間的に遮蔽し、検出用集積回路１９、２０と信号処理回路基板１８の熱がセンサ基板１２に伝達することを抑制する。 - 特許庁

This converter is provided with a signal processing circuit 11, an input light connection end C2, an output light connection end C1, an E/O conversion circuit 14 for converting an electric signal outputted from the signal processing circuit 11 into an optical signal, and an optical switch 16 inserted between the E/O conversion circuit 14 and the output light connection end C1.例文帳に追加

信号処理回路１１と、入力光結合端Ｃ２と、出力光結合端Ｃ１と、信号処理回路１１から出力される電気信号を光信号に変換するＥ／Ｏ変換回路１４と、Ｅ／Ｏ変換回路１４と出力光結合端Ｃ１との間に挿入された光スイッチ１６とを備える。 - 特許庁

A frequency spread unit 33 modulates a system clock clks generated from an oscillator 32 with a low frequency signal to obtain clock signal clks and a timing generating circuit 21 applies circuit division processing or the like to the clocks clks to generate timing signals required for a CCD, an analog signal processing circuit and an analog/digital converter circuit or the like.例文帳に追加

発振器３２が発生するシステムクロックclkを周波数拡散器３３において低周波で変調してクロックclksとし、タイミング発生回路２１においてクロックclksを分周等することにより、ＣＣＤ、アナログ信号処理回路、Ａ／Ｄ変換回路などに必要なタイミング信号を生成している。 - 特許庁

The microcomputer 5 judges whether the operation of the signal processing circuit 3 is normal or abnormal according to the answer signal A, synchronizing signal B, and decision signal C and sends a reset signal to the TDM demodulating circuit 31 and an MPEG decoding circuit 32 when judging that the operation of the signal processing circuit 3 is normal.例文帳に追加

マイクロコンピュータ５は、応答信号Ａ、同期信号Ｂ及び判定信号Ｃに基づいて、信号処理回路３の動作の正常／異常を判断し、信号処理回路３の動作が異常であると判断した場合に、ＴＤＭ復調回路31及びＭＰＥＧ復号回路32にリセット信号を送信する。 - 特許庁

The imaging apparatus 1 includes an imaging optical system 2, a CCD image sensor 3, an analog signal processing circuit 4, an A/D conversion circuit 5, an output controller 6, a digital signal processing circuit 7, an FPN operation circuit 8, a controller 9, a vertical CCD timing generator 11, a horizontal CCD timing generator 12, and a storage 13.例文帳に追加

撮像装置１は、撮像光学系２と、ＣＣＤイメージセンサ３と、アナログ信号処理回路４と、Ａ／Ｄ変換回路５と、出力コントローラ６と、デジタル信号処理回路７と、ＦＰＮ演算回路８と、コントローラ９と、垂直ＣＣＤタイミングジェネレータ１１と、水平ＣＣＤタイミングジェネレータ１２と、記憶部１３とを備えている。 - 特許庁

This microcomputer includes the CPU for receiving a supply of a CPU clock to execute a command, the input and output circuit for receiving a CPU processing request from an external circuit, and a monitoring control circuit for carrying out a monitoring operation of accessing the input and output circuit, in a sleep period of the CPU, to detect the CPU processing request.例文帳に追加

マイクロコンピュータは、ＣＰＵクロックの供給を受けて、命令を実行するＣＰＵと、外部回路からＣＰＵ処理要求を受ける入出力回路と、ＣＰＵのスリープ期間に、入出力回路にアクセスして、ＣＰＵ処理要求を検出する監視動作を行う監視制御回路とを具備する。 - 特許庁

This processor is provided with a clock generating circuit for generating and outputting a first clock signal and a processor device for carrying out processing by using the first clock signal outputted from the clock generating circuit as a clock signal, and the clock generating circuit is provided with a means for switching the frequency-division rate of a frequency dividing circuit according to the processing situation of the processor device.例文帳に追加

第１のクロック信号を生成、出力するクロック生成回路と、クロック生成回路から出力される第１のクロック信号をクロック信号として処理を実行するプロセッサ装置とを具備し、クロック生成回路はプロセッサ装置の処理状況に応じて分周回路の分周比を切り換える手段を備える。 - 特許庁

To provide a motor control apparatus which includes a regenerative energy processing circuit and a DB circuit, shares a resistance of the regenerative energy processing circuit and that of the DB circuit, while simplifying both circuits, and suppresses the loss of both circuits during servo motor driving, while miniaturizing the apparatus itself or reducing the cost.例文帳に追加

回生エネルギー処理回路とＤＢ回路を備えるものであって、回生エネルギー処理回路の抵抗とＤＢ回路の抵抗とを共用すると共に両回路を簡単化し、また、サーボモータ駆動時の両回路における損失を抑制し、装置自体の小形化または低コスト化を図ることができるモータ制御装置を提供する。 - 特許庁

In a video signal blanking circuit, an original video signal 5 outputted from a video signal processing circuit 1 is controlled by a signal from an attenuation blanking circuit 3 and is outputted from a video signal output circuit 2 as a video signal 5 which is to be actually displayed and has been subjected to attenuation blanking processing.例文帳に追加

本発明の映像信号ブランキング回路は、映像信号処理回路１から出力された映像原信号５に、減衰ブランキング回路３からの信号による制御を施し、実際に表示される減衰ブランキング処理を施した映像信号５として映像信号出力回路２から出力される。 - 特許庁

The proximity sensor is provided with a case 10, a coil assembly 20 including a core 21 and a detection coil 22, a first printed-circuit board 30 on which a processing circuit to be electrically connected to the detection coil 22 is installed, and a second printed-circuit board 40 which performs relay of electric connection between the detection coil 22 and the processing circuit.例文帳に追加

近接センサ１Ａは、ケース体１０と、コア２１および検出コイル２２を含むコイル組立体２０と、検出コイル２２に電気的に接続される処理回路が設けられた第１プリント基板３０と、検出コイル２２と処理回路との電気的な接続の中継を行なう第２プリント基板４０とを備える。 - 特許庁

The structure is provided with a processing circuit (a circuit board 10) for processing output signals (an output level) of cell voltage of a fuel cell stack 1, a connector 4 for connecting the circuit board 10 to cell terminals 3 set in extension from separators 12 of the fuel cell stack 1, and a casing 9 surrounding the circuit board 10 and the connector.例文帳に追加

燃料電池スタック１のセル電圧の出力信号（出力レベル）を処理する処理回路（回路基板１０）と、燃料電池スタック１のセパレータ１２から延在して設けられたセル端子３に回路基板１０を接続するコネクタ４と、回路基板１０とコネクタ４とを包囲するケーシング９とを備える。 - 特許庁

An operating clock signal CLK80 of four-fold frequency of the main clock signal is generated from a clock generating circuit 47 and the input data of respective colors are converted to a serial data by an input circuit 44, subjected to prescribed image processing in a serial image processing circuit 45 and returned to parallel data by an output circuit 46.例文帳に追加

クロック発生回路４７からは、メインクロック信号の４倍の周波数で動作クロック信号ＣＬＫ８０が発生され、各色の入力データは、入力回路４４で直列に変換され、シリアル画像処理回路４５で順次所定の画像処理が施され、出力回路４６で並列に戻される。 - 特許庁

A control circuit 7A processes signal processing related to each of an ETC function, an AM/FM radio function, and a GPS function in time division according to a preset switching condition so that a wireless circuit 4, an A/D conversion circuit 5, and a service processing circuit 6 are shared by each service.例文帳に追加

制御回路７Ａにおいて、ＥＴＣ機能、ＡＭ／ＦＭラジオ機能、ＧＰＳ機能といった複数のサービス機能のそれぞれに関する信号処理を予め設定された切替条件に従って時分割で処理するようにして、無線回路４、Ａ／Ｄ変換回路５及びサービス処理回路６を各サービスで共用するようにした。 - 特許庁

A unit byte processing circuit 1 (2, 3) is provided with unit descramble circuits 11 (12, 13) having a data input terminal A and a feedback input terminal B, and a unit byte processing circuit 4 is provided with a unit descramble circuit 14 and an F/F 34 that delays an output of the circuit 14 by one clock and outputs a feedback signal fb.例文帳に追加

単位バイト処理回路１〜３の各々が、データ入力端Ａ、フィードバック入力端Ｂを有する単位デスクランブル回路１１〜１３の各々を備え、単位バイト処理回路４が、単位デスクランブル回路１４とその出力を１クロック分遅延させフィードバック信号ｆｂを出力するＦ／Ｆ３４とを備える。 - 特許庁

Before a data processing circuit 202 terminates occupation of the semiconductor storage circuit 201 stops output of a clock enable signal and a chip-select signal, the data processing circuit 202 to start occupation of the semiconductor storage circuit 201 starts output of the clock-enabled signal and the chip-select signal in the same state.例文帳に追加

半導体記憶回路２０１の占有を終了するデータ処理回路２０２がクロックイネーブル信号およびチップセレクト信号の出力を停止させる以前に、半導体記憶回路２０１の占有を開始するデータ処理回路２０２がクロックイネーブル信号およびチップセレクト信号の出力を同一状態で各々開始する。 - 特許庁

The bias circuit 5 absorbs the second order harmonic frequency components without reflection to a high frequency transistor 2 to eliminate parallel resonance between a second order harmonic processing circuit 3 and the bias circuit 5, so that the active current can prevent an operational interference with the second order harmonic processing circuit 3 and keep operational efficiency intact.例文帳に追加

バイアス回路５において、２倍波周波数成分を高周波トランジスタ２側に反射させずに吸収することによって、２倍波処理回路３とバイアス回路５とで並列共振を起こすことがなく、その結果、２倍波処理回路３の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得ることができる。 - 特許庁

A receiver 1 includes a receiving circuit 17 for wirelessly receiving a pneumatic pressure measurement signal and a door actuator operation signal, a processing circuit 15 for interpreting the signals received by the receiving circuit 17, and frame identifying circuits 12, 13 and 14 for identifying frames included in each signal and for controlling the processing circuit 15.例文帳に追加

受信機１は、空気圧測定信号やドアアクチュエータ操作信号を無線で受取る受信回路１７と、受信回路１７が受けた信号を解釈する処理回路１５と、各信号中に含まれるフレームを識別し、処理回路１５を制御するフレーム識別回路１２、１３、１４と、を備える。 - 特許庁

An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加

受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁

To improve the distortion of a pulse width or a duty cycle that will not be affected by processing parameters, voltage parameters and temperature parameters in a signal conversion circuit, including a conversion input circuit and a conversion output circuit.例文帳に追加

変換入力回路および変換出力回路を含む信号変換回路で、プロセスパラメータ、電圧パラメータおよび温度パラメータの影響を受けないパルス幅およびデューティサイクルの歪を改善すること。 - 特許庁

In this case, a 1/N operation control circuit 20 controls an interleaving degree of the interleaving circuit 10 and a data delay quantity of the data processing section 40 and the interpolation circuit 50 so as to bring the operating speed to 1/N.例文帳に追加

その際、動作速度が１／Ｎとなるように、１／Ｎ動作制御回路２０により、間引き回路１０の間引き度合いと、データ処理部４０および補間回路５０のデータ遅延量とが制御される。 - 特許庁

This ASIC (Application Specific Integrated Circuit) 1 is mounted with one error detection circuit Ek, and the error detection circuit Ek performs error detection of the plurality of function modules Ma-Mj performed with serial connection to sequentially perform data processing.例文帳に追加

ＡＳＩＣ１は、１つのエラー検出回路Ｅｋを搭載して、エラー検出回路Ｅｋが、シリアル接続されて順次データ処理する複数の機能モジュールＭａ〜Ｍｊのエラー検出を行う。 - 特許庁

The record/reproduction processing circuit 28 further writes positional information by a GPS antenna 18 and a GPS receiving circuit 20, and time information from a timepiece circuit 22 in a metadata file of the memory card 24.例文帳に追加

記録再生処理回路２８は更に、ＧＰＳアンテナ１８及びＧＰＳ受信回路２０による位置情報と、時計回路２２からの時刻情報とをメモリカード２４のメタデータファイルに書き込む。 - 特許庁

The image processing unit applies 1st conversion to the received RGB image information through a 1st matrix circuit 4, a gamma correction circuit 5, and a 2nd matrix circuit 6 to output YCrCb image information.例文帳に追加

入力されたＲＧＢの画像情報は、第１マトリクス回路４、γ補正回路５、第２マトリクス回路６を経て第１変換処理が実行され、ＹＣｒＣｂの画像情報が出力される。 - 特許庁

A sound signal from a sound data processing part 2 is always input to both a first mute circuit 3 and a second mute circuit 4, and only a silence function of the second mute circuit 4 is usually made to operate.例文帳に追加

音データ処理部２からの音信号を、常に第１ミュート回路３および第２ミュート回路４の両方に入力しておき、通常は、第２ミュート回路４の消音機能のみを動作させておく。 - 特許庁

The set clamping level Vcd is converted into an analog manner, then feeded back to a clamping circuit in the column processing circuit 3 or a front end circuit 6, where the black level of a passing signal is changed.例文帳に追加

設定されたクランプレベルＶｃｄは、アナログに変換された後、カラム処理回路３またはアナログフロントエンド回路６内のクランプ回路にフィードバックされ、そこで通過信号の黒レベルが変更される。 - 特許庁

To provide a data transferring circuit which realizes fast data processing with a minimum delay circuit scale by the distribution method of a clock distribution circuit by allowing the skew of a clock signal in some degree.例文帳に追加

クロック信号のスキューをある程度許容して、クロック分配回路の分配方法により、最小遅延回路規模であって、データ処理の高速性を実現するデータ転送回路を提供する。 - 特許庁

To provide a reconfiguration method for a circuit function and a programmable logic circuit device, that can continue processing for regions other than the reconfigured region, in the case of partially reconfiguring the circuit function in operation.例文帳に追加

動作中に回路機能を部分的に再構成する際に、再構成領域以外では処理を継続することができる回路機能の再構成方法、及びプログラマブル論理回路装置を提供する。 - 特許庁