「dIn」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

For a period, starting when synchronous data Dsyn for detecting a slot period included in the received signal Din are received, the synchronous data Dsyn are alternately subjected to inverse spread processing by an early code DEC and a late code DLC, and sample-hold circuits 14, 15 alternately apply sample and hold processing to an integration output Dout.例文帳に追加

受信信号Ｄinに含まれているスロット区間検出用の同期データＤsynを受信する期間では、アーリーコードＤECとレイトコードＤLCによって交互に同期データＤsynを逆拡散し、更に積分出力Ｄoutをサンプルホールド回路１４，１５で交互にサンプルホールドする。 - 特許庁

The deviation Δdin between the equivalent throttle diameter din and a reference throttle diameter din0 corresponding to a controlled variable of the solenoid opening and closing valve in estimating the equivalent throttle diameter is determined, stored and updated (step 125, 130), and the deviation Δdin is reflected on the control of the solenoid opening and closing valve.例文帳に追加

この等価絞り径ｄｉｎと、等価絞り径推定時の電磁開閉弁の制御量に対応する標準絞り径ｄｉｎ０ との偏差Δｄｉｎを求め、これを記憶及び更新し（ステップ１２５，１３０）、この偏差Δｄｉｎを電磁開閉弁の制御に反映する。 - 特許庁

Dout(n)=K×(Din(n)-B)/(Dwb(n)-B)... (1) In order to eliminate the difference in read densities among respective read modes, a scanner controller 303 alters the target density set coefficient K in the formula (1) to K', depending on a selected read mode and sets K' in the shading correction circuit 302.例文帳に追加

Ｄout（ｎ）＝Ｋ×（Ｄin（ｎ）−Ｂ）／（Ｄwb（ｎ）−Ｂ） …（１） 上記各読取モード間の読取濃度の差をなくすために、スキャナコントローラ３０３は選択された読み取りモードに応じて上記（１）式中の目標濃度設定係数ＫをＫ'に変更し、このＫ'をシェーディング補正回路３０２に設定する。 - 特許庁

A data write-in circuit 51 sets the other end of the bit line BL of the selection column and the other end of the current feedback wiring RL to power source voltage Vcc and ground voltage GND respectively in accordance with a level of write-in data DIN through data buses DBo, DBe and an inversion data bus/WDB.例文帳に追加

データ書込回路５１はデータバスＤＢｏ，ＤＢｅおよび反転データバス／ＷＤＢを介して、選択列のビット線ＢＬの他端および電流帰還配線ＲＬの他端を、書込データＤＩＮのレベルに応じて、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの一方ずつに設定する。 - 特許庁

Further, the emitter electorode 11 is forme din two-layered structure comprising a non-doped polysilicon film 12 as a lower layer and the phosphorus-doped silicon film as an upper layer and then the bipolar transistor is realized which has small emitter resistance, the small variance in the current amplification factor of the adjacent transistor, and high performance.例文帳に追加

また、エミッタ電極１１を下層がノンドープポリシリコン膜１２と上層が燐ドープポリシリコン膜１３からなる２層構造とすることにより、エミッタ抵抗が低く、且つ隣接したトランジスタの電流増幅率のばらつきが小さい高性能のバイポーラトランジスタを実現する。 - 特許庁

The wiring work is streamlined by forming a DC24 V line 11 and a 0 V line 12 with conductive tapes on a DIN rail 1 laid in advance, by providing conductive claws 1A that electrically contact the lines slidably, and by connecting different equipment, including a power-supplying device by these claws 1A.例文帳に追加

予め敷設されているＤＩＮレール１に、導電性テープでＤＣ２４Ｖライン１１および０Ｖライン１２を形成し、これに電気的にスライド接触する導電性ツメ１Ａ設け、このツメ１Ａにより電源機器を含む各種機器を接続することで、省配線化を図る。 - 特許庁

Input/output processing parts 101-104 of an A/V server 1 add command data to an input data DIN in a time slot period allotted from a time slot generation circuit 20, and transfer the data to all RAID parts 301-305 via a bus 50.例文帳に追加

Ａ／ＶサーバにおいてＲＡＩＤ（Redundant Arrays of Inexpensive Disks）部は、任意のタイムスロット期間に、ハードディスクドライブ（以下、ＨＤＤと記す。）のヘッドをシークさせ、映像・音声ファイルＦＬ_Cの処理対象領域ＦＬ_C1にアクセスして処理を実行した後、アフタートリートメントシーク動作を実行し、ＨＤＤのヘッドをホームポジションＺにシークさせる。 - 特許庁

A phase comparison section 8 detects the phase difference between the signals D5 and D7 and a data forming section 1 for regulating recording pulses which is a regulating means regulates the information on the time width of the intrinsic writing information Din in accordance with the phase difference detection outputs D8 to D11 and forms compensation information D1.例文帳に追加

位相比較部８が、信号Ｄ5とＤ7との位相差を検出し、その位相差検出出力Ｄ8〜Ｄ11に基づいて調整手段である記録パルス調整用データ作成部１が、本来の書き込み情報Ｄinの時間幅の情報を調整して補償情報Ｄ1を生成する。 - 特許庁

Pixel data of pixel coordinates Dout of the output image are calculated by calculating and adding pixel data of coordinates Din corresponding to the pixel coordinates Dout of the output image (adding to an output buffer 15) by using a table 61 corresponding to each input image.例文帳に追加

入力画像毎に、入力画像に対応するデーブル６１を利用して、出力画像のピクセル座標Ｄｏｕｔに対応する対応座標Ｄｉｎの画素データを算出して加算することで（出力バッファ１５に加算することで）、出力画像のピクセル座標Ｄｏｕｔの画素データが算出される。 - 特許庁

A synthetic resin-made mounting part 2 previously provided on the electric device includes: a fitting groove 4 fitted to the DIN rail 3; fixed claw parts 6a, 6b formed on one side part 5A of the fitting groove 4; and a movable claw part 10 formed on the other side part 5B.例文帳に追加

電気機器に予め設けられた合成樹脂製の装着部２は、ＤＩＮレール３と嵌合する嵌合溝４と、嵌合溝４の一方の側面部５Ａに形成された固定爪部６ａ，６ｂと、他方の側面部５Ｂに形成された可動爪部１０とを備える。 - 特許庁

A bit detection part 3 detects the position of the bit which has the logically inverted value for the value of the bit at the end of read data S2 belonging to the excess area and is closest to the bit at the end in the data S2 of the bit length L1 read from the storage part 1 corresponding to the data Din of an encoding object.例文帳に追加

ビット検出部３は、符号化対象のデータＤｉｎに応じて記憶部１から読み出されるビット長Ｌ１のデータＳ２において、上述した余分の領域に属する読み出しデータＳ２の末端のビットの値に対し論理反転した値を持ち、かつ、この末端のビットに最も近いビットの位置を検出する。 - 特許庁

A memory system is provided with a code processing circuit 100 for performing the redundancy code processing of write-in object data Din, and for generating data RDin so that the number of bits as a prescribed value can be turned to be equal to or less than the number of all bits and a memory 120 in which the data RDin generated by the code processing circuit are written.例文帳に追加

書き込み対象のデータＤｉｎの冗長化符号処理を行い、所定値をとるビットの個数が全ビット数の半分以下となるデータＲＤｉｎを生成する符号処理回路１００と、前記符号処理回路により生成されるデータＲＤｉｎが書き込まれるメモリ１２０と、を備える。 - 特許庁

The capacitor has the structure comprising an electrode with a primary surface 1 and secondary surface 5 and capacitor dielectric material 2 arranged on the surface of the primary surface of the electrode, where the primary surface of the electrode has the Ra value of no more than 200 nm, the Rz (din) value of no more than 2,000 nm and the W value of no more than 250 nm.例文帳に追加

第１の表面１および第２の表面５を有する電極、および電極の第１の表面上に配置されたコンデンサ誘電物質２とを含み、ここで電極の第１の表面が２００ｎｍ以下のＲａ値、２０００ｎｍ以下のＲｚ（ｄｉｎ）値、および２５０ｎｍ以下のＷ値を有する構造。 - 特許庁

For example, there are provided: a clock data determination circuit CD_JGE for receiving an input data signal DIN and a clock signal CLK to output a reproduction data signal DATA and phase comparison signals EARLY, LATE; and a clock signal generation circuit CLK_GEN generating the CLK, where a phase is corrected based on EARLY, LATE.例文帳に追加

例えば、入力データ信号ＤＩＮとクロック信号ＣＬＫを受けて再生データ信号ＤＡＴＡおよび位相比較信号ＥＡＲＬＹ，ＬＡＴＥを出力するクロック・データ判定回路ＣＤ＿ＪＧＥと、ＥＡＲＬＹ，ＬＡＴＥに基づいて位相を修正したＣＬＫを発生するクロック信号発生回路ＣＬＫ＿ＧＥＮを設ける。 - 特許庁

A back-light control unit 304 determines a target luminance of a back light from input image data Din, and generates an intermediate luminance using a nonlinear function NLF decreasing in variation amount with time to vary the luminance of the back light when the difference between the current luminance of the back light and the target luminance is equal to or larger than a predetermined value.例文帳に追加

バックライト制御部３０４は、入力画像データＤｉｎからバックライトの目標輝度を決定し、バックライトの現在の輝度と目標輝度との差が所定値以上の場合は、時間の経過に応じて変化量が減少する非線形関数ＮＬＦを使用して中間輝度を生成し、バックライトの輝度を変化させる。 - 特許庁

To provide an image forming apparatus by which a multicolor image having an excellent image quality is freely formed on the surface, back face or both sides of a transfer material without providing the reversing means of the transfer material and also the transfer material such as OHP paper and cardboard is linearly carried din a horizontal direction from its feed to ejection.例文帳に追加

転写材の反転手段を設けることなく、転写材の表面、裏面または両面に高画質の多色画像を自在に形成することができ、ＯＨＰ用紙や厚紙などの転写材をその供給から排出に至るまで水平方向に直線搬送することができる画像形成装置を提供する。 - 特許庁

A calculating part 30 calculates data of which each brightness value K is a threshold T or larger among the image data DIN which enter the target area and the image data DOUT which come out of the target area according to the area width signals HIN, HOUT, and outputs the difference of both the calculated values as a detecting result.例文帳に追加

そして、計数部３０は、上記領域幅信号ＨＩＮおよびＨＯＵＴに応じて、注目領域に入る画像データＤＩＮおよび出る画像データＤＯＵＴの内、その輝度値Ｋが閾値Ｔ以上のものを計数するとともに、双方の計数値の差分を、検出結果として出力する。 - 特許庁

The simulator 1 checks whether pieces Di1 to Din of debug code information are registered in debug code link information 4 corresponding to object code addresses Ao1 to Aon of current execution and simulates them by executing the instructions of the object codes as they are when not registered.例文帳に追加

シミュレータは、シミュレートプログラムであるオブジェクトコードを実行する際、デバッグコードリンク情報に基づいて、実行するオブジェクトコードアドレス毎に、当該オブジェクトコードアドレスに対応してデバッグコード情報が設定されているかチェックし、リンクされていると、当該オブジェクトコードアドレスのオブジェクトコードの実行と同期して、リンクされているデバッグコードを実行する。 - 特許庁

The liquid crystal display includes a liquid crystal display panel 2 employing a delta arrangement, a subtractive color processing circuit 12 subjecting an input image data Din to a subtractive color process to generate a subtractive color image data, and a data line driving circuit 18 to drive the liquid crystal display panel 2 responding to the subtractive color image data.例文帳に追加

本発明による液晶表示装置は、デルタ配置を採用する液晶表示パネル２と、入力画像データＤｉｎに対して減色処理を行って減色画像データを生成する減色処理回路１２と、減色画像データに応答して液晶表示パネル２を駆動するデータ線駆動回路１８とを備えている。 - 特許庁

The decode circuit divides multibit input data (DIN) into at least a first bit group (LBG) and a second bit group (UBG), first sub-decode circuits (SSD0 to SSDk) respectively select one selection target signal/voltage from a selection target signal/voltage group (SIG0 to SIGk) according to the first bit group.例文帳に追加

多ビット入力データ（ＤＩＮ）を少なくとも第１のビット群（ＬＢＧ）および第２のビット群（ＵＢＧ）に分割し、第１のビット群に従って選択対象信号／電圧群（ＳＩＧ０−ＳＩＧｋ）各々から、それぞれ第１サブデコード回路（ＳＳＤ０−ＳＳＤｋ）により、１つの選択対象信号／電圧を選択する。 - 特許庁

A current supply circuit 10 includes a bit select circuit 40 selectively outputting even-numbered bits or odd-numbered bits of eight bit image data DIN in accordance with a control signal SD, and supplies a gray-scale current Idat corresponding to the bits outputted from the bit select circuit 40 to a pixel 100.例文帳に追加

電流供給回路１０は、制御信号ＳＤに応じて、８ビットの画像データＤＩＮの偶数ビットおよび奇数ビットの一方を選択的に出力するビット選択回路４０を含み、ビット選択回路４０から出力されたビットに応じた階調電流Ｉｄａｔを画素１００へ供給する。 - 特許庁

A 1st operating timing signal CLK whose period is equal to that of the received digital data Din is given to the input data delay sections 1-3, and the 1st operating timing signal CLK and a 2nd operating timing signal LD whose period is longer than that of the 1st operating timing signal CLK are given to the arithmetic sections 4-13.例文帳に追加

入力されたディジタルデータＤｉｎと周期が等しい第１動作タイミング信号ＣＬＫが、入力データ遅延部１〜３へ入力されるべくなしてあり、第１動作タイミング信号ＣＬＫ及び第１動作タイミング信号ＣＬＫより周期が長い第２動作タイミング信号ＬＤが演算部４〜１３へ入力される構成である。 - 特許庁

A vocabulary deletion decision part 104 decides whether the reading of the word is determined according to the total word frequency and when it is decided that the reading of the word is not determined, unnecessary readings and the total frequency of readings are deleted from the recognition dictionary and readings of words store din a storage means according to the total frequency of the reading of the word.例文帳に追加

語彙削除判定部１０４が、単語総頻度に基づいて単語の読みが確定したか否かを判定し、単語の読みが確定していないと判定された場合に単語の読みの総頻度に基づいて認識辞書及び格納手段に格納されている単語の読みから不要な読み及び読みの総頻度を削除する。 - 特許庁

This composite fabric prepared by laminating and bending a polyurethane film to a fiber base fabric through a polyurethane adhesive is characterized in that a peel strength between the base fabric and the film in the composite fabric is ≥3 N/inch and the detection amount of an organic tin compound is ≤0.05 ppm, when the fabric is measured by a method defined by DIN 38407-13.例文帳に追加

繊維基布に、ポリウレタン接着剤を介して、ポリウレタンフィルムを接着積層させてなる複合布帛であって、該複合布帛における基布とフィルムとの剥離強力が３Ｎ／インチ以上であり、且つ該布帛をＤＩＮ３８４０７−１３に規定される方法に従って測定した際の有機スズの検出量が０．０５ｐｐｍ以下である。 - 特許庁

When data DIN received at the output buffer shifts from a low level to a high level, a transistor (TR) 20 is turned off and a NOR circuit 17 generates a signal HP at a high level synchronously with a low level signal DY delayed by a delay circuit 16, then a TR 19 turns to be conductive and the output buffer 10 outputs data at a high level.例文帳に追加

出力バッファ１０に入力されるデータＤ_INがローレベルからハイレベルに遷移すると、トランジスタ２０をＯＦＦさせた後、ディレイ回路１６によって遅延されたローレベルの信号ＤＹに同期して否定論理和回路１７がハイレベルの信号ＨＰを生成するので、トランジスタ１９がＯＮとなり、ハイレベルのデータが出力バッファ１０から出力される。 - 特許庁

When a value obtained by subtracting a cutoff control starting initial value Din at braking force control starting time from the inter-vehicle distance Dps exceeds an inter-vehicle distance increment threshold value α in this braking force control state, or when elapsed time from braking force control starting time exceeds a threshold value, control releasing processing is performed to gradually reduce engine brake braking force Teb.例文帳に追加

この制動力制御状態で、車間距離Ｄｐｓから制動力制御開始時の遮断制御開始初期値Ｄｉｎを減算した値が車間距離増加閾値αを超えたとき、又は制動力制御開始時からの経過時間が閾値を超えたときに、エンジンブレーキ制動力Ｔｅｂを徐々に減少させる制御解除処理を行う。 - 特許庁

To provide a DIN rail mounting electronic apparatus which efficiently diffuses a heat caused by assembling a large number of fine heating parts loaded on a built-in circuit board outside a housing although the housing made from plastic with high design flexibility is used, and makes it possible to ensure an operating reliability by holding built-in circuit parts in a temperature warranty environment.例文帳に追加

設計自由度の高いプラスチック製筐体を使用しつつも、内蔵回路基板に搭載された多数の微細発熱部品の集合による熱を筐体の外部へと効率よく逃し、内蔵回路部品を温度保証環境下に保持して、動作信頼性を保証できるようにしたＤＩＮレール取付型電子機器を提供する。 - 特許庁

In this machine, releasing data of various type molding data and releasing data to be inputted from a setting unit provided in a control unit of the machine is transferred to a control unit of the mold releasing unit by a transfer means, store din a working memory, and the chucking unit is controlled to be moved based on the releasing data read from the memory to execute a releasing operation.例文帳に追加

樹脂成形機の制御ユニットに設けられた設定装置から入力される各種の成形データ及び取出データの内、取出データを転送手段により成型品取出機の制御ユニットへ転送して作業メモリに記憶し、該作業メモリから読み出された取出データに基づいてチャック装置を移動制御して取出動作を実行する。 - 特許庁

Since the input data signal DIN is synchronized by configuring the switching device with plurality of switching boards with the switching circuit 14 mounted thereon even when data transmission among the switching boards takes time through the extension of the switching board, the scalability of the switching device can be ensured.例文帳に追加

このようなスイッチング回路１４を実装したスイッチング基板１２を複数用いてスイッチング装置１０を構成することにより、スイッチング基板１２を増設してスイッチング基板１２間のデータ伝送に時間を要するようになったとしても入力データ信号ＤＩＮの同期をとることができので、スイッチング装置のスケーラビリティを確保することができる。 - 特許庁

For example, configuration constituted of a data fetching part BF which fetches a data input signal Din by differential amplifier configuration when a clock signal CK is at an 'H' level and a latch part LT which latches a data output signal Dout from the BF when the CK is at the 'L' level is provided with a gain control part GCTL and common node control part CMNCTL.例文帳に追加

例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。 - 特許庁

When the pattern of an input signal Din changes from "0" to "1", a pulse modulation control circuit 11 uses a transistor 12 to increase a pulse modulation current Ip of the laser diode 13 by one cycle of a clock, and a bias control circuit 18 uses transistors 14, 16 to increase a bias current Ib of the laser diode 13 by one cycle of the clock.例文帳に追加

入力信号Ｄｉｎのパタンが“０”から“１”に変化した時に、パルス変調制御回路１１はトランジスタ１２を用いてレーザダイオード１３のパルス変調電流Ｉｐを、バイアス制御回路１８はトランジスタ１４および１６を用いてレーザダイオード１３のバイアス電流Ｉｂを、それぞれクロックの一周期分だけ増加させる。 - 特許庁

Normal data to be reproduced and the lowest transfer rate table in which the lowest transfer rate which can be reduced within a range without causing under-flow in the buffer memory part for respective capacity of the buffer memory part used for a reproducing apparatus and having a plurality of buffer capacity is recorded are recorded in a read-in region Din of the optical disk.例文帳に追加

再生すべき通常データと、再生装置に用いられ、複数のバッファ容量を有するバッファメモリ部のそれぞれの容量に対して前記バッファメモリ部がアンダフローを生じない範囲で低下させることができる最低転送レートが記録されている最低転送レートテーブルとを光ディスクのリードイン領域Ｄｉｎに記録しておく。 - 特許庁

The signal phase converter 104 creates phase information Ipm for obtaining phase modulating signals corresponding to data A of (m+1) bits that are converted from data M (multi-valued signals of n-ary) of m bits obtained by grouping the data Din into m bits and changed in value for each one clock, and outputs a control voltage Vct that is furthermore converted from the phase information Ipm.例文帳に追加

信号位相変換器１０４は、データＤinをｍビット毎に区切って得られたｍビットのデータＭ（ｎ値の多値信号）を変換した、１クロック毎に値が変化したｍ＋１ビットのデータＡに対応した位相変調信号を得るための位相情報Ｉpmを生成し、この位相情報Ｉpmをさらに変換した制御電圧Ｖctを出力する。 - 特許庁

When the user checks out, a reception management part 16 inputs the customer room number, room entry time, and exiting time and then a main gathering part 13 receives the singing history data from the subordinate gathering part 12A; and a POS register 14 generates a bill according to the room entry time and customer number and the singing history data and standard music number data are store din a singing history database 21.例文帳に追加

チェックアウト時に、受付管理部１６において、客室番号、入室時刻、及び退室時刻を入力すると、メイン収集部１３はサブ収集部１２Ａから歌唱履歴データを取り込み、入退室時刻及び客室番号に基づいて、ＰＯＳレジ１４が請求書を作成し、歌唱履歴データ及び定番曲データが歌唱履歴データベース２１に格納される。 - 特許庁

This circuit is added with an exclusive OR circuit EXOR1 input with an output data (observation point A) of a combination logic circuit LGB1, and an output data (observation point B) of a combination logic circuit LGB2, and a scan flip-flop circuit SFF4 input with an output data from the exclusive OR circuit EXOR1 in a data input terminal DIN, in addition to a conventional circuit.例文帳に追加

組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を従来の回路に追加した。 - 特許庁

A signal processor 100 includes: an over-sampling circuit 20 for performing the over-sampling processing of PCM data Din sampled by a sampling frequency Fs; an interpolation circuit 30 for raising a sampling frequency to 128 Fs by interpolation processing; a slice circuit 40 for performing the slice processing of an output signal of the interpolation circuit 30; a noise shaper 50; and a PWM circuit 60.例文帳に追加

信号処理装置１００は、サンプリング周波数ＦｓでサンプリングされたＰＣＭデータＤｉｎにオーバーサンプリング処理を施すオーバーサンプリング回路２０と、補間処理によってサンプリング周波数を１２８Ｆｓまで高める補間回路３０と、補間回路３０の出力信号にスライス処理を施すスライス回路４０と、ノイズシェーパ５０と、ＰＷＭ回路６０とを備える。 - 特許庁

The semiconductor device includes a run-stop circuit RUNSTOP for outputting a run-stop control signal RS; a first random number pattern generating circuit RDG_PT for generating a pseudo-random number pattern; an inversion control unit INV_BLK for inverting the output according to the value of a data input signal Din from outside; and a scan chain unit SC_BLK for scan-inputting the output through the INV_BLD.例文帳に追加

例えば、ランストップ制御信号ＲＳを出力するランストップ回路ＲＵＮＳＴＯＰと、擬似乱数パターンを生成する第１乱数パターン発生回路ＲＤＧ＿ＰＴと、その出力を外部からのデータ入力信号Ｄｉｎの値に応じて反転させる反転制御部ＩＮＶ＿ＢＬＫと、ＩＮＶ＿ＢＬＫを介した出力がスキャン入力されるスキャンチェーン部ＳＣ＿ＢＬＫとを設ける。 - 特許庁

A group 12 of needle-type probes severally contacting with a group DIN of input terminal electrodes in a chip region CHIP to be measured is provided on one side of an opening part 11 in a wiring substrate 10 of a probe card while a group 13 of lithography-type probes severally contacting with a group DOUT of output terminal electrodes is provided on the other side.例文帳に追加

プローブカードの配線基板１０における開口部１１の一方辺側には被測定チップ領域ＣＨＩＰの入力端子電極群ＤＩＮにそれぞれ接触させるニードルタイプを有する探針群１２が設けられ、他方辺側には出力端子電極群ＤＯＵＴにそれぞれ接触させるリソグラフィタイプを有する探針群１３が設けられる。 - 特許庁

Audio equipment for processing arbitrary USB audio data DIN under the connection of the USB cable 3 to a personal computer comprises a USB connector part 11 for detecting whether the USB cable 3 connectable to the personal computer is connected or not, and a display tube 27 for visually displaying communication state content depending on the connected/unconnected state of the USB cable 3 detected by the USB connector part 11.例文帳に追加

ＵＳＢケーブル３をパソコンに接続して任意のＵＳＢ音声データＤＩＮを処理するオーディオ機器であって、パソコンに接続されるＵＳＢケーブル３の接続有無を検出するＵＳＢコネクタ部１１と、このＵＳＢコネクタ部１１により検出されたＵＳＢケーブル３の接続有無に基づいて通信状態内容を映像表示する表示管２７とを備えるものである。 - 特許庁

However, such dividends may also be taxed in the Contracting State of which the company paying the dividends is a resident and according to the laws of that Contracting State, but if the dividends are beneficially owned by a resident of the other Contracting State, except as provide din paragraphs 4 and 5, the tax so charged shall not exceed: (a) 5 percent of the gross amount of the dividends if the beneficial owner is a company that owns directly or indirectly, on the date on which entitlement to the dividends is determined, at least 10 percent of the voting stock of the company paying the dividends; (b) 10 percent of the gross amount of the dividends in all other cases. 例文帳に追加

１の配当に対しては、これを支払う法人が居住者とされる締約国においても、当該締約国の法令に従って租税を課することができる。その租税の額は、当該配当の受益者が他方の締約国の居住者である場合には、４及び５に定める場合を除くほか、次の額を超えないものとする。(a)当該配当の受益者が、当該配当の支払を受ける者が特定される日に、当該配当を支払う法人の議決権のある株式の十パーセント以上を直接又は間接に所有する法人である場合には、当該配当の額の五パーセント(b)その他のすべての場合には、当該配当の額の十パーセント - 財務省